JPH0766430A - 半導体基板の配線構造およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 製造工程を簡略化して、コストを低下させ作
業負荷を軽減すると共に、配線の自由度を高くできる半
導体基板の配線構造を提供できる。 【構成】 半導体基板１０は、その両面に配線層１２ａ
および１２ｂが設けられると共に、裏面（表面あるいは
両面でもよい）１０ｂが凹んで厚さの薄い部分１０ｃを
有する。また、前記厚さの薄い部分１０ｃには、半導体
基板１０の厚さ方向に貫通する状態に、前記両面の配線
層１２ａおよび１２ｂ同士を電気的に接続する導電層１
４が設けられているものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基板（半導体チ
ップも含む）の配線構造およびその製造方法に係り、特
に、シリコンからなる半導体基板に設ける配線構造およ
びその製造方法に関する。

【０００２】

【従来の技術】今日、半導体装置の一種である集積化半
導体回路の製造技術（マイクロマシニング技術）の発達
は著しい。

【０００３】そして、その製造技術を用いて他の種の素
子（デバイスあるいは装置；半導体センサやマイクロマ
シン等）を製造しようとする技術開発にも目覚ましいも
のがある。

【０００４】この種の素子は、通常、半導体基板を用い
て製造されており、この半導体基板に構成された回路素
子同士を結んだり、この回路を外部と結んだりする配線
がこの半導体基板の表面に形成されている。

【０００５】図５は、前記素子の従来の構成例である。
図５（ａ）には、半導体圧力センサの基板周辺の断面構
成を示す。この圧力センサにおいては、半導体基板ａ
に、その下面から上面に向けて凹みｂが形成されて、こ
の凹みｂの上端に位置する基板ａの薄くなった部分がダ
イアフラムｃになる。このダイアフラムｃには、ピエゾ
抵抗素子ｄが上面部上側でかつ前記凹みｂ周辺に形成さ
れ、このピエゾ抵抗素子ｄを他の回路とつなぐ例えばア
ルミニウムからなる配線層ｅが前記上面上に成膜されて
いる。なお、半導体センサにはこの種の圧力センサ（例
えば特公平３−６８５４４）の他に加速度センサ（例え
ば特開昭６４−５９１６１）、マイクロフローセンサ、
光センサ等が提案あるいは実用化されている。

【０００６】図５（ｂ）には、シリコン基板上に集積さ
れたマスフローコントローラの構造例を示す。このマス
フローコントローラは、熱線流速計の原理を用いた熱形
マスフローセンサｆと小型の積層ピエゾアクチュエータ
ｇを用いたマイクロバルブｈとをシリコン基板ｉ上に一
体化したものである。シリコン基板ｉ上にはパイレック
スガラスｊが積層されてガスの流路ｋを形成して、その
流路ｋに前記熱形マスフローセンサｆが設けられている
（J.IEE Japan, vol.107 No.7 '87)

【０００７】

【発明が解決しようとする課題】しかしながら、前記従
来の半導体センサにおいては、基板の回路が形成されて
いる面（前記の場合、上面）からしか配線を外部に取り
出すことができないため、外部への配線取り出し構造と
してリードフレームやステムを使用せざるを得ず、小形
化することが難しかった。

【０００８】また、基板上の配線とリードフレームとを
結線するためにワイヤーボンディングの工程が必要であ
り、コストがかかり作業負荷にもなっていた。なお、こ
れに対して、バンプ電極を用いたフリップチップ方式を
採用することが考えられるが、この方式ではフェイスダ
ウンするため、素子の種類によっては、その素子の向き
が重要となることからこの方式を適用できないものもあ
った。

【０００９】また、マイクロマシンにおいては、通常１
つの基板で動作させるのではなく、複数個のものを直接
接続して動作させる必要があるため、従来のように表面
からしか配線が取り出せないと、配線のある表面同士を
向き合わせたとしても縦方向に重ねて２つまでしか接続
できなかった。したがって、配線の自由度が低かった。

【００１０】本発明は前記従来の問題点を解消するべく
なされたものであって、その目的は、製造工程を簡略化
して、コストを低下させ作業負荷を軽減すると共に、配
線の自由度を高くできる半導体基板の配線構造およびそ
の製造方法を提供することである。

【００１１】

【課題を解決するための手段】本発明は、前記目的を達
成するため、次の構成を有する。すなわち請求項１の発
明は、半導体基板に設けられた配線構造において、前記
半導体基板は、その両面に配線層が設けられると共に、
一面あるいは両面が凹んで厚さの薄い部分を有し、前記
厚さの薄い部分には、半導体基板の厚さ方向に貫通する
状態に、前記両面の配線層同士を電気的に接続する導電
体が設けられたことを特徴とする半導体基板の配線構造
である。

【００１２】また、請求項２の発明は、半導体基板に設
ける配線構造の製造方法において、第１の導電型の半導
体基板の一面あるいは両面を凹ませて、該半導体基板に
厚さの薄い部分を形成する工程と、前記半導体基板の厚
さの薄い部分に拡散処理を施して、半導体基板の厚さ方
向に貫通する状態に第２の導電型の導電体層を形成する
工程と、前記半導体基板の両面に、前記導電体層に電気
的に接続して配線層を設ける工程とを含むことを特徴と
する半導体基板の配線構造の製造方法である。

【００１３】

【作用】本発明によれば、半導体基板は、その両面に配
線層が設けられると共に、一面あるいは両面が凹んで厚
さの薄い部分を有し、前記厚さの薄い部分には、半導体
基板の厚さ方向に貫通する状態に、前記両面の配線層同
士を電気的に接続する導電体が設けられているので、両
面の配線層同士が電気的に接続状態になっている。

【００１４】したがって、配線層から外部への配線取り
出しをいずれかの面から任意に行うことができるため、
例えば半導体センサにおいてリードフレームやステムを
使用せずに配線層の取り出しを行うことができる。ま
た、複数の基板の配線同士を接続する場合に表面の配線
（あるいは素子）同士を向き合わせなくても相互に接続
可能になるため配線の自由度が高い。

【００１５】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、実施例に係る半導体基板の構成の
断面図である。図２および図３は前記半導体基板の作成
プロセスを説明するための各工程における基板の断面図
である。

【００１６】図１に示すように、前記半導体基板１０
は、その両面に配線層１２ａおよび１２ｂが設けられる
と共に、裏面（一面に相当、表面１０ａあるいは両面１
０ａおよび１０ｂでもよい）１０ｂが凹んで厚さの薄い
部分１０ｃを有する。また、前記厚さの薄い部分１０ｃ
には、半導体基板１０の厚さ方向に貫通する状態に、前
記両面の配線層１２ａおよび１２ｂ同士を電気的に接続
する導電層（導電体に相当）１４が設けられているもの
である。

【００１７】すなわち、前記半導体基板１０には、その
裏面１０ｂから表面１０ａの近傍下方に亙って穴部１６
が貫通しない状態で穿設されている。この穴部１６は裏
面１０ｂ側を底面とし表面の近傍を頂点とする四角錐形
状にほぼなっている。なお、半導体基板１０はｎ型シリ
コンあるいはｐ型シリコンからなるウェハにより構成す
ることができる。

【００１８】前記導電層１４は前記穴部１６に面すると
共に表面１０ａの一部に面するように形成されている。
また、前記導電層１４は、前記穴部１６を表面１０ａ側
および裏面１０ｂ側に対してｎ型あるいはｐ型の不純物
を高濃度に深く拡散することにより形成することができ
る。さらに、前記穴部１６を形成して残った表面側部分
の厚さと面積、前記不純物濃度とその拡散深さを適宜に
選択することにより、半導体基板１０の両面からの拡散
層（導電層１４）を低抵抗に接続することができる。

【００１９】前記配線層１２ａ、１２ｂは、アルミニウ
ムＡｌを前記導電層１４の表面１０ａ側および裏面１０
ｂ側に蒸着させ、その後、パターニングして形成するこ
とができる。

【００２０】なお、半導体基板１０の表面１０ａ、裏面
１０ｂには、それぞれ二酸化ケイ素ＳｉＯ₂からなる酸
化膜１８が形成されており、配線層１２ａ、１２ｂが導
電層１４に接しない箇所では酸化膜１８上に配線層１２
ａ、１２ｂが接している。

【００２１】次に、前記半導体基板１０の製造プロセス
の一例を説明する。まず、出発材料には、図２の（ａ）
に示すように、例えば３インチ（ｉｎｃｈ）のｎ型シリ
コンウェハであって、（１００）面、厚さ３００μｍか
つ両面研磨したシリコンウェハ２０を用いる。なお、こ
のように両面研磨するのは、表面１０ａ、裏面１０ｂに
配線層１２ａ、１２ｂを形成するために行うものであ
る。

【００２２】次いで、図２の（ｂ）に示すようにプロテ
クト酸化する。すなわち、エッチングと選択拡散のマス
クとするために、シリコンウェハ２０の両面に熱酸化に
より二酸化ケイ素ＳｉＯ₂の酸化膜１８を成長させる。
この場合の酸化条件は、スチーム中・１１００℃・１４
０分の条件として、厚さ１．０μｍの二酸化ケイ素Ｓｉ
Ｏ₂の酸化膜１８を成長させる。

【００２３】次いで、図２の（ｃ）に示すようにエッチ
ングを行う。すなわち、ウェハ裏面（基板裏面１０ｂに
相当）にフォトレジストを用いてエッチングパターンを
形成し、フッ酸ＨＦにより酸化膜１８を除去する。フォ
トレジストを除去した後、シリコンウェハ２０をエッチ
ングして、穴部１６を形成する。このエッチングには、
アルカリ金属による汚染の心配がなく、形状制御性に優
れた、ヒドラジン水溶液による結晶異方性のエッチング
を用いる。この場合のエッチングしたウェハ２０の開口
部形状は一辺４００μｍの正方形とし、エッチングの深
さは２８０μｍとする。

【００２４】次いで、図３の（ａ）に示すように拡散パ
ターンを形成した。ウェハ表面（基板表面１０ａに相
当）にフォトレジストを用いて拡散パターンを形成し、
フッ酸により酸化膜１８を除去し（符号１８ａで除去部
分を示す）、フォトレジストを除去する。

【００２５】次いで、図３の（ｂ）に示すように拡散を
行って導電層１４を形成する。すなわち、ＢＮを拡散源
として、シリコンウェハ２０の両面にホウ酸を熱拡散す
る。これにより、拡散層がｐ型の導電層１４になる。こ
の場合、窒素雰囲気中で１０５０℃で６０分の間、プリ
デポジションを行い、デグラス、洗浄の後、１２５０℃
で１７時間ドライブインを行った。表面抵抗９．８６Ω
／ｓｑ、拡散深さは３７μｍである。なお、シリコンウ
ェハ２０がｐ型シリコンのときは導電層１４はｎ型にな
る。

【００２６】次いで、図３（ｃ）に示すように、配線層
１２ａ、１２ｂを形成する。すなわち、シリコンウェハ
２０両面にアルミニウムを１μｍ蒸着し、パターニング
した後、シンタリングする。

【００２７】以上の工程で作成した導電層１４は、電気
抵抗が小さく、配線間の電気的分離も十分である。した
がって、導電層１４は、半導体基板１０の表面１０ａ及
び裏面１０ｂの配線層１２ａおよび１２ｂを電気的に接
続して貫通配線を構成し得る。なお、この導電層１４は
前記のように低抵抗であることが望ましいが、半導体基
板１０の電気的な性能が許す範囲で抵抗を有しているこ
とができる。

【００２８】なお、前記実施例においては、図１に示す
半導体基板の配線構造を説明したが、本発明はこれに限
定されるものではない。すなわち、前記実施例では、前
記図２から図３に示す製造プロセスで、一定の条件下で
半導体基板の配線構造を構成している。しかしながら、
このプロセスの条件および製造される半導体基板の形状
や寸法は本発明の一実施例に過ぎず、他の種々の条件
で、種々の形状や寸法の本発明の半導体基板を構成する
ことができる。

【００２９】また、前記実施例ではシリコンウェハ２０
の穴部１６はスルーホール（貫通孔）にせずにｐ型ある
いはｎ型不純物を拡散した導電層１４を表裏面に亙って
形成しており、これにより、圧力センサなどで特にリー
クタイトが必要な場合に対処することができる。しかし
ながら、本発明はこれに限定されず、この導電層１４に
代えて金属からなる導電体を配設することができる。例
えば図４に示すように、半導体基板１０に表面１０ａか
ら裏面１０ｂに亙るスルーホール２２を裏面のみあるい
は表裏の両面からエッチングして形成し、このスルーホ
ール２２に一体の配線層２４を配設することができる。

【００３０】また、前記実施例では、穴部１６が異方性
エッチングによりほぼ四角錐形状に形成されていたが本
発明の導電体が配設される穴部の形状はこれに限定され
るものではない。例えば等方性エッチングによりこの穴
部を形成することができる。例えば、図４の（ｂ）に断
面形状を示すように、等方性エッチングにより円筒形状
の穴部２５に形成することができる。この場合、導電層
２６を形成し、それを介して配線層２８ａ、２８ｂを形
成することができる。なお、前記穴部は角柱形状に形成
することができる。

【００３１】

【発明の効果】以上説明した通り本発明によれば、基板
配線層から外部への配線取り出しをリードフレームやス
テムを使用せずに行うことができる。したがって、素子
を小形化することができる。また、複数の基板の配線同
士を接続する場合に表面の配線同士を向き合わせなくて
も相互に接続可能になるため配線の自由度が高い。

【図面の簡単な説明】

【図１】本発明の実施例に係る半導体基板の構成を示す
断面図である。

【図２】（ａ）〜（ｃ）は実施例の半導体基板の製造プ
ロセスを示す断面図である。

【図３】（ａ）〜（ｃ）は図２に続く実施例の半導体基
板の製造プロセスでを示す断面図である。

【図４】（ａ）〜（ｂ）は本発明の他の実施例に係る半
導体基板の構成を示す断面図である。

【図５】（ａ）〜（ｂ）は従来の半導体基板の使用例の
構成を説明する断面図ある。

【符号の説明】

１０ 半導体基板 １０ａ、１０ｂ 表面、裏面 １０ｃ 厚さの薄い部分 １２ａ、１２ｂ、２４、２８ａ、２８ｂ 配線層 １４、２６ 導電層 １６、２５ 穴部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板に設けられた配線構造におい
   て、 前記半導体基板は、その両面に配線層が設けられると共
   に、一面あるいは両面が凹んで厚さの薄い部分を有し、 前記厚さの薄い部分には、半導体基板の厚さ方向に貫通
   する状態に、前記両面の配線層同士を電気的に接続する
   導電体が設けられたことを特徴とする半導体基板の配線
   構造。
2. 【請求項２】 半導体基板に設ける配線構造の製造方法
   において、 第１の導電型の半導体基板の一面あるいは両面を凹ませ
   て、該半導体基板に厚さの薄い部分を形成する工程と、 前記半導体基板の厚さの薄い部分に拡散処理を施して、
   半導体基板の厚さ方向に貫通する状態に第２の導電型の
   導電体層を形成する工程と、 前記半導体基板の両面に、前記導電体層に電気的に接続
   して配線層を設ける工程と、 を含むことを特徴とする半導体基板の配線構造の製造方
   法。