JP4032476B2 - 微小装置の製造方法 - Google Patents
微小装置の製造方法 Download PDFInfo
- Publication number
- JP4032476B2 JP4032476B2 JP35675297A JP35675297A JP4032476B2 JP 4032476 B2 JP4032476 B2 JP 4032476B2 JP 35675297 A JP35675297 A JP 35675297A JP 35675297 A JP35675297 A JP 35675297A JP 4032476 B2 JP4032476 B2 JP 4032476B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- oxide film
- silicon substrate
- substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板のごとき基板材料の上に機械的な微小構造を形成する方法に関し、例えば微小な加速度センサやガスセンサ等におけるダイヤフラムなどの機構部分を形成する技術に関するものである。
【０００２】
【従来の技術】
従来のＳＯＩ基板を用いた微小装置の製造方法の例を、図１２に従って簡単に説明する。同図中（Ａ）〜（Ｄ）は基板の断面図、（Ｅ）は基板の主面の平面図である。
【０００３】
（Ａ）支持基板１００、埋め込み絶縁膜１０１およびＳＯＩ層１０２からなるＳＯＩ基板の主面の一部に、不純物拡散層や配線、あるいは層間膜などから構成される回路部品（電子素子）またはこれらの回路からなる回路部品領域９００を、標準的なＩＣ製造プロセスを用いて形成する。また、領域９０１は、回路部品領域９００以外のＳＯＩ層１０２を露出させた領域であって、微小装置の機構部分を形成する領域である。埋め込み絶縁膜１０１は、例えば張り合わせＳＯＩ基板の場合は熱酸化膜である。
【０００４】
（Ｂ）上記構造体の主面にＳｉＮ膜をプラズマＣＶＤの手法により形成し、フォトならびにドライエッチングの手法によってパターニングすることにより、回路部品領域９００をくるむようにＳｉＮ膜からなる保護膜９０３を形成する。また、回路部品領域９００の上の保護膜９０３の開口部９０４は、いわゆるＰＡＤ開口部であり、回路部品領域９００の回路部品と外部との電気的接続を行なうためのＰＡＤがここから顔を出す。
【０００５】
（Ｃ）上記構造体の主面に酸化膜を常圧ＣＶＤの手法により形成し、フォトならびにドライエッチングの手法によってパターニングすることにより、エッチングマスク９０５を形成する。
【０００６】
（Ｄ）上記酸化膜マスク９０５をエッチングマスクとして、反応性イオンエッチングを行なうことにより、上記構造体のＳＯＩ層１０２を貫通し、埋め込み絶縁膜１０１に達する複数の分離溝１０３を形成する。
【０００７】
（Ｅ）上記構造体の主面の平面図を示す。ａ−ａ断面が上記（Ｄ）である。複数の分離溝１０３のうち、符号１０４を付した部分はエッチングホールである。
【０００８】
次に、上記構造体を、バッファードフッ酸等のフッ酸を含むエッチング液に長時間浸漬し、分離溝１０３（１０４を含む）からエッチング液を侵入させ、埋め込み絶縁膜１０１を部分的に犠牲エッチングして除去することにより、自立構造を有する微小装置を得る。なお、トレンチエッチングのための酸化膜マスク９０５は犠牲エッチング時に同時に除去される。
【０００９】
次に、図１２の各工程によって形成された微小装置の構造について図１３に従って説明する。図１３において、（Ａ）は平面図、（Ｂ）は（Ａ）のｂ−ｂ断面図、（Ｃ）は（Ａ）のｃ−ｃ断面図、（Ｄ）は（Ａ）のｄ−ｄ断面図である。
【００１０】
１１１ならびに１１２の部分は大きな面積を有しているので、直下の埋め込み絶縁膜は残存し、固定部１２０ならびに１２１となる。１１３は両端が固定部１２０ならびに１２１に接続された細い部位であり、両持ち梁となる。１１５は片方の端が固定部１１２に接続された細い部位であり、片持ち梁となる。１１４の部分は、内部のエッチングホール１０４から侵入したエッチング液によって直下の埋め込み絶縁膜が全て除去され、梁１１６を介して固定部１１２に接続され、可動し得る重りとなる。微小装置は、両持ち梁１１３、片持ち梁１１５、重り１１４、固定部１１１、１１２を主たる構成要素として、これらの組み合わせによって設計される。
【００１１】
【発明が解決しようとする課題】
以上説明してきたように、従来の微小装置の製造方法にあっては、ＳＯＩ基板の埋め込み絶縁膜、すなわち熱酸化膜を犠牲エッチングする手法となっていたために、フッ酸を含む薬液を用いて長時間のエッチングを行なう必要があった。ところが、ＩＣ製造に一般的に用いられている導電性材料であるアルミは耐フッ酸性が乏しいため、長時間のエッチングを行なうとＰＡＤ部がぼろぼろに腐蝕してしまう。さらには、プラズマＳｉＮ膜の耐フッ酸性も、長時間の犠牲エッチングには充分ではなく、長時間のエッチングを行なうと回路部品領域のアルミ配線、燐ガラス等の層間膜などが腐蝕してしまう、という問題点があった。
【００１２】
なお、回路部品領域の保護膜の耐フッ酸性が充分でないことの対処として、犠牲エッチング時間が短くてすむように、エッチングホール１０４を近づけて形成することも考えられるが、この場合には重り内におけるエッチングホールの面積が大きくなるので、重りが軽くなってしまい、例えば加速度センサの場合、感度が低くなってしまう。
【００１３】
また、ＳＯＩ基板の埋め込み絶縁膜を厚く形成することは難しく、そのため固定部の直下の絶縁膜を残存させるには固定部を大面積にする必要があり、従って微小装置と支持基板との間の寄生容量を小さくすることが難しい、という問題点もあった。
【００１４】
上記のように、従来のＳＯＩ基板を用いて、回路部品あるいは回路と微小装置とを同一の基板に形成することは非常に困難であり、一般的には微小装置のみをＳＯＩ基板に形成している。例えば文献（Yoshinori Matsumoto、Moritaka Iwakiri、Hidekazu Tanaka、“A Capacitive Accelerometer Using SDB-SOI Structure”、The 8th International Conference on Solid-State Sensors and Actuators, and Eurosensors IX. Stockholm Sweden, June 25-29, 1995, pp550-553）においては、ＳＯＩ基板には回路部品あるいは回路を有せず、電極材料として耐フッ酸性のある金を使用したＳＯＩ基板に微小装置を形成する方法について記載されている。
【００１５】
本発明は、上記のごとき従来技術の問題点を解決するためになされたものであり、ＩＣ製造ラインとの整合性が高く、犠牲エッチング時における回路部品や回路部の保護が容易な微小装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明においては特許請求の範囲に記載するような構成をとる。すなわち本発明においては、エッチングされやすい埋め込み絶縁層を構成し、犠牲エッチングを速やかに行なうことにより、回路部品などに損傷を与えずに微小構造を形成するようにしたものである。
【００１７】
まず、請求項１に記載の発明においては、埋め込み絶縁膜が、酸化膜と酸化膜とを熱処理して接合した張り合わせ絶縁膜であり、上記の接合した部分に、バルクの酸化膜よりもエッチング用化学種が速く浸透する接合界面を有するように構成している。上記の「エッチング用化学種」とは、エッチングするための薬品、ガス、プラズマなどを意味する。
【００１８】
上記のように、少なくとも一方が絶縁膜である二つの膜を物理的に接合すると、その接合界面はバルクの酸化膜よりもエッチング用化学種が速く浸透するようになる。したがって浸透したエッチング用化学種によって広い面積で同時にエッチングが進行するので、従来のように絶縁膜の端部からエッチングが行なわれる方法に比較してエッチング速度が大幅に向上する。このエッチング速度は接合する際の熱処理温度等によって異なるが、通常のバルクの熱酸化膜におけるエッチング速度の１００倍程度になり、したがってエッチング時間は１００分の１程度に短縮することが出来る。そのため回路部品等に損傷を与えることなく、微小構造を形成することが可能になる。
【００２０】
また、請求項２に記載の発明は、埋め込み絶縁膜が、二つの膜を熱処理して接合した張り合わせ絶縁膜であり、その一部が酸化膜と酸化膜とを接合した張り合わせ絶縁膜であって、上記の接合した部分に上記バルクの酸化膜よりもエッチング用化学種が速く浸透する接合界面を有し、上記張り合わせ絶縁膜の他の一部に上記エッチング用化学種が速く浸透する接合界面よりもエッチング用化学種の浸透速度が遅い接合界面を有し、上記のエッチング用化学種が速く浸透する接合界面を形成している酸化膜同士が張り合わされた部分をエッチング除去することにより、構造部材として残すべき箇所と除去すべき箇所とを任意に設定できるようにしたものである。
また、請求項３に記載の発明は、バルクの酸化膜よりもエッチング用化学種が速く浸透する接合界面として、酸化膜と窒化膜とを張り合わせた接合界面を用いたものである。
【００２１】
また、請求項４に記載の発明は、エッチング用化学種の浸透速度が遅い接合界面として、酸化膜と多結晶シリコンとを張り合わせた接合界面を用いるように構成したものである。
【００２２】
また、請求項５に記載の発明は、エッチング除去する犠牲層として多孔質絶縁膜を用いたものであって、回路部品（電子素子）を形成する工程も含み、かつ、多孔質絶縁膜として、シリコン基板の埋め込み絶縁膜を用い、埋め込み絶縁膜として多孔質ガラスを用い、多孔質ガラスとして発泡した燐ガラスを用いた製造方法の具体的工程の一例を示すものである。
【００３０】
【発明の効果】
本発明によれば、従来の方法に比較してエッチング速度が大幅に向上するので、エッチング時間を大幅に短縮することが出来る。そのため回路部品等に損傷を与えることなく、微小構造を形成することが可能になる。したがってＩＣ製造ラインとの整合性が高く、犠牲エッチング時における回路部品や回路部の保護が容易になり、微小構造と回路部品とを同じＳＯＩ基板に形成することが可能になる、という効果が得られる。
【００３１】
また、従来方法において、導電性材料の耐フッ酸性を向上させるために、金や白金などの貴金属を用いた場合、密着性向上のためにクロムといった重金属類を用いなければならず、またこれらの金属をパターニングするために王水で溶解あるいはリフトオフするという、標準的なＩＣ製造プロセスとは異なった特殊手法を用いなければならず、従って、重金属イオンやパーティクル汚染の危険性が高く、ＩＣ製造ラインとの整合性が悪いばかりか、貴金属の材料費のみならず特殊工程費用など、製造コストを押し上げてしまうという問題があったが、本発明によれば、上記のようにエッチング時間を大幅に短縮することが出来るので、従来のように金や白金あるいはクロムといった電極材料を使用する必要がなくなるため、重金属やパーティクル汚染の危険性が低くなるという利点もある。
【００３２】
また、請求項２乃至請求項４に記載の発明においては、上記共通の効果に加えて、埋め込み絶縁膜の選択エッチングができる、という効果が得られ、従ってマスタパターンの自由度が高く、また、犠牲エッチング時に時間コントロールをするマージンが大きく、従って歩留りが向上できる、という効果が得られる。
また、請求項４に記載の発明においては、上記共通の効果に加えて、可動部の対向する支持基板表面に窒化膜（例えば窒化ケイ素膜）が出来るため、可動部が支持基板に接触した場合における摩耗を低減し、かつ電気的短絡を防止することができる、という効果が得られる。
【００３３】
【発明の実施の形態】
（実施の形態１）
図１は本発明の第１の実施の形態における製造工程の一部を示す断面図である。以下、各工程（Ａ）〜（Ｆ）に従って説明する。
（Ａ）第１のシリコン基板４００の主面に酸化膜４０１を、熱酸化等の手法により厚さ０.１μｍ形成する。
（Ｂ）第２のシリコン基板４０２の主面に酸化膜４０３を、熱酸化等の手法により厚さ２μｍ形成する。
【００３４】
（Ｃ）上記（Ａ）の構造体の主面の酸化膜４０１と、上記（Ｂ）の構造体の主面の酸化膜４０３とを重ね合わせ、酸素雰囲気中１１００℃にて１時間熱処理して接合する。そして、第１のシリコン基板４００を研削、研磨し、厚さ１０μｍのＳＯＩ層４０４を形成する。４１０は、酸化膜と酸化膜との接合界面を有する埋め込み絶縁膜である。
以上の工程により、ＳＯＩ基板が形成される。なお、ＳＯＩ基板の裏面（４０２の下側）の酸化膜は、図では剥離した場合を示しているが、ＳＯＩ基板のそりを押さえるために剥離しない場合もある。
【００３５】
（Ｄ）上記ＳＯＩ基板の主面の一部に、不純物拡散層や配線、あるいは層間膜などから構成される回路部品あるいはこれらの回路からなる回路部品領域４０５を、標準的なＩＣ製造プロセスを用いて形成する。
【００３６】
（Ｅ）上記構造体の主面にＳｉＮ膜をプラズマＣＶＤの手法により形成し、フォトならびにドライエッチングの手法によりパターニングすることにより、必要な部分にＳｉＮ膜を形成する。４０６は回路部品領域４０５をくるむように形成されたＳｉＮ膜で、回路部品領域４０５の保護膜である。回路部品領域４０５の上の保護膜４０６の開口部４０７はいわゆるＰＡＤ開口部であり、回路部品領域４０５の回路部品と外部との電気的接続を行なうためのＰＡＤが顔を出す。
【００３７】
（Ｆ）上記構造体の主面にＰＳＧ膜を形成し、フォトならびにドライエッチングの手法によりパターニングすることにより、次工程のエッチングマスクとなるＰＳＧマスク４０８を形成する。
【００３８】
次に、上記の製造工程の続きを図２に従って説明する。図２において、（Ａ）は平面図、（Ｂ）は（Ａ）のａ−ａ断面図、（Ｃ）は平面図、（Ｄ）は（Ｃ）のｂ−ｂ断面図、（Ｅ）は（Ｃ）のｃ−ｃ断面図、（Ｆ）は（Ｃ）のｄ−ｄ断面図である。
【００３９】
まず、前記図１の（Ｆ）に示した構造体において、ＰＳＧマスク４０８をエッチングマスクとして反応性イオンエッチングの手法により、埋め込み絶縁膜に達する分離溝４０９を形成した状態の平面図が図２（Ａ）であり、そのａ−ａ断面図が図２（Ｂ）である。なお、図２（Ａ）、（Ｂ）において、４０２は支持基板、４０４はＳＯＩ層である。また、４１１はエッチングホールであり、その下にも分離溝が形成されている。
【００４０】
次に、上記構造体を、ＰＡＤ開口液（フッ酸を主としたＰＳＧエッチング液であり、例えばＨＦ＋ＮＨ4Ｆ＋ＣＨ3ＣＯＯＨ）に浸漬し、分離溝４０９ならびにエッチングホール４１１からエッチング液を侵入せしめ、埋め込み絶縁膜４１０を部分的に犠牲エッチングして除去し、自立構造を有する微小装置を得る。この状態の平面図を図２（Ｃ）に示す。この際、トレンチエッチングのためのＰＳＧマスク４０８は犠牲エッチング時に同時に除去される。
【００４１】
また、図２（Ｄ）（Ｅ）（Ｆ）は図２（Ｃ）の各断面図であり、前記図１３に示したものと同様の微小構造が形成される。なお、図２（Ｃ）〜（Ｆ）において、４２０ならびに４２１は固定部、４２２は両持ち梁、４２３は片持ち梁、４２４は重りである。
【００４２】
次に、作用を説明する。
上記の犠牲エッチングの際、酸化膜と酸化膜との接合界面へのエッチング液の浸透が速いため、埋め込み絶縁膜４１０は極めて速やかに溶解除去可能であり、アルミ等の配線材料やプラズマＳｉＮ膜等の保護膜に対する腐食性の小さなＰＡＤ開口液を用いても十分なエッチング速度が得られる。従って、アルミ等の配線材料やプラズマＳｉＮ膜等の保護膜、ひいては回路部品領域の配線材料や層間膜材料を損傷することなく、埋め込み絶縁膜４１０が犠牲エッチングされる。酸化膜と酸化膜との接合界面へのエッチング液の浸透速度、すなわち化学的接合強度は、張り合わせＳＯＩ基板を形成する際の張り合わせ熱処理工程の処理条件、特に熱処理温度に大きく依存し、本実施の形態に記載の条件（熱処理温度１１００℃）では、通常のバルクの熱酸化膜のエッチング速度の約１００倍の速い速度が得られた。
【００４３】
熱処理工程の温度が高くなるに従って酸化膜と酸化膜との接合界面へのエッチング液の浸透速度の増速効果は薄れ、１２００℃の張り合わせ熱処理を施した場合には、わずかに増速効果が認められる程度である。
【００４４】
一方、酸化膜と酸化膜との接合界面の物理的機械的接合強度もまた、張り合わせＳＯＩ基板を形成する際の張り合わせ熱処理工程の処理条件、特に熱処理温度に大きく依存し、本実施の形態に記載の条件（熱処理温度１１００℃）ならびにそれよりも高い温度では、十分な接合強度が得られる。しかし、熱処理工程の温度を下げ、１０００℃程度の張り合わせ熱処理を施した場合には、物理的機械的接合強度の十分な張り合わせ基板と不足している張り合わせ基板とが得られ、従って歩留りが低下する。さらに熱処理温度を下げ、９００℃以下の張り合わせ熱処理を施した場合では、もはや酸化膜と酸化膜とを、物理的機械的に張り合わせることは困難である。
【００４５】
上記のように、物理的機械的に十分な接合強度を有し、かつ接合界面へのエッチング液等の浸透速度が速いという条件を満足するためには、１１００℃付近の熱処理温度を用いることが望ましい。実用的には１１００±７０℃程度で良好な特性が得られる。
【００４６】
なお、上記のごとき微小構造体の応用例としては、微小な加速度センサやガスセンサなどがある。加速度センサの構成としては、例えば、重りの支持部付近にピエゾ抵抗等の検出手段を形成する方法、可動部となる重りの底面とそれに対向する固定部とを電極として静電容量の変化を検出する方法などがある。
【００４７】
また、ガスセンサとしては、可動部となる重りの底面とそれに対向する固定部とを電極とし、それらの電極に交番電圧を印加して可動部を振動させると共に静電容量の変化から可動部の共振周波数を検出し、ガスの吸着による可動部重量の微小な変化に伴って共振周波数が変化するのを検出する方法がある。
【００４８】
（実施の形態２）
図３は本発明の第２の実施の形態における製造工程の一部を示す断面図である。以下、（Ａ）〜（Ｇ）の各工程に従って説明する。
（Ａ）第１のシリコン基板５００の主面（図では下面）に厚さ０.５μｍの酸化膜５０１を熱酸化の手法により形成し、次にフォトならびにドライエッチングの手法によってパターニングすることにより、開口部５０２を形成する。
【００４９】
（Ｂ）上記構造体の主面にＬＰ−ＣＶＤの手法により厚さ２μｍのポリシリコン膜５０３を形成し、酸化膜５０１と同じ厚さの０.５μｍになるまで選択研磨する。
（Ｃ）第２のシリコン基板５０４の主面（図では上面）に熱酸化の手法により酸化膜５０５を形成する。
【００５０】
（Ｄ）上記（Ｂ）の構造体の主面（図では下面）と、上記（Ｃ）の構造体の主面（図では上面）とを重ね合わせ、酸素雰囲気中１１００℃にて１時間熱処理して接合する。そして第１のシリコン基板５００を研削、研磨し、厚さ１０μｍのＳＯＩ層５０８を形成する。図中の破線は、酸化膜と酸化膜との接合界面を示している。以上の工程により、酸化膜と酸化膜との接合界面５０６、および酸化膜とポリシリコンとの接合界面５０７の二つの接合界面を有するＳＯＩ基板が得られる。なお、ＳＯＩ基板の裏面の酸化膜は、図では剥離したものを示しているが、ＳＯＩ基板のそりを押さえるために剥離しない場合もある。
【００５１】
（Ｅ）上記ＳＯＩ基板の主面の一部に不純物拡散層や配線、あるいは層間膜などから構成される回路部品あるいはこれらの回路からなる回路部品領域５１０を、標準的なＩＣ製造プロセスを用いて形成する。
（Ｆ）上記構造体の主面にＳｉＮ膜をプラズマＣＶＤの手法により形成し、フォトならびにドライエッチングの手法によりパターニングすることにより、回路部品領域５１０をくるむような形状のＳｉＮ膜の保護膜５１１を形成する。回路部品領域５１０の上の保護膜５１１の開口部５１２はいわゆるＰＡＤ開口部であり、回路部品領域５１０の回路部品と外部との電気的接続を行うためのＰＡＤが顔を出す。
【００５２】
（Ｇ）上記構造体の主面にＰＳＧ膜を形成し、フォトならびにドライエッチングの手法によってパターニングすることにより、次工程のエッチングマスクとなるＰＳＧマスク５１３を形成する。
【００５３】
次に、上記製造工程の続きを図４に従って説明する。図４において、（Ａ）は平面図、（Ｂ）は（Ａ）のａ−ａ断面図、（Ｃ）は平面図、（Ｄ）は（Ｃ）のｂ−ｂ断面図、（Ｅ）は（Ｃ）のｃ−ｃ断面図、（Ｆ）は（Ｃ）のｄ−ｄ断面図である。
まず、図３（Ｇ）に示した構造体のＰＳＧマスク５１３をエッチングマスクとして反応性イオンエッチングの手法により、埋め込み絶縁膜に達する分離溝５１４を形成する。図４（Ａ）は上記の状態における平面図、（Ｂ）は断面図である。なお、図４（Ａ）、（Ｂ）において、５０４は支持基板、５０８はＳＯＩ層である。なお、５１５はエッチングホールであり、その下にも分離溝が形成されている。
【００５４】
次に上記構造体を、ＰＡＤ開口液に浸漬し、分離溝５１４ならびにエッチングホール５１５からエッチング液を浸透せしめ、酸化膜５０１と酸化膜５０５とからなる埋め込み絶縁膜を部分的に犠牲エッチングして除去し、自立構造を有する微小装置を得る。
この状態の平面図を図４（Ｃ）に示す。この際、トレンチエッチングのためのＰＳＧマスク５１３は犠牲エッチング時に同時に除去される。
【００５５】
また、図４（Ｄ）（Ｅ）（Ｆ）は図４（Ｃ）の各断面図であり、前記図１３に示したものと同様の微小構造が形成される。なお、図４（Ｃ）〜（Ｆ）において、５２０ならびに５２１は固定部、５２２は両持ち梁、５２３は片時ち梁、５２４は重りである。
【００５６】
次に作用を説明する。
上記の犠牲エッチングの際、酸化膜５０１と酸化膜５０５との接合界面５０６へのエッチング液の浸透が速く、重り５２４、片持ち梁５２３、両持ち梁５２２の直下の埋め込み絶縁膜は極めて速やかに溶解除去され、アルミ等の配線材料やプラズマＳｉＮ膜等の保護膜に対する腐食性の小さなＰＡＤ開口液を用いても十分なエッチング速度が得られる。従って、アルミ等の配線材料やプラズマＳｉＮ膜等の保護膜、ひいては回路部品領域の配線材料や層間膜材料を損傷することなく、酸化膜５０１と酸化膜５０５からなる埋め込み絶縁膜の部分が犠牲エッチングされる。
【００５７】
一方、酸化膜５０５とポリシリコン５０３との接合界面５０７へのエッチング液の浸透速度はバルクの熱酸化膜と同程度であり、従ってエッチング速度は上記の酸化膜５０１と酸化膜５０５からなる埋め込み絶縁膜に比べて極めて遅くなる。そのため固定部直下の埋め込み絶縁膜（５０３と５０５からなる）は選択的に残存させ、可動部直下の埋め込み絶縁膜（５０１と５０５からなる）は選択的に除去することができる。
【００５８】
（実施の形態３）
図５は本発明の第３の実施の形態における製造工程の一部を示す断面図である。以下、（Ａ）〜（Ｇ）の各工程に従って説明する。
（Ａ）第１のシリコン基板６００の主面（図では上面）に厚さ０.５μｍの窒化ケイ素膜６０１をＬＰ−ＣＶＤの手法により形成し、フォトならびにドライエッチングの手法によりパターニングし、開口部６０２を形成する。
【００５９】
（Ｂ）上記構造体の主面にＬＰ−ＣＶＤの手法により厚さ２μｍのポリシリコン膜６０３を形成し、窒化ケイ素膜６０１と同じ厚さの０.５μｍになるまで選択研磨する。上記構造体の裏面の窒化ケイ素膜ならびにポリシリコン膜は、ドライエッチングの手法により、全面除去する。
【００６０】
（Ｃ）第２のシリコン基板６０４の主面（図では下面）に熱酸化の手法により酸化膜６０５を形成する。
（Ｄ）上記（Ｂ）の構造体の主面（図では上面）と、上記（Ｃ）の構造体の主面（図では下面）とを重ね合わせ、酸素雰囲気中１１００℃にて１時間熱処理して接合し、第２のシリコン基板６０４を研削、研磨し、厚さ１０μｍのＳＯＩ層６０８を形成する。
【００６１】
以上の工程により、酸化膜と窒化ケイ素膜との接合界面６０６と、酸化膜とポリシリコンとの接合界面６０７とを有するＳＯＩ基板が得られる。
なお、ＳＯＩ基板の裏面の酸化膜は、図では剥離した場合を示しているが、ＳＯＩ基板のそりを押さえるために剥離しない場合もある。
【００６２】
（Ｅ）上記ＳＯＩ基板の主面の一部に不純物拡散層や配線、あるいは層間膜などから構成される回路部品あるいはこれらの回路からなる回路部品領域６１０を、標準的なＩＣ製造プロセスを用いて形成する。
【００６３】
（Ｆ）上記構造体の主面にＳｉＮ膜をプラズマＣＶＤの手法により形成し、フォトならびにドライエッチングの手法によってパターニングすることにより、回路部品領域６１０をくるむような形状の保護膜６１１を形成する。この保護膜６１１の開口部６１２はいわゆるＰＡＤ開口部であり、回路部品領域６１０の回路部品と外部との電気的接続を行うためのＰＡＤが顔を出す。
【００６４】
（Ｇ）上記構造体の主面にＰＳＧ膜を形成し、フォトならびにドライエッチングの手法によってパターニングすることにより、次工程のエッチングマスクとなるＰＳＧマスク６１３を形成する。
【００６５】
次に、上記製造工程の続きを図６に従って説明する。図６において、（Ａ）は平面図、（Ｂ）は（Ａ）のａ−ａ断面図、（Ｃ）は平面図、（Ｄ）は（Ｃ）のｂ−ｂ断面図、（Ｅ）は（Ｃ）のｃ−ｃ断面図、（Ｆ）は（Ｃ）のｄ−ｄ断面図である。
【００６６】
まず、前記図５（Ｇ）の構造体のＰＳＧマスク６１３をエッチングマスクとして反応性イオンエッチングの手法により、埋め込み絶縁膜に達する分離溝６１４を形成する。図６（Ａ）は上記の状態における平面図、（Ｂ）は断面図である。なお、６００は支持基板、６０８はＳＯＩ層である。また、６１５はエッチングホールであり、その下にも分離溝が形成されている。
【００６７】
次に、上記構造体をＰＡＤ開口液に浸漬し、分離溝６１４ならびにエッチングホール６１５からエッチング液を浸透せしめ、酸化膜６０５と窒化ケイ素膜６０１との接合界面６０６の部分における酸化膜６０５を選択的に犠牲エッチングして除去し、自立構造を有する微小装置を得る。
この状態の平面図を図６（Ｃ）に示す。この際、トレンチエッチングのためのＰＳＧマスク６１３は犠牲エッチング時に同時に除去される。
【００６８】
また、図６（Ｄ）（Ｅ）（Ｆ）は図６（Ｃ）の各断面図であり、前記図１３に示したものと同様の微小構造が形成される。なお、図６（Ｃ）〜（Ｆ）において、６２０ならびに６２１は固定部、６２２は両持ち梁、６２３は片持ち梁、６２４は重りである。
【００６９】
次に、作用を説明する。
本犠牲エッチングの際、酸化膜６０５と窒化ケイ素膜６０１との接合界面６０６へのエッチング液の浸透が速く、重り６２４、片時ち梁６２９、両持ち梁６２２の直下の酸化膜６０５（埋め込み絶縁膜）は極めて速やかに溶解除去され、アルミ等の配線材料やプラズマＳｉＮ膜等の保護膜に対する腐食性の小さなＰＡＤ開口液を用いても十分なエッチング速度が得られる。従って、アルミ等の配線材料やプラズマＳｉＮ膜等の保護膜、ひいては回路部品領域の配線材料や層間膜材料を損傷することなく、埋め込み絶縁膜が犠牲エッチングされる。
【００７０】
一方、酸化膜６０５とポリシリコン６０３との接合界面６０７へのエッチング液の浸透速度はバルクの熱酸化膜のエッチング速度と同程度であり、従ってエッチング速度は上記の酸化膜６０５と窒化ケイ素膜６０１の部分に比べて極めて遅くなる。そのため固定部直下の埋め込み絶縁膜（６０５と６０３からなる）は選択的に残存させ、可動部直下の埋め込み絶縁膜（６０５と６０１からなる埋め込み絶縁膜のうち６０５の部分）は選択的に除去することができる。
【００７１】
（実施の形態４）
図７、図８は、本発明の第４の実施の形態における製造工程の一部を示す断面図である。以下、（Ａ）〜（Ｈ）の各工程に従って説明する。
（Ａ）第１のシリコン基板２００の主面に酸化膜２０１を、熱酸化等の手法により厚さ１μｍ形成する。
（Ｂ）上記構造体の主面に燐濃度５.５ｍｏｌ％のＰＳＧ膜２０２を、常圧ＣＶＤ等の手法により厚さ２μｍ成膜し、窒素雰囲気中９５０℃にて３０分間熱処理する。
（Ｃ）上記構造体の主面に多結晶シリコン膜２０３を、減圧ＣＶＤ等の手法によって厚さ２μｍ成膜し、該多結晶シリコン膜２０３の主面を研磨して鏡面にする。
【００７２】
（Ｄ）上記構造体の主面（多結晶シリコン膜２０３の面）と第２のシリコン基板２０４の主面とを重ね合わせ、酸素雰囲気中１１５０℃にて１時間熱処理して直接接合する。この張り合わせ熱処理により、上記ＰＳＧ膜２０２は発泡して２倍の厚さに膨張し、酸化膜２０１を加えた合計５μｍ厚の多孔質絶縁膜２０５が形成される。ＰＳＧ膜２０２の膨張率は燐濃度に依存する。
【００７３】
上記の膨張率と燐濃度との相関を図１１に示す。図１１に示したように、燐濃度が５ｍｏｌ％以下ではほとんど膨張が認められないが、５.５ｍｏｌ％で約２倍、６ｍｏｌ％で約３倍に膨張し、多孔質絶縁体となる。
【００７４】
（Ｅ）上記構造体の主面の第１のシリコン基板２００を研削・研磨し、１０μｍ厚のＳＯＩ層２０６を形成する。図では裏面の酸化膜が剥離されている状態を示している。以上の工程により、多孔質絶縁体２０５を埋め込み絶縁膜とするＳＯＩ基板が形成される。
【００７５】
（Ｆ）ＳＯＩ基板の主面の一部に不純物拡散層や配線、あるいは層間膜などから構成される回路部品あるいはこれらの回路からなる回路部品領域９００を、標準的なＩＣ製造プロセスを用いて形成する。
【００７６】
（Ｇ）上記構造体の主面にＳｉＮ膜をプラズマＣＶＤの手法により形成し、フォトならびにドライエッチングの手法によってパターニングすることにより、回路部品領域９００をくるむような形状の保護膜９０３を形成する。この保護膜９０３の開口部９０４はいわゆるＰＡＤ開口部であり、回路部品領域９００の回路部品と外部との電気的接続を行うためのＰＡＤが顔を出す。
【００７７】
（Ｈ）上記構造体の主面にＰＳＧ膜を形成し、フォトならびにドライエッチングの手法によってパターニングすることにより、エッチングマスクとなるＰＳＧマスク９０５を形成する。
【００７８】
次に、上記製造工程の続きを図９に従って説明する。図９において、（Ａ）は平面図、（Ｂ）は（Ａ）のａ−ａ断面図、（Ｃ）は平面図、（Ｄ）は（Ｃ）のｂ−ｂ断面図、（Ｅ）は（Ｃ）のｃ−ｃ断面図、（Ｆ）は（Ｃ）のｄ−ｄ断面図である。
【００７９】
まず、図８（Ｈ）の構造体のＰＳＧマスク９０５をエッチングマスクとして反応性イオンエッチングの手法により、埋め込み絶縁膜に達する分離溝２１０を形成する図９（Ａ）は上記の状態における平面図、（Ｂ）は断面図である。なお、２００は支持基板、２０５は多孔質絶縁体の埋め込み絶縁膜、２０６はＳＯＩ層、２１０は分離溝である。また、２１１はエッチングホールであり、その下にも分離溝が形成されている。
【００８０】
次に、上記構造体をＰＡＤ開口液に浸漬し、分離溝２１０からエッチング液を浸透せしめ、埋め込み絶縁膜２０５を部分的に犠牲エッチングして除去し、自立構造を有する微小装置を得る。
【００８１】
この状態の平面図を図９（Ｃ）に示す。この際、トレンチエッチングのためのＰＳＧマスク９０５は犠牲エッチング時に同時に除去される。
【００８２】
また、図９（Ｄ）（Ｅ）（Ｆ）は図９（Ｃ）の各断面図であり、前記図１３に示したものと同様の微小構造が形成される。なお、図９（Ｃ）〜（Ｆ）において、２２０ならびに２２１は固定部、２２２は両持ち梁、２２３は片持ち梁、２２４は重りである。
【００８３】
次に、作用を説明する。
本犠牲エッチングの際、多孔質絶縁体２０５からなる埋め込み絶縁膜は多孔質であるために、実質的に溶解すべき量が少なく、また燐を含んでいることにより、極めて速やかに溶解除去可能であり、アルミ等の配線材料やプラズマＳｉＮ膜等の保護膜に対する腐食性の小さなＰＡＤ開口液を用いても十分なエッチング速度を有する。従って、アルミ等の配線材料やプラズマＳｉＮ膜等の保護膜、ひいては回路部品領域の配線材料や層間膜材料を損傷することなく、埋め込み絶縁膜が犠牲エッチングされる。
【００８４】
（実施の形態５）
図１０は、本発明の第５の実施の形態における製造工程を示す断面図である。なお、図１０においては多孔質の埋め込み絶縁膜を有するＳＯＩ基板の形成までを説明する。その後の工程は前記第４の実施の形態と同様である。
【００８５】
（Ａ）第１のシリコン基板３００の主面に、陽極酸化等の手法により多孔質シリコン層３０１を形成する。
（Ｂ）上記構造体の多孔質シリコン層３０１を熱酸化の手法により酸化し、多孔質酸化膜３０２を形成する。
（Ｃ）第２のシリコン基板３０３の主面に熱酸化の手法により酸化膜３０４を形成する。
（Ｄ）上記構造体の主面に、ボロン濃度１０ｍｏｌ％のボロンガラス３０９を形成する。
【００８６】
（Ｅ）上記（Ｂ）の構造体の主面３０２と、上記（Ｄ）の構造体の主面３０９とを重ね合わせ、酸素雰囲気中１１００℃にて３０分間熱処理して接合すると、多孔質酸化膜の埋め込み絶縁膜３０５が形成される。
（Ｆ）上記構造体の第１のシリコン基板３００を研削、研磨してＳＯＩ層３０６を形成する。図では裏面の酸化膜が剥離されてものを示している。
以上の工程により、多孔質絶縁体を埋め込み絶縁膜とするＳＯＩ基板が形成される。
上記以後の工程、および作用については前記第４の実施の形態と同様である。
【００８７】
以上、第１〜第５の実施の形態に基づいて本発明を説明してきたが、膜厚や成膜手法など、これらの数値や文言、あるいは図に限定される訳ではない。以下、その例を説明する。
まず、第１、第２の実施の形態においては、エッチング液の浸透速度が速い接合界面を形成するために、張り合わせ熱処理の条件を用いて制御したが、これに限定されるわけではなく、たとえば接合する熱酸化膜の表面をドライエッチングにより表面荒れのある表面とする、あるいは表面荒れを有するＣＶＤ酸化膜を用いることにより、エッチング液の浸透速度が速い接合界面を実現することもできる。
【００８８】
また、第２、第３の実施の形態においては、エッチング液の浸透速度が速い接合界面と、遅い接合界面との組み合わせを、酸化膜と酸化膜との接合界面と、酸化膜とポリシリコンとの接合界面、ならびに、酸化膜と窒化ケイ素膜との接合界面と、酸化膜とポリシリコンとの接合界面、の場合を例に説明してきたが、これらに限定される訳ではなく、接合界面へのエッチング液の浸透速度の異なる組み合わせであれば、適用可能である。また、犠牲エッチング工程では、フッ酸を含むエッチング液に浸漬する手法を例に説明してきたが、フッ酸のガス雰囲気によるエッチングや他のエッチング手法を用いてもよい。
【００８９】
また、ポリシリコンの成膜方法は、ＬＰ−ＣＶＤに限らず、常圧ＣＶＤの手法でも良い。
また、シリコン基板同士を貼り合わせてＳＯＩ基板を形成する例、すなわちシリコン単結晶のＳＯＩ層、埋め込み絶縁膜、シリコン単結晶の支持基板という構成を例に説明してきたが、これに限られる訳ではなく、ＳＯＩ層は金属でも良いし、支持基板はガラス基板であってもよい。ＳＯＩ層が金属の場合、ＳＯＩ基板とは一般的には呼ばないが、支持基板、犠牲層となる絶縁層ならびに微小装置の構造材から構成されれば、同業者であれば本発明を適用可能である。
【００９０】
また、第４、第５の実施の形態においては、張り合わせ熱処理工程にてＰＳＧ膜を発泡させて多孔質絶縁体とする例を説明してきたが、ＳＯＩ基板を形成した段階では発泡させず、微小装置の製造プロセスのなかの熱処理工程で発泡させてもよい。例えば図７（Ｂ）において、燐濃度５.５ｍｏｌ％のＰＳＧ膜２０２を窒素雰囲気中１１５℃にて３０分間熱処理すれば、図７（Ｄ）においてＰＳＧ膜２０２は発泡せず、微小装置の製造プロセス（ＩＣ部分の製造過程、例えば半導体ＩＣ部分を製造するときの熱処理工程）の熱拡散工程において、窒素雰囲気中１１７０℃にて１時間熱処理すると、ＰＳＧ膜２０２は発泡して２倍の厚さに膨張し、酸化膜２０１を加えた合計５μｍ厚の多孔質絶縁膜が形成される。
【００９１】
また、犠牲エッチング工程では、フッ酸を含むエッチング液に浸漬する手法を例に説明してきたが、フッ酸のガス雰囲気によるエッチングや他のエッチング手法を用いてもよい。
【００９２】
また、第４の実施の形態において、接合層としてのポリシリコン２０３と支持基板２０６との直接接合を例に説明してきたが、直接接合に限らず、例えば酸化膜を介して接合してもよい。接合層としてのポリシリコンの成膜方法は、ＬＰ−ＣＶＤに限らず、常圧ＣＶＤの手法でも良い。接合層としては、第４の実施の形態におけるポリシリコン、第５の実施の形態におけるボロンガラスに限らず、ボロン燐ガラス、あるいは低融点ガラス等を用いてもよい。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における製造工程の一部を示す断面図。
【図２】本発明の第１の実施の形態における製造工程の他の一部を示す平面図および断面図。
【図３】本発明の第２の実施の形態における製造工程の一部を示す断面図。
【図４】本発明の第２の実施の形態における製造工程の他の一部を示す平面図および断面図。
【図５】本発明の第３の実施の形態における製造工程の一部を示す断面図。
【図６】本発明の第３の実施の形態における製造工程の他の一部を示す平面図および断面図。
【図７】本発明の第４の実施の形態における製造工程の一部を示す断面図。
【図８】本発明の第４の実施の形態における製造工程の他の一部を示す断面図。
【図９】本発明の第４の実施の形態における製造工程の他の一部を示す平面図および断面図。
【図１０】本発明の第５の実施の形態における製造工程の一部を示す断面図。
【図１１】膨張率と燐濃度との関係を示す特性図。
【図１２】従来例における製造工程の一部を示す平面図および断面図。
【図１３】従来例における製造工程の他の一部を示す平面図および断面図。
【符号の説明】
１００…支持基板 １０１…埋め込み絶縁膜
１０２…ＳＯＩ層 １０３…分離溝
１０４…エッチングホール １１１、１１２…固定部
１１３…両持ち梁 １１４…重り
１１５…片持ち梁 １１６…梁
１２０、１２１…固定部 ２００…第１のシリコン基板
２０１…酸化膜 ２０２…ＰＳＧ膜
２０３…多結晶シリコン膜 ２０４…第２のシリコン基板
２０５…多孔質絶縁膜 ２０６…ＳＯＩ層
２１０…分離溝 ２１１…エッチングホール
２２０、２２１…固定部 ２２２…両持ち梁
２２３…片持ち梁 ２２４…重り
３００…第１のシリコン基板 ３０１…多孔質シリコン層
３０２…多孔質酸化膜 ３０３…第２のシリコン基板
３０４…酸化膜 ３０５…多孔質酸化膜の埋め込み絶縁膜
３０６…ＳＯＩ層 ３０９…ボロンガラス
４００…第１のシリコン基板 ４０１…酸化膜
４０２…第２のシリコン基板 ４０３…酸化膜
４０４…ＳＯＩ層 ４０５…回路部品領域
４０６…保護膜 ４０７…開口部
４０８…ＰＳＧマスク ４０９…分離溝
４１０…酸化膜と酸化膜との接合界面を有する埋め込み絶縁膜
４１１…エッチングホール ４２０、４２１…固定部
４２２…両持ち梁 ４２３…片持ち梁
４２４…重り ５００…第１のシリコン基板
５０１…酸化膜 ５０２…開口部
５０３…ポリシリコン膜 ５０４…第２のシリコン基板
５０５…酸化膜 ５０６…酸化膜と酸化膜との接合界面
５０７…酸化膜とポリシリコンとの接合界面
５０８…ＳＯＩ層 ５１０…回路部品領域
５１１…保護膜 ５１２…開口部
５１３…ＰＳＧマスク ５１４…分離溝
５１５…エッチングホール ５２０、５２１…固定部
５２２…両持ち梁 ５２３…片時ち梁
５２４…重り ６００…第１のシリコン基板
６０１…窒化ケイ素膜 ６０２…開口部
６０３…ポリシリコン膜 ６０４…第２のシリコン基板
６０５…酸化膜
６０６…酸化膜と窒化ケイ素膜との接合界面
６０７…酸化膜とポリシリコンとの接合界面
６０８…ＳＯＩ層 ６１０…回路部品領域
６１１…保護膜 ６１２…開口部
６１３…ＰＳＧマスク ６１４…分離溝
６１５…エッチングホール ６２０、６２１…固定部
６２２…両持ち梁 ６２３…片持ち梁
６２４…重り ９００…回路部品領域
９０１…回路部品領域以外のＳＯＩ層を露出させた領域
９０３…保護膜 ９０４…開口部
９０５…エッチングマスク
【発明の属する技術分野】
本発明は、半導体基板のごとき基板材料の上に機械的な微小構造を形成する方法に関し、例えば微小な加速度センサやガスセンサ等におけるダイヤフラムなどの機構部分を形成する技術に関するものである。
【０００２】
【従来の技術】
従来のＳＯＩ基板を用いた微小装置の製造方法の例を、図１２に従って簡単に説明する。同図中（Ａ）〜（Ｄ）は基板の断面図、（Ｅ）は基板の主面の平面図である。
【０００３】
（Ａ）支持基板１００、埋め込み絶縁膜１０１およびＳＯＩ層１０２からなるＳＯＩ基板の主面の一部に、不純物拡散層や配線、あるいは層間膜などから構成される回路部品（電子素子）またはこれらの回路からなる回路部品領域９００を、標準的なＩＣ製造プロセスを用いて形成する。また、領域９０１は、回路部品領域９００以外のＳＯＩ層１０２を露出させた領域であって、微小装置の機構部分を形成する領域である。埋め込み絶縁膜１０１は、例えば張り合わせＳＯＩ基板の場合は熱酸化膜である。
【０００４】
（Ｂ）上記構造体の主面にＳｉＮ膜をプラズマＣＶＤの手法により形成し、フォトならびにドライエッチングの手法によってパターニングすることにより、回路部品領域９００をくるむようにＳｉＮ膜からなる保護膜９０３を形成する。また、回路部品領域９００の上の保護膜９０３の開口部９０４は、いわゆるＰＡＤ開口部であり、回路部品領域９００の回路部品と外部との電気的接続を行なうためのＰＡＤがここから顔を出す。
【０００５】
（Ｃ）上記構造体の主面に酸化膜を常圧ＣＶＤの手法により形成し、フォトならびにドライエッチングの手法によってパターニングすることにより、エッチングマスク９０５を形成する。
【０００６】
（Ｄ）上記酸化膜マスク９０５をエッチングマスクとして、反応性イオンエッチングを行なうことにより、上記構造体のＳＯＩ層１０２を貫通し、埋め込み絶縁膜１０１に達する複数の分離溝１０３を形成する。
【０００７】
（Ｅ）上記構造体の主面の平面図を示す。ａ−ａ断面が上記（Ｄ）である。複数の分離溝１０３のうち、符号１０４を付した部分はエッチングホールである。
【０００８】
次に、上記構造体を、バッファードフッ酸等のフッ酸を含むエッチング液に長時間浸漬し、分離溝１０３（１０４を含む）からエッチング液を侵入させ、埋め込み絶縁膜１０１を部分的に犠牲エッチングして除去することにより、自立構造を有する微小装置を得る。なお、トレンチエッチングのための酸化膜マスク９０５は犠牲エッチング時に同時に除去される。
【０００９】
次に、図１２の各工程によって形成された微小装置の構造について図１３に従って説明する。図１３において、（Ａ）は平面図、（Ｂ）は（Ａ）のｂ−ｂ断面図、（Ｃ）は（Ａ）のｃ−ｃ断面図、（Ｄ）は（Ａ）のｄ−ｄ断面図である。
【００１０】
１１１ならびに１１２の部分は大きな面積を有しているので、直下の埋め込み絶縁膜は残存し、固定部１２０ならびに１２１となる。１１３は両端が固定部１２０ならびに１２１に接続された細い部位であり、両持ち梁となる。１１５は片方の端が固定部１１２に接続された細い部位であり、片持ち梁となる。１１４の部分は、内部のエッチングホール１０４から侵入したエッチング液によって直下の埋め込み絶縁膜が全て除去され、梁１１６を介して固定部１１２に接続され、可動し得る重りとなる。微小装置は、両持ち梁１１３、片持ち梁１１５、重り１１４、固定部１１１、１１２を主たる構成要素として、これらの組み合わせによって設計される。
【００１１】
【発明が解決しようとする課題】
以上説明してきたように、従来の微小装置の製造方法にあっては、ＳＯＩ基板の埋め込み絶縁膜、すなわち熱酸化膜を犠牲エッチングする手法となっていたために、フッ酸を含む薬液を用いて長時間のエッチングを行なう必要があった。ところが、ＩＣ製造に一般的に用いられている導電性材料であるアルミは耐フッ酸性が乏しいため、長時間のエッチングを行なうとＰＡＤ部がぼろぼろに腐蝕してしまう。さらには、プラズマＳｉＮ膜の耐フッ酸性も、長時間の犠牲エッチングには充分ではなく、長時間のエッチングを行なうと回路部品領域のアルミ配線、燐ガラス等の層間膜などが腐蝕してしまう、という問題点があった。
【００１２】
なお、回路部品領域の保護膜の耐フッ酸性が充分でないことの対処として、犠牲エッチング時間が短くてすむように、エッチングホール１０４を近づけて形成することも考えられるが、この場合には重り内におけるエッチングホールの面積が大きくなるので、重りが軽くなってしまい、例えば加速度センサの場合、感度が低くなってしまう。
【００１３】
また、ＳＯＩ基板の埋め込み絶縁膜を厚く形成することは難しく、そのため固定部の直下の絶縁膜を残存させるには固定部を大面積にする必要があり、従って微小装置と支持基板との間の寄生容量を小さくすることが難しい、という問題点もあった。
【００１４】
上記のように、従来のＳＯＩ基板を用いて、回路部品あるいは回路と微小装置とを同一の基板に形成することは非常に困難であり、一般的には微小装置のみをＳＯＩ基板に形成している。例えば文献（Yoshinori Matsumoto、Moritaka Iwakiri、Hidekazu Tanaka、“A Capacitive Accelerometer Using SDB-SOI Structure”、The 8th International Conference on Solid-State Sensors and Actuators, and Eurosensors IX. Stockholm Sweden, June 25-29, 1995, pp550-553）においては、ＳＯＩ基板には回路部品あるいは回路を有せず、電極材料として耐フッ酸性のある金を使用したＳＯＩ基板に微小装置を形成する方法について記載されている。
【００１５】
本発明は、上記のごとき従来技術の問題点を解決するためになされたものであり、ＩＣ製造ラインとの整合性が高く、犠牲エッチング時における回路部品や回路部の保護が容易な微小装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明においては特許請求の範囲に記載するような構成をとる。すなわち本発明においては、エッチングされやすい埋め込み絶縁層を構成し、犠牲エッチングを速やかに行なうことにより、回路部品などに損傷を与えずに微小構造を形成するようにしたものである。
【００１７】
まず、請求項１に記載の発明においては、埋め込み絶縁膜が、酸化膜と酸化膜とを熱処理して接合した張り合わせ絶縁膜であり、上記の接合した部分に、バルクの酸化膜よりもエッチング用化学種が速く浸透する接合界面を有するように構成している。上記の「エッチング用化学種」とは、エッチングするための薬品、ガス、プラズマなどを意味する。
【００１８】
上記のように、少なくとも一方が絶縁膜である二つの膜を物理的に接合すると、その接合界面はバルクの酸化膜よりもエッチング用化学種が速く浸透するようになる。したがって浸透したエッチング用化学種によって広い面積で同時にエッチングが進行するので、従来のように絶縁膜の端部からエッチングが行なわれる方法に比較してエッチング速度が大幅に向上する。このエッチング速度は接合する際の熱処理温度等によって異なるが、通常のバルクの熱酸化膜におけるエッチング速度の１００倍程度になり、したがってエッチング時間は１００分の１程度に短縮することが出来る。そのため回路部品等に損傷を与えることなく、微小構造を形成することが可能になる。
【００２０】
また、請求項２に記載の発明は、埋め込み絶縁膜が、二つの膜を熱処理して接合した張り合わせ絶縁膜であり、その一部が酸化膜と酸化膜とを接合した張り合わせ絶縁膜であって、上記の接合した部分に上記バルクの酸化膜よりもエッチング用化学種が速く浸透する接合界面を有し、上記張り合わせ絶縁膜の他の一部に上記エッチング用化学種が速く浸透する接合界面よりもエッチング用化学種の浸透速度が遅い接合界面を有し、上記のエッチング用化学種が速く浸透する接合界面を形成している酸化膜同士が張り合わされた部分をエッチング除去することにより、構造部材として残すべき箇所と除去すべき箇所とを任意に設定できるようにしたものである。
また、請求項３に記載の発明は、バルクの酸化膜よりもエッチング用化学種が速く浸透する接合界面として、酸化膜と窒化膜とを張り合わせた接合界面を用いたものである。
【００２１】
また、請求項４に記載の発明は、エッチング用化学種の浸透速度が遅い接合界面として、酸化膜と多結晶シリコンとを張り合わせた接合界面を用いるように構成したものである。
【００２２】
また、請求項５に記載の発明は、エッチング除去する犠牲層として多孔質絶縁膜を用いたものであって、回路部品（電子素子）を形成する工程も含み、かつ、多孔質絶縁膜として、シリコン基板の埋め込み絶縁膜を用い、埋め込み絶縁膜として多孔質ガラスを用い、多孔質ガラスとして発泡した燐ガラスを用いた製造方法の具体的工程の一例を示すものである。
【００３０】
【発明の効果】
本発明によれば、従来の方法に比較してエッチング速度が大幅に向上するので、エッチング時間を大幅に短縮することが出来る。そのため回路部品等に損傷を与えることなく、微小構造を形成することが可能になる。したがってＩＣ製造ラインとの整合性が高く、犠牲エッチング時における回路部品や回路部の保護が容易になり、微小構造と回路部品とを同じＳＯＩ基板に形成することが可能になる、という効果が得られる。
【００３１】
また、従来方法において、導電性材料の耐フッ酸性を向上させるために、金や白金などの貴金属を用いた場合、密着性向上のためにクロムといった重金属類を用いなければならず、またこれらの金属をパターニングするために王水で溶解あるいはリフトオフするという、標準的なＩＣ製造プロセスとは異なった特殊手法を用いなければならず、従って、重金属イオンやパーティクル汚染の危険性が高く、ＩＣ製造ラインとの整合性が悪いばかりか、貴金属の材料費のみならず特殊工程費用など、製造コストを押し上げてしまうという問題があったが、本発明によれば、上記のようにエッチング時間を大幅に短縮することが出来るので、従来のように金や白金あるいはクロムといった電極材料を使用する必要がなくなるため、重金属やパーティクル汚染の危険性が低くなるという利点もある。
【００３２】
また、請求項２乃至請求項４に記載の発明においては、上記共通の効果に加えて、埋め込み絶縁膜の選択エッチングができる、という効果が得られ、従ってマスタパターンの自由度が高く、また、犠牲エッチング時に時間コントロールをするマージンが大きく、従って歩留りが向上できる、という効果が得られる。
また、請求項４に記載の発明においては、上記共通の効果に加えて、可動部の対向する支持基板表面に窒化膜（例えば窒化ケイ素膜）が出来るため、可動部が支持基板に接触した場合における摩耗を低減し、かつ電気的短絡を防止することができる、という効果が得られる。
【００３３】
【発明の実施の形態】
（実施の形態１）
図１は本発明の第１の実施の形態における製造工程の一部を示す断面図である。以下、各工程（Ａ）〜（Ｆ）に従って説明する。
（Ａ）第１のシリコン基板４００の主面に酸化膜４０１を、熱酸化等の手法により厚さ０.１μｍ形成する。
（Ｂ）第２のシリコン基板４０２の主面に酸化膜４０３を、熱酸化等の手法により厚さ２μｍ形成する。
【００３４】
（Ｃ）上記（Ａ）の構造体の主面の酸化膜４０１と、上記（Ｂ）の構造体の主面の酸化膜４０３とを重ね合わせ、酸素雰囲気中１１００℃にて１時間熱処理して接合する。そして、第１のシリコン基板４００を研削、研磨し、厚さ１０μｍのＳＯＩ層４０４を形成する。４１０は、酸化膜と酸化膜との接合界面を有する埋め込み絶縁膜である。
以上の工程により、ＳＯＩ基板が形成される。なお、ＳＯＩ基板の裏面（４０２の下側）の酸化膜は、図では剥離した場合を示しているが、ＳＯＩ基板のそりを押さえるために剥離しない場合もある。
【００３５】
（Ｄ）上記ＳＯＩ基板の主面の一部に、不純物拡散層や配線、あるいは層間膜などから構成される回路部品あるいはこれらの回路からなる回路部品領域４０５を、標準的なＩＣ製造プロセスを用いて形成する。
【００３６】
（Ｅ）上記構造体の主面にＳｉＮ膜をプラズマＣＶＤの手法により形成し、フォトならびにドライエッチングの手法によりパターニングすることにより、必要な部分にＳｉＮ膜を形成する。４０６は回路部品領域４０５をくるむように形成されたＳｉＮ膜で、回路部品領域４０５の保護膜である。回路部品領域４０５の上の保護膜４０６の開口部４０７はいわゆるＰＡＤ開口部であり、回路部品領域４０５の回路部品と外部との電気的接続を行なうためのＰＡＤが顔を出す。
【００３７】
（Ｆ）上記構造体の主面にＰＳＧ膜を形成し、フォトならびにドライエッチングの手法によりパターニングすることにより、次工程のエッチングマスクとなるＰＳＧマスク４０８を形成する。
【００３８】
次に、上記の製造工程の続きを図２に従って説明する。図２において、（Ａ）は平面図、（Ｂ）は（Ａ）のａ−ａ断面図、（Ｃ）は平面図、（Ｄ）は（Ｃ）のｂ−ｂ断面図、（Ｅ）は（Ｃ）のｃ−ｃ断面図、（Ｆ）は（Ｃ）のｄ−ｄ断面図である。
【００３９】
まず、前記図１の（Ｆ）に示した構造体において、ＰＳＧマスク４０８をエッチングマスクとして反応性イオンエッチングの手法により、埋め込み絶縁膜に達する分離溝４０９を形成した状態の平面図が図２（Ａ）であり、そのａ−ａ断面図が図２（Ｂ）である。なお、図２（Ａ）、（Ｂ）において、４０２は支持基板、４０４はＳＯＩ層である。また、４１１はエッチングホールであり、その下にも分離溝が形成されている。
【００４０】
次に、上記構造体を、ＰＡＤ開口液（フッ酸を主としたＰＳＧエッチング液であり、例えばＨＦ＋ＮＨ4Ｆ＋ＣＨ3ＣＯＯＨ）に浸漬し、分離溝４０９ならびにエッチングホール４１１からエッチング液を侵入せしめ、埋め込み絶縁膜４１０を部分的に犠牲エッチングして除去し、自立構造を有する微小装置を得る。この状態の平面図を図２（Ｃ）に示す。この際、トレンチエッチングのためのＰＳＧマスク４０８は犠牲エッチング時に同時に除去される。
【００４１】
また、図２（Ｄ）（Ｅ）（Ｆ）は図２（Ｃ）の各断面図であり、前記図１３に示したものと同様の微小構造が形成される。なお、図２（Ｃ）〜（Ｆ）において、４２０ならびに４２１は固定部、４２２は両持ち梁、４２３は片持ち梁、４２４は重りである。
【００４２】
次に、作用を説明する。
上記の犠牲エッチングの際、酸化膜と酸化膜との接合界面へのエッチング液の浸透が速いため、埋め込み絶縁膜４１０は極めて速やかに溶解除去可能であり、アルミ等の配線材料やプラズマＳｉＮ膜等の保護膜に対する腐食性の小さなＰＡＤ開口液を用いても十分なエッチング速度が得られる。従って、アルミ等の配線材料やプラズマＳｉＮ膜等の保護膜、ひいては回路部品領域の配線材料や層間膜材料を損傷することなく、埋め込み絶縁膜４１０が犠牲エッチングされる。酸化膜と酸化膜との接合界面へのエッチング液の浸透速度、すなわち化学的接合強度は、張り合わせＳＯＩ基板を形成する際の張り合わせ熱処理工程の処理条件、特に熱処理温度に大きく依存し、本実施の形態に記載の条件（熱処理温度１１００℃）では、通常のバルクの熱酸化膜のエッチング速度の約１００倍の速い速度が得られた。
【００４３】
熱処理工程の温度が高くなるに従って酸化膜と酸化膜との接合界面へのエッチング液の浸透速度の増速効果は薄れ、１２００℃の張り合わせ熱処理を施した場合には、わずかに増速効果が認められる程度である。
【００４４】
一方、酸化膜と酸化膜との接合界面の物理的機械的接合強度もまた、張り合わせＳＯＩ基板を形成する際の張り合わせ熱処理工程の処理条件、特に熱処理温度に大きく依存し、本実施の形態に記載の条件（熱処理温度１１００℃）ならびにそれよりも高い温度では、十分な接合強度が得られる。しかし、熱処理工程の温度を下げ、１０００℃程度の張り合わせ熱処理を施した場合には、物理的機械的接合強度の十分な張り合わせ基板と不足している張り合わせ基板とが得られ、従って歩留りが低下する。さらに熱処理温度を下げ、９００℃以下の張り合わせ熱処理を施した場合では、もはや酸化膜と酸化膜とを、物理的機械的に張り合わせることは困難である。
【００４５】
上記のように、物理的機械的に十分な接合強度を有し、かつ接合界面へのエッチング液等の浸透速度が速いという条件を満足するためには、１１００℃付近の熱処理温度を用いることが望ましい。実用的には１１００±７０℃程度で良好な特性が得られる。
【００４６】
なお、上記のごとき微小構造体の応用例としては、微小な加速度センサやガスセンサなどがある。加速度センサの構成としては、例えば、重りの支持部付近にピエゾ抵抗等の検出手段を形成する方法、可動部となる重りの底面とそれに対向する固定部とを電極として静電容量の変化を検出する方法などがある。
【００４７】
また、ガスセンサとしては、可動部となる重りの底面とそれに対向する固定部とを電極とし、それらの電極に交番電圧を印加して可動部を振動させると共に静電容量の変化から可動部の共振周波数を検出し、ガスの吸着による可動部重量の微小な変化に伴って共振周波数が変化するのを検出する方法がある。
【００４８】
（実施の形態２）
図３は本発明の第２の実施の形態における製造工程の一部を示す断面図である。以下、（Ａ）〜（Ｇ）の各工程に従って説明する。
（Ａ）第１のシリコン基板５００の主面（図では下面）に厚さ０.５μｍの酸化膜５０１を熱酸化の手法により形成し、次にフォトならびにドライエッチングの手法によってパターニングすることにより、開口部５０２を形成する。
【００４９】
（Ｂ）上記構造体の主面にＬＰ−ＣＶＤの手法により厚さ２μｍのポリシリコン膜５０３を形成し、酸化膜５０１と同じ厚さの０.５μｍになるまで選択研磨する。
（Ｃ）第２のシリコン基板５０４の主面（図では上面）に熱酸化の手法により酸化膜５０５を形成する。
【００５０】
（Ｄ）上記（Ｂ）の構造体の主面（図では下面）と、上記（Ｃ）の構造体の主面（図では上面）とを重ね合わせ、酸素雰囲気中１１００℃にて１時間熱処理して接合する。そして第１のシリコン基板５００を研削、研磨し、厚さ１０μｍのＳＯＩ層５０８を形成する。図中の破線は、酸化膜と酸化膜との接合界面を示している。以上の工程により、酸化膜と酸化膜との接合界面５０６、および酸化膜とポリシリコンとの接合界面５０７の二つの接合界面を有するＳＯＩ基板が得られる。なお、ＳＯＩ基板の裏面の酸化膜は、図では剥離したものを示しているが、ＳＯＩ基板のそりを押さえるために剥離しない場合もある。
【００５１】
（Ｅ）上記ＳＯＩ基板の主面の一部に不純物拡散層や配線、あるいは層間膜などから構成される回路部品あるいはこれらの回路からなる回路部品領域５１０を、標準的なＩＣ製造プロセスを用いて形成する。
（Ｆ）上記構造体の主面にＳｉＮ膜をプラズマＣＶＤの手法により形成し、フォトならびにドライエッチングの手法によりパターニングすることにより、回路部品領域５１０をくるむような形状のＳｉＮ膜の保護膜５１１を形成する。回路部品領域５１０の上の保護膜５１１の開口部５１２はいわゆるＰＡＤ開口部であり、回路部品領域５１０の回路部品と外部との電気的接続を行うためのＰＡＤが顔を出す。
【００５２】
（Ｇ）上記構造体の主面にＰＳＧ膜を形成し、フォトならびにドライエッチングの手法によってパターニングすることにより、次工程のエッチングマスクとなるＰＳＧマスク５１３を形成する。
【００５３】
次に、上記製造工程の続きを図４に従って説明する。図４において、（Ａ）は平面図、（Ｂ）は（Ａ）のａ−ａ断面図、（Ｃ）は平面図、（Ｄ）は（Ｃ）のｂ−ｂ断面図、（Ｅ）は（Ｃ）のｃ−ｃ断面図、（Ｆ）は（Ｃ）のｄ−ｄ断面図である。
まず、図３（Ｇ）に示した構造体のＰＳＧマスク５１３をエッチングマスクとして反応性イオンエッチングの手法により、埋め込み絶縁膜に達する分離溝５１４を形成する。図４（Ａ）は上記の状態における平面図、（Ｂ）は断面図である。なお、図４（Ａ）、（Ｂ）において、５０４は支持基板、５０８はＳＯＩ層である。なお、５１５はエッチングホールであり、その下にも分離溝が形成されている。
【００５４】
次に上記構造体を、ＰＡＤ開口液に浸漬し、分離溝５１４ならびにエッチングホール５１５からエッチング液を浸透せしめ、酸化膜５０１と酸化膜５０５とからなる埋め込み絶縁膜を部分的に犠牲エッチングして除去し、自立構造を有する微小装置を得る。
この状態の平面図を図４（Ｃ）に示す。この際、トレンチエッチングのためのＰＳＧマスク５１３は犠牲エッチング時に同時に除去される。
【００５５】
また、図４（Ｄ）（Ｅ）（Ｆ）は図４（Ｃ）の各断面図であり、前記図１３に示したものと同様の微小構造が形成される。なお、図４（Ｃ）〜（Ｆ）において、５２０ならびに５２１は固定部、５２２は両持ち梁、５２３は片時ち梁、５２４は重りである。
【００５６】
次に作用を説明する。
上記の犠牲エッチングの際、酸化膜５０１と酸化膜５０５との接合界面５０６へのエッチング液の浸透が速く、重り５２４、片持ち梁５２３、両持ち梁５２２の直下の埋め込み絶縁膜は極めて速やかに溶解除去され、アルミ等の配線材料やプラズマＳｉＮ膜等の保護膜に対する腐食性の小さなＰＡＤ開口液を用いても十分なエッチング速度が得られる。従って、アルミ等の配線材料やプラズマＳｉＮ膜等の保護膜、ひいては回路部品領域の配線材料や層間膜材料を損傷することなく、酸化膜５０１と酸化膜５０５からなる埋め込み絶縁膜の部分が犠牲エッチングされる。
【００５７】
一方、酸化膜５０５とポリシリコン５０３との接合界面５０７へのエッチング液の浸透速度はバルクの熱酸化膜と同程度であり、従ってエッチング速度は上記の酸化膜５０１と酸化膜５０５からなる埋め込み絶縁膜に比べて極めて遅くなる。そのため固定部直下の埋め込み絶縁膜（５０３と５０５からなる）は選択的に残存させ、可動部直下の埋め込み絶縁膜（５０１と５０５からなる）は選択的に除去することができる。
【００５８】
（実施の形態３）
図５は本発明の第３の実施の形態における製造工程の一部を示す断面図である。以下、（Ａ）〜（Ｇ）の各工程に従って説明する。
（Ａ）第１のシリコン基板６００の主面（図では上面）に厚さ０.５μｍの窒化ケイ素膜６０１をＬＰ−ＣＶＤの手法により形成し、フォトならびにドライエッチングの手法によりパターニングし、開口部６０２を形成する。
【００５９】
（Ｂ）上記構造体の主面にＬＰ−ＣＶＤの手法により厚さ２μｍのポリシリコン膜６０３を形成し、窒化ケイ素膜６０１と同じ厚さの０.５μｍになるまで選択研磨する。上記構造体の裏面の窒化ケイ素膜ならびにポリシリコン膜は、ドライエッチングの手法により、全面除去する。
【００６０】
（Ｃ）第２のシリコン基板６０４の主面（図では下面）に熱酸化の手法により酸化膜６０５を形成する。
（Ｄ）上記（Ｂ）の構造体の主面（図では上面）と、上記（Ｃ）の構造体の主面（図では下面）とを重ね合わせ、酸素雰囲気中１１００℃にて１時間熱処理して接合し、第２のシリコン基板６０４を研削、研磨し、厚さ１０μｍのＳＯＩ層６０８を形成する。
【００６１】
以上の工程により、酸化膜と窒化ケイ素膜との接合界面６０６と、酸化膜とポリシリコンとの接合界面６０７とを有するＳＯＩ基板が得られる。
なお、ＳＯＩ基板の裏面の酸化膜は、図では剥離した場合を示しているが、ＳＯＩ基板のそりを押さえるために剥離しない場合もある。
【００６２】
（Ｅ）上記ＳＯＩ基板の主面の一部に不純物拡散層や配線、あるいは層間膜などから構成される回路部品あるいはこれらの回路からなる回路部品領域６１０を、標準的なＩＣ製造プロセスを用いて形成する。
【００６３】
（Ｆ）上記構造体の主面にＳｉＮ膜をプラズマＣＶＤの手法により形成し、フォトならびにドライエッチングの手法によってパターニングすることにより、回路部品領域６１０をくるむような形状の保護膜６１１を形成する。この保護膜６１１の開口部６１２はいわゆるＰＡＤ開口部であり、回路部品領域６１０の回路部品と外部との電気的接続を行うためのＰＡＤが顔を出す。
【００６４】
（Ｇ）上記構造体の主面にＰＳＧ膜を形成し、フォトならびにドライエッチングの手法によってパターニングすることにより、次工程のエッチングマスクとなるＰＳＧマスク６１３を形成する。
【００６５】
次に、上記製造工程の続きを図６に従って説明する。図６において、（Ａ）は平面図、（Ｂ）は（Ａ）のａ−ａ断面図、（Ｃ）は平面図、（Ｄ）は（Ｃ）のｂ−ｂ断面図、（Ｅ）は（Ｃ）のｃ−ｃ断面図、（Ｆ）は（Ｃ）のｄ−ｄ断面図である。
【００６６】
まず、前記図５（Ｇ）の構造体のＰＳＧマスク６１３をエッチングマスクとして反応性イオンエッチングの手法により、埋め込み絶縁膜に達する分離溝６１４を形成する。図６（Ａ）は上記の状態における平面図、（Ｂ）は断面図である。なお、６００は支持基板、６０８はＳＯＩ層である。また、６１５はエッチングホールであり、その下にも分離溝が形成されている。
【００６７】
次に、上記構造体をＰＡＤ開口液に浸漬し、分離溝６１４ならびにエッチングホール６１５からエッチング液を浸透せしめ、酸化膜６０５と窒化ケイ素膜６０１との接合界面６０６の部分における酸化膜６０５を選択的に犠牲エッチングして除去し、自立構造を有する微小装置を得る。
この状態の平面図を図６（Ｃ）に示す。この際、トレンチエッチングのためのＰＳＧマスク６１３は犠牲エッチング時に同時に除去される。
【００６８】
また、図６（Ｄ）（Ｅ）（Ｆ）は図６（Ｃ）の各断面図であり、前記図１３に示したものと同様の微小構造が形成される。なお、図６（Ｃ）〜（Ｆ）において、６２０ならびに６２１は固定部、６２２は両持ち梁、６２３は片持ち梁、６２４は重りである。
【００６９】
次に、作用を説明する。
本犠牲エッチングの際、酸化膜６０５と窒化ケイ素膜６０１との接合界面６０６へのエッチング液の浸透が速く、重り６２４、片時ち梁６２９、両持ち梁６２２の直下の酸化膜６０５（埋め込み絶縁膜）は極めて速やかに溶解除去され、アルミ等の配線材料やプラズマＳｉＮ膜等の保護膜に対する腐食性の小さなＰＡＤ開口液を用いても十分なエッチング速度が得られる。従って、アルミ等の配線材料やプラズマＳｉＮ膜等の保護膜、ひいては回路部品領域の配線材料や層間膜材料を損傷することなく、埋め込み絶縁膜が犠牲エッチングされる。
【００７０】
一方、酸化膜６０５とポリシリコン６０３との接合界面６０７へのエッチング液の浸透速度はバルクの熱酸化膜のエッチング速度と同程度であり、従ってエッチング速度は上記の酸化膜６０５と窒化ケイ素膜６０１の部分に比べて極めて遅くなる。そのため固定部直下の埋め込み絶縁膜（６０５と６０３からなる）は選択的に残存させ、可動部直下の埋め込み絶縁膜（６０５と６０１からなる埋め込み絶縁膜のうち６０５の部分）は選択的に除去することができる。
【００７１】
（実施の形態４）
図７、図８は、本発明の第４の実施の形態における製造工程の一部を示す断面図である。以下、（Ａ）〜（Ｈ）の各工程に従って説明する。
（Ａ）第１のシリコン基板２００の主面に酸化膜２０１を、熱酸化等の手法により厚さ１μｍ形成する。
（Ｂ）上記構造体の主面に燐濃度５.５ｍｏｌ％のＰＳＧ膜２０２を、常圧ＣＶＤ等の手法により厚さ２μｍ成膜し、窒素雰囲気中９５０℃にて３０分間熱処理する。
（Ｃ）上記構造体の主面に多結晶シリコン膜２０３を、減圧ＣＶＤ等の手法によって厚さ２μｍ成膜し、該多結晶シリコン膜２０３の主面を研磨して鏡面にする。
【００７２】
（Ｄ）上記構造体の主面（多結晶シリコン膜２０３の面）と第２のシリコン基板２０４の主面とを重ね合わせ、酸素雰囲気中１１５０℃にて１時間熱処理して直接接合する。この張り合わせ熱処理により、上記ＰＳＧ膜２０２は発泡して２倍の厚さに膨張し、酸化膜２０１を加えた合計５μｍ厚の多孔質絶縁膜２０５が形成される。ＰＳＧ膜２０２の膨張率は燐濃度に依存する。
【００７３】
上記の膨張率と燐濃度との相関を図１１に示す。図１１に示したように、燐濃度が５ｍｏｌ％以下ではほとんど膨張が認められないが、５.５ｍｏｌ％で約２倍、６ｍｏｌ％で約３倍に膨張し、多孔質絶縁体となる。
【００７４】
（Ｅ）上記構造体の主面の第１のシリコン基板２００を研削・研磨し、１０μｍ厚のＳＯＩ層２０６を形成する。図では裏面の酸化膜が剥離されている状態を示している。以上の工程により、多孔質絶縁体２０５を埋め込み絶縁膜とするＳＯＩ基板が形成される。
【００７５】
（Ｆ）ＳＯＩ基板の主面の一部に不純物拡散層や配線、あるいは層間膜などから構成される回路部品あるいはこれらの回路からなる回路部品領域９００を、標準的なＩＣ製造プロセスを用いて形成する。
【００７６】
（Ｇ）上記構造体の主面にＳｉＮ膜をプラズマＣＶＤの手法により形成し、フォトならびにドライエッチングの手法によってパターニングすることにより、回路部品領域９００をくるむような形状の保護膜９０３を形成する。この保護膜９０３の開口部９０４はいわゆるＰＡＤ開口部であり、回路部品領域９００の回路部品と外部との電気的接続を行うためのＰＡＤが顔を出す。
【００７７】
（Ｈ）上記構造体の主面にＰＳＧ膜を形成し、フォトならびにドライエッチングの手法によってパターニングすることにより、エッチングマスクとなるＰＳＧマスク９０５を形成する。
【００７８】
次に、上記製造工程の続きを図９に従って説明する。図９において、（Ａ）は平面図、（Ｂ）は（Ａ）のａ−ａ断面図、（Ｃ）は平面図、（Ｄ）は（Ｃ）のｂ−ｂ断面図、（Ｅ）は（Ｃ）のｃ−ｃ断面図、（Ｆ）は（Ｃ）のｄ−ｄ断面図である。
【００７９】
まず、図８（Ｈ）の構造体のＰＳＧマスク９０５をエッチングマスクとして反応性イオンエッチングの手法により、埋め込み絶縁膜に達する分離溝２１０を形成する図９（Ａ）は上記の状態における平面図、（Ｂ）は断面図である。なお、２００は支持基板、２０５は多孔質絶縁体の埋め込み絶縁膜、２０６はＳＯＩ層、２１０は分離溝である。また、２１１はエッチングホールであり、その下にも分離溝が形成されている。
【００８０】
次に、上記構造体をＰＡＤ開口液に浸漬し、分離溝２１０からエッチング液を浸透せしめ、埋め込み絶縁膜２０５を部分的に犠牲エッチングして除去し、自立構造を有する微小装置を得る。
【００８１】
この状態の平面図を図９（Ｃ）に示す。この際、トレンチエッチングのためのＰＳＧマスク９０５は犠牲エッチング時に同時に除去される。
【００８２】
また、図９（Ｄ）（Ｅ）（Ｆ）は図９（Ｃ）の各断面図であり、前記図１３に示したものと同様の微小構造が形成される。なお、図９（Ｃ）〜（Ｆ）において、２２０ならびに２２１は固定部、２２２は両持ち梁、２２３は片持ち梁、２２４は重りである。
【００８３】
次に、作用を説明する。
本犠牲エッチングの際、多孔質絶縁体２０５からなる埋め込み絶縁膜は多孔質であるために、実質的に溶解すべき量が少なく、また燐を含んでいることにより、極めて速やかに溶解除去可能であり、アルミ等の配線材料やプラズマＳｉＮ膜等の保護膜に対する腐食性の小さなＰＡＤ開口液を用いても十分なエッチング速度を有する。従って、アルミ等の配線材料やプラズマＳｉＮ膜等の保護膜、ひいては回路部品領域の配線材料や層間膜材料を損傷することなく、埋め込み絶縁膜が犠牲エッチングされる。
【００８４】
（実施の形態５）
図１０は、本発明の第５の実施の形態における製造工程を示す断面図である。なお、図１０においては多孔質の埋め込み絶縁膜を有するＳＯＩ基板の形成までを説明する。その後の工程は前記第４の実施の形態と同様である。
【００８５】
（Ａ）第１のシリコン基板３００の主面に、陽極酸化等の手法により多孔質シリコン層３０１を形成する。
（Ｂ）上記構造体の多孔質シリコン層３０１を熱酸化の手法により酸化し、多孔質酸化膜３０２を形成する。
（Ｃ）第２のシリコン基板３０３の主面に熱酸化の手法により酸化膜３０４を形成する。
（Ｄ）上記構造体の主面に、ボロン濃度１０ｍｏｌ％のボロンガラス３０９を形成する。
【００８６】
（Ｅ）上記（Ｂ）の構造体の主面３０２と、上記（Ｄ）の構造体の主面３０９とを重ね合わせ、酸素雰囲気中１１００℃にて３０分間熱処理して接合すると、多孔質酸化膜の埋め込み絶縁膜３０５が形成される。
（Ｆ）上記構造体の第１のシリコン基板３００を研削、研磨してＳＯＩ層３０６を形成する。図では裏面の酸化膜が剥離されてものを示している。
以上の工程により、多孔質絶縁体を埋め込み絶縁膜とするＳＯＩ基板が形成される。
上記以後の工程、および作用については前記第４の実施の形態と同様である。
【００８７】
以上、第１〜第５の実施の形態に基づいて本発明を説明してきたが、膜厚や成膜手法など、これらの数値や文言、あるいは図に限定される訳ではない。以下、その例を説明する。
まず、第１、第２の実施の形態においては、エッチング液の浸透速度が速い接合界面を形成するために、張り合わせ熱処理の条件を用いて制御したが、これに限定されるわけではなく、たとえば接合する熱酸化膜の表面をドライエッチングにより表面荒れのある表面とする、あるいは表面荒れを有するＣＶＤ酸化膜を用いることにより、エッチング液の浸透速度が速い接合界面を実現することもできる。
【００８８】
また、第２、第３の実施の形態においては、エッチング液の浸透速度が速い接合界面と、遅い接合界面との組み合わせを、酸化膜と酸化膜との接合界面と、酸化膜とポリシリコンとの接合界面、ならびに、酸化膜と窒化ケイ素膜との接合界面と、酸化膜とポリシリコンとの接合界面、の場合を例に説明してきたが、これらに限定される訳ではなく、接合界面へのエッチング液の浸透速度の異なる組み合わせであれば、適用可能である。また、犠牲エッチング工程では、フッ酸を含むエッチング液に浸漬する手法を例に説明してきたが、フッ酸のガス雰囲気によるエッチングや他のエッチング手法を用いてもよい。
【００８９】
また、ポリシリコンの成膜方法は、ＬＰ−ＣＶＤに限らず、常圧ＣＶＤの手法でも良い。
また、シリコン基板同士を貼り合わせてＳＯＩ基板を形成する例、すなわちシリコン単結晶のＳＯＩ層、埋め込み絶縁膜、シリコン単結晶の支持基板という構成を例に説明してきたが、これに限られる訳ではなく、ＳＯＩ層は金属でも良いし、支持基板はガラス基板であってもよい。ＳＯＩ層が金属の場合、ＳＯＩ基板とは一般的には呼ばないが、支持基板、犠牲層となる絶縁層ならびに微小装置の構造材から構成されれば、同業者であれば本発明を適用可能である。
【００９０】
また、第４、第５の実施の形態においては、張り合わせ熱処理工程にてＰＳＧ膜を発泡させて多孔質絶縁体とする例を説明してきたが、ＳＯＩ基板を形成した段階では発泡させず、微小装置の製造プロセスのなかの熱処理工程で発泡させてもよい。例えば図７（Ｂ）において、燐濃度５.５ｍｏｌ％のＰＳＧ膜２０２を窒素雰囲気中１１５℃にて３０分間熱処理すれば、図７（Ｄ）においてＰＳＧ膜２０２は発泡せず、微小装置の製造プロセス（ＩＣ部分の製造過程、例えば半導体ＩＣ部分を製造するときの熱処理工程）の熱拡散工程において、窒素雰囲気中１１７０℃にて１時間熱処理すると、ＰＳＧ膜２０２は発泡して２倍の厚さに膨張し、酸化膜２０１を加えた合計５μｍ厚の多孔質絶縁膜が形成される。
【００９１】
また、犠牲エッチング工程では、フッ酸を含むエッチング液に浸漬する手法を例に説明してきたが、フッ酸のガス雰囲気によるエッチングや他のエッチング手法を用いてもよい。
【００９２】
また、第４の実施の形態において、接合層としてのポリシリコン２０３と支持基板２０６との直接接合を例に説明してきたが、直接接合に限らず、例えば酸化膜を介して接合してもよい。接合層としてのポリシリコンの成膜方法は、ＬＰ−ＣＶＤに限らず、常圧ＣＶＤの手法でも良い。接合層としては、第４の実施の形態におけるポリシリコン、第５の実施の形態におけるボロンガラスに限らず、ボロン燐ガラス、あるいは低融点ガラス等を用いてもよい。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における製造工程の一部を示す断面図。
【図２】本発明の第１の実施の形態における製造工程の他の一部を示す平面図および断面図。
【図３】本発明の第２の実施の形態における製造工程の一部を示す断面図。
【図４】本発明の第２の実施の形態における製造工程の他の一部を示す平面図および断面図。
【図５】本発明の第３の実施の形態における製造工程の一部を示す断面図。
【図６】本発明の第３の実施の形態における製造工程の他の一部を示す平面図および断面図。
【図７】本発明の第４の実施の形態における製造工程の一部を示す断面図。
【図８】本発明の第４の実施の形態における製造工程の他の一部を示す断面図。
【図９】本発明の第４の実施の形態における製造工程の他の一部を示す平面図および断面図。
【図１０】本発明の第５の実施の形態における製造工程の一部を示す断面図。
【図１１】膨張率と燐濃度との関係を示す特性図。
【図１２】従来例における製造工程の一部を示す平面図および断面図。
【図１３】従来例における製造工程の他の一部を示す平面図および断面図。
【符号の説明】
１００…支持基板 １０１…埋め込み絶縁膜
１０２…ＳＯＩ層 １０３…分離溝
１０４…エッチングホール １１１、１１２…固定部
１１３…両持ち梁 １１４…重り
１１５…片持ち梁 １１６…梁
１２０、１２１…固定部 ２００…第１のシリコン基板
２０１…酸化膜 ２０２…ＰＳＧ膜
２０３…多結晶シリコン膜 ２０４…第２のシリコン基板
２０５…多孔質絶縁膜 ２０６…ＳＯＩ層
２１０…分離溝 ２１１…エッチングホール
２２０、２２１…固定部 ２２２…両持ち梁
２２３…片持ち梁 ２２４…重り
３００…第１のシリコン基板 ３０１…多孔質シリコン層
３０２…多孔質酸化膜 ３０３…第２のシリコン基板
３０４…酸化膜 ３０５…多孔質酸化膜の埋め込み絶縁膜
３０６…ＳＯＩ層 ３０９…ボロンガラス
４００…第１のシリコン基板 ４０１…酸化膜
４０２…第２のシリコン基板 ４０３…酸化膜
４０４…ＳＯＩ層 ４０５…回路部品領域
４０６…保護膜 ４０７…開口部
４０８…ＰＳＧマスク ４０９…分離溝
４１０…酸化膜と酸化膜との接合界面を有する埋め込み絶縁膜
４１１…エッチングホール ４２０、４２１…固定部
４２２…両持ち梁 ４２３…片持ち梁
４２４…重り ５００…第１のシリコン基板
５０１…酸化膜 ５０２…開口部
５０３…ポリシリコン膜 ５０４…第２のシリコン基板
５０５…酸化膜 ５０６…酸化膜と酸化膜との接合界面
５０７…酸化膜とポリシリコンとの接合界面
５０８…ＳＯＩ層 ５１０…回路部品領域
５１１…保護膜 ５１２…開口部
５１３…ＰＳＧマスク ５１４…分離溝
５１５…エッチングホール ５２０、５２１…固定部
５２２…両持ち梁 ５２３…片時ち梁
５２４…重り ６００…第１のシリコン基板
６０１…窒化ケイ素膜 ６０２…開口部
６０３…ポリシリコン膜 ６０４…第２のシリコン基板
６０５…酸化膜
６０６…酸化膜と窒化ケイ素膜との接合界面
６０７…酸化膜とポリシリコンとの接合界面
６０８…ＳＯＩ層 ６１０…回路部品領域
６１１…保護膜 ６１２…開口部
６１３…ＰＳＧマスク ６１４…分離溝
６１５…エッチングホール ６２０、６２１…固定部
６２２…両持ち梁 ６２３…片持ち梁
６２４…重り ９００…回路部品領域
９０１…回路部品領域以外のＳＯＩ層を露出させた領域
９０３…保護膜 ９０４…開口部
９０５…エッチングマスク
Claims (5)
- ＳＯＩ基板の内部に設けられた埋め込み絶縁膜の少なくとも一部をエッチング除去することにより、該ＳＯＩ基板の表面部分に該ＳＯＩ基板と間隔を隔てて対向する構造体を形成する微小装置の製造方法であって、
上記埋め込み絶縁膜が、酸化膜と酸化膜とを熱処理して接合した張り合わせ絶縁膜であり、上記の接合した部分に、上記バルクの酸化膜よりもエッチング用化学種が速く浸透する接合界面を有し、
かつ、下記の工程を具備することを特徴とする微小装置の製造方法。
（Ａ）第１のシリコン基板ならびに第２のシリコン基板の主面に酸化膜を形成する工程。
（Ｂ）上記第１のシリコン基板と上記第２のシリコン基板を、上記主面側同士を重ね合わせ、１１００±７０℃の温度で熱処理して張り合わせる工程。
（Ｃ）上記張り合わせ基板の第１のシリコン基板または第２のシリコン基板を貫通する開口部を形成する工程。
（Ｄ）上記開口部からエッチング用化学種を侵入させ、上記張り合わせられた酸化膜の少なくとも一部を除去する工程。 - ＳＯＩ基板の内部に設けられた埋め込み絶縁膜の少なくとも一部をエッチング除去することにより、該ＳＯＩ基板の表面部分に該ＳＯＩ基板と間隔を隔てて対向する構造体を形成する微小装置の製造方法であって、
上記埋め込み絶縁膜が、二つの膜を熱処理して接合した張り合わせ絶縁膜であり、その一部が酸化膜と酸化膜とを接合した張り合わせ絶縁膜であって、上記の接合した部分に上記バルクの酸化膜よりもエッチング用化学種が速く浸透する接合界面を有し、上記張り合わせ絶縁膜の他の一部に上記エッチング用化学種が速く浸透する接合界面よりもエッチング用化学種の浸透速度が遅い接合界面を有し、
かつ、下記の工程を具備することを特徴とする微小装置の製造方法。
（Ａ）第１のシリコン基板ならびに第２のシリコン基板の主面に酸化膜を形成する工程。
（Ｂ）上記第１のシリコン基板の主面の酸化膜の一部を多結晶シリコンで置き換える工程。
（Ｃ）上記第１の基板と上記第２の基板を、上記主面側同士を重ね合わせ、熱処理して張り合わせる工程。
（Ｄ）上記張り合わせ基板の第１のシリコン基板または第２のシリコン基板を貫通する開口部を形成する工程。
（Ｅ）上記開口部からエッチング用化学種を侵入させ、上記バルクの酸化膜よりもエッチング用化学種が速く浸透する接合界面を形成している酸化膜同士が張り合わされた部分の少なくとも一部を除去する工程。 - ＳＯＩ基板の内部に設けられた埋め込み絶縁膜の少なくとも一部をエッチング除去することにより、該ＳＯＩ基板の表面部分に該ＳＯＩ基板と間隔を隔てて対向する構造体を形成する微小装置の製造方法であって、
上記埋め込み絶縁膜が、二つの膜を熱処理して接合した張り合わせ絶縁膜であり、その一部が酸化膜と窒化膜とを接合した張り合わせ絶縁膜であって、上記の接合した部分に上記バルクの酸化膜よりもエッチング用化学種が速く浸透する接合界面を有し、上記張り合わせ絶縁膜の他の一部に上記エッチング用化学種が速く浸透する接合界面よりもエッチング用化学種の浸透速度が遅い接合界面を有し、
かつ、下記の工程を具備することを特徴とする微小装置の製造方法。
（Ａ）第１のシリコン基板の主面に酸化膜を、第２のシリコン基板の主面に窒化ケイ素膜を形成する工程。
（Ｂ）上記第２のシリコン基板の主面の窒化ケイ素膜の一部を多結晶シリコンで置き換える工程。
（Ｃ）上記第１のシリコン基板と上記第２のシリコン基板とを、上記主面側同士を重ね合わせ、熱処理して張り合わせる工程。
（Ｄ）上記張り合わせ基板の第１のシリコン基板または第２のシリコン基板を貫通する開口部を形成する工程。
（Ｅ）上記開口部からエッチング用化学種を侵入させ、上記バルクの酸化膜よりもエッチング用化学種が速く浸透する接合界面を形成している酸化膜と窒化ケイ素膜とが張り合わされた部分の少なくとも一部を除去する工程。 - ＳＯＩ基板の内部に設けられた埋め込み絶縁膜の少なくとも一部をエッチング除去することにより、該ＳＯＩ基板の表面部分に該ＳＯＩ基板と間隔を隔てて対向する構造体を形成する微小装置の製造方法であって、
上記埋め込み絶縁膜が、二つの膜を熱処理して接合した張り合わせ絶縁膜であり、その一部が酸化膜と酸化膜とを接合した張り合わせ絶縁膜であって、上記の接合した部分に上記バルクの酸化膜よりもエッチング用化学種が速く浸透する接合界面を有し、上記張り合わせ絶縁膜の他の一部に上記エッチング用化学種が速く浸透する接合界面よりもエッチング用化学種の浸透速度が遅い接合界面を有し、上記エッチング用化学種の浸透速度が遅い接合界面が、酸化膜と多結晶シリコンとを張り合わせた接合界面であり、
かつ、下記の工程を具備することを特徴とする微小装置の製造方法。
（Ａ）第１のシリコン基板ならびに第２のシリコン基板の主面に酸化膜を形成する工程。
（Ｂ）上記第１のシリコン基板または上記第２のシリコン基板の主面の酸化膜の一部を多結晶シリコンで置き換える工程。
（Ｃ）上記第１のシリコン基板と上記第２のシリコン基板とを、上記主面側同士を重ね合わせ、熱処理して張り合わせる工程。
（Ｄ）上記張り合わせ基板の第１のシリコン基板または第２のシリコン基板を貫通する開口部を形成する工程。
（Ｅ）上記開口部からエッチング用化学種を侵入させ、上記バルクの酸化膜よりもエッチング用化学種が速く浸透する接合界面を形成している酸化膜同士が張り合わされた部分の少なくとも一部を除去する工程。 - シリコン−多孔質絶縁膜−シリコンからなる構造のＳＯＩ基板を形成し、その表面に回路部品を形成し、前記ＳＯＩ基板の所定部分について前記ＳＯＩ基板表面から前記多孔質絶縁膜までエッチングし、前記多孔質絶縁膜の所定部分をエッチングすることにより、ＳＯＩ基板の表面の内部に空間を形成する微小装置の製造方法であって、
上記多孔質絶縁膜が、ＳＯＩ基板の埋め込み絶縁膜であり、
上記埋め込み絶縁膜が多孔質ガラスからなり、
上記多孔質ガラスが発泡した燐ガラスからなり、
かつ、下記の工程を具備することを特徴とする微小装置の製造方法。
（Ａ）第１のシリコン基板の主面に燐ガラスを成膜する工程。
（Ｂ）上記第１のシリコン基板と第２のシリコン基板とを、主面側同士を重ね合わせ、熱処理して張り合わせる工程。
（Ｃ）上記張り合わせ基板の第１のシリコン基板または第２のシリコン基板を貫通する開口部を形成する工程。
（Ｄ）上記（Ｂ）または（Ｃ）の工程後の生成物に、熱処理を行なって上記燐ガラスを多孔質化する工程。
（Ｅ）上記開口部からエッチング用化学種を侵入させ、上記燐ガラスの少なくとも一部を除去する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35675297A JP4032476B2 (ja) | 1997-12-25 | 1997-12-25 | 微小装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35675297A JP4032476B2 (ja) | 1997-12-25 | 1997-12-25 | 微小装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11186566A JPH11186566A (ja) | 1999-07-09 |
| JP4032476B2 true JP4032476B2 (ja) | 2008-01-16 |
Family
ID=18450599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35675297A Expired - Fee Related JP4032476B2 (ja) | 1997-12-25 | 1997-12-25 | 微小装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4032476B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5058409B2 (ja) * | 2001-03-12 | 2012-10-24 | 一介 前中 | 集積型マルチセンサ |
| FR2875947B1 (fr) * | 2004-09-30 | 2007-09-07 | Tracit Technologies | Nouvelle structure pour microelectronique et microsysteme et procede de realisation |
| JP5454485B2 (ja) * | 2011-02-09 | 2014-03-26 | 信越半導体株式会社 | 貼り合わせ基板の製造方法 |
| JP5425122B2 (ja) * | 2011-02-21 | 2014-02-26 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
| JP5505367B2 (ja) | 2011-05-11 | 2014-05-28 | 信越半導体株式会社 | 基板の一部に絶縁層を有する貼り合わせ基板の製造方法 |
| WO2016103342A1 (ja) * | 2014-12-24 | 2016-06-30 | 株式会社日立製作所 | 慣性センサおよびその製造方法 |
-
1997
- 1997-12-25 JP JP35675297A patent/JP4032476B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11186566A (ja) | 1999-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7655538B2 (en) | MEMS device and interposer and method for integrating MEMS device and interposer | |
| US8199963B2 (en) | Microphone arrangement and method for production thereof | |
| JP4784641B2 (ja) | 半導体装置およびその製造方法 | |
| US6846724B2 (en) | Method for fabricating a microelectromechanical system (MEMS) device using a pre-patterned bridge | |
| JP4032476B2 (ja) | 微小装置の製造方法 | |
| JP4081868B2 (ja) | 微小装置の製造方法 | |
| JP2000155030A (ja) | 角速度センサの製造方法 | |
| JP4000615B2 (ja) | 微小機械の製造方法 | |
| JP5139673B2 (ja) | 三次元配線及びその製造方法、力学量センサ及びその製造方法 | |
| JPH10163505A (ja) | 半導体慣性センサ及びその製造方法 | |
| JP3290047B2 (ja) | 加速度センサ及びその製造方法 | |
| JPH11220137A (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH10284771A (ja) | 微小装置の製造方法および微小装置 | |
| JP2005039078A (ja) | 薄板基板構造形成用ウエーハ基板、この製造方法およびｍｅｍｓ素子の製造方法 | |
| JP3991419B2 (ja) | 微小装置の製造方法 | |
| JP2001201418A (ja) | 静電容量型半導体圧力センサ及びその製造方法 | |
| JPH0636980A (ja) | 薄膜の製造方法 | |
| KR100578259B1 (ko) | 전자장치및전자장치용막형성방법 | |
| JP2000193548A (ja) | 半導体圧力センサ及びその製造方法 | |
| JP3337110B2 (ja) | 半導体デバイス及びその製造方法 | |
| JP2000150917A (ja) | 半導体力学量センサの製造方法および半導体力学量センサ製造用の半導体ウェハ | |
| KR20000031676A (ko) | 집적 전자 기계 장치의 제조 방법 | |
| JPH0766430A (ja) | 半導体基板の配線構造およびその製造方法 | |
| JPH06216397A (ja) | 加速度センサの製造方法 | |
| JPH06203711A (ja) | 圧力スイッチ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070807 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071015 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |