TWI424546B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI424546B
TWI424546B TW096128588A TW96128588A TWI424546B TW I424546 B TWI424546 B TW I424546B TW 096128588 A TW096128588 A TW 096128588A TW 96128588 A TW96128588 A TW 96128588A TW I424546 B TWI424546 B TW I424546B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
semiconductor
substrate
semiconductor device
laminated
Prior art date
Application number
TW096128588A
Other languages
English (en)
Other versions
TW200810067A (en
Inventor
Murayama Kei
Taguchi Yuichi
Koizumi Naoyuki
Sunohara Masahiro
Shiraishi Akinori
Higashi Mitsutoshi
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200810067A publication Critical patent/TW200810067A/zh
Application granted granted Critical
Publication of TWI424546B publication Critical patent/TWI424546B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Description

半導體裝置及其製造方法
本發明係關於一種半導體裝置，其中半導體元件係安裝於基板中，及一種該半導體裝置之製造方法。
已對安裝半導體元件之結構做出各種提議。舉例而言，已提議其中預定義半導體元件安裝於形成於基板中的凹入部分(或空腔)中的結構。
舉例而言，若安裝用作一類半導體元件的MEMS(微機電系統)元件，則有利的是可能進行封裝小型化或微型裝配且當元件安裝於凹入部分中時元件亦易於密封。
另外，用於安裝半導體元件的基板正從習知陶瓷基板發展為其中便於小型化或微型裝配的半導體(例如，矽)基板。
[專利文獻1]未審查日本專利申請公開案第2000－39371號
然而，能夠習知地易於作為當前半導體基板獲得之矽晶圓具有大約600 μm至800 μm之厚度，且具有難於增加用於安裝半導體元件之凹入部分深度的問題。舉例而言，若製造比能夠習知地獲得之半導體基板更厚的特殊基板，則凹入部分可較深地形成，但製造半導體基板的成本增加。當考慮生產時的生產率時，此為不實際的。
另外，若凹入部分較深地形成，則存在凹入部分之形態(特定言之，平坦度)變化增加且待形成的半導體裝置之良率(或生產率)降級之問題。
另外，在專利文獻1中所揭示的方法(日本未審查專利申請公開案第2000－39371號)藉由層壓半導體基板而形成空腔，但該空腔用於形成壓力偵測元件(或振動膜)。並未詳細地揭示用於在該空腔中安裝半導體元件之方法與結構。
因此，用於解決上述問題之本發明之一般目的，在於新穎地提供一種有用的半導體裝置及該半導體裝置之製造方法。
本發明之更為具體的目的，在於提供一種半導體裝置(其中生產率更佳且半導體元件安裝於基板中)及該半導體裝置的製造方法。
為了解決上述問題，根據本發明之第一態樣，提供一種半導體裝置，其包括：藉由層壓複數個半導體基板而形成之層壓基板，該層壓基板具備形成於其內之凹入部分，及安裝於該凹入部分中的半導體元件。
本發明可提供一種半導體裝置，其中生產率更佳且半導體元件安裝於基板中。
當複數個半導體基板係由矽基板製成，並藉由氧化矽薄膜之接合層而層壓時，層壓基板之結構係穩定的。
此外，可在凹入部分之下表面中，形成穿過經層壓基板之通道栓塞，且安裝半導體元件以連接到通道栓塞。
當形成凹入部分以穿過複數個半導體基板中之至少一者時，可較深地形成凹入部分。
當凹入部分為其中分別形成於複數個半導體基板中的孔連通的結構時，可較深地形成凹入部分。
當複數個半導體基板經層壓(其中複數個基板之晶向不同)以建構層壓基板時，可改良待安裝半導體元件之安裝自由度。
為了解決上述問題，根據本發明之第二態樣，提供一種半導體裝置之製造方法，其包括：藉由層壓複數個半導體基板形成層壓基板之第一步驟，藉由蝕刻該層壓基板而形成凹入部分之第二步驟，及在凹入部分中安裝半導體元件之第三步驟。
根據本發明，其中半導體元件安裝於基板中之半導體裝置可以更佳的生產率製造。
當在第一步驟中使用接合層來層壓複數個半導體基板且在第二步驟中使用接合層作為蝕刻終止層時，易於形成凹入部分。
當由矽基板製造複數個半導體基板且接合層為氧化矽薄膜時，可易於形成層壓基板。
當在第一步驟中複數個半導體基板經層壓(其中複數個基板之晶向不同)時，改良待安裝半導體元件之安裝自由度。
本發明可提供一種半導體裝置(其中生產率更佳且半導體元件安裝於基板中)及該半導體裝置的製造方法。
根據本發明，半導體裝置包括：藉由層壓複數個半導體基板而形成的層壓基板，形成於層壓基板中之凹入部分，及安裝於凹入部分中的半導體元件。
當半導體元件習知地安裝於半導體基板之凹入部分(或空腔)中時，用於收納半導體元件之凹入部分之深度受半導體基板之厚度限制。另外，當凹入部分較深地形成時，將以較高的成本製造特殊半導體基板。
因此，根據本發明之半導體裝置之特徵，在於使用其中層壓有複數個半導體基板之層壓基板形成用於安裝半導體元件之凹入部分。因此，可易於利用一般較便宜的半導體基板(例如，矽晶圓或其類似物)來建構其中凹入部分比習知凹入部分形成得更深的用於安裝半導體元件之基板。因此，可建構其中半導體元件安裝於凹入部分中之具有更佳的生產率的半導體裝置。
當製造半導體裝置時，可能進行蝕刻的深度比習知半導體基板之深度更深且蝕刻量的容限較大，而使得執行蝕刻以在層壓基板中形成凹入部分。
另外，當藉由蝕刻層壓基板而形成凹入部分時，接合表面可用作蝕刻終止層。因此，可易於形成凹入部分且處理精度亦可更佳。舉例而言，當矽基板用作半導體基板時，需要形成包括氧化矽薄膜的薄膜，其用作至半導體基板之接合表面之接合層。接合層可用於層壓矽基板且在形成凹入部分時可用作蝕刻終止層。
之後，參看附圖描述半導體裝置之製造方法的例子與待製造之半導體裝置之結構的例子。
[具體例1]
圖1A至圖1G係說明以根據本發明之具體例1之程序製造半導體裝置之方法，且圖1G亦說明根據本發明之具體例1之半導體裝置之結構。但是，與先前描述相同的部件在隨後的附圖中用相同的元件符號表示且省略其描述。
首先，在圖1A所說明之製程中，例如，層壓(或接合)由矽基板(或矽晶圓)製成之第一半導體基板101及由矽基板(或矽晶圓)製成之第二半導體基板103，以便形成層壓基板。此基板被稱作SOI基板。
另外，當矽晶圓(厚度為600 μm至800 μm)用作第一半導體基板101或第二半導體基板103時，可藉由預先研磨矽晶圓來薄化矽晶圓。在此具體例中，例如，藉由研磨矽晶圓至200 μm至300 μm之厚度，將矽晶圓用作第一半導體基板101，且在不對矽晶圓進行研磨的情況下，將第二半導體基板103按照原狀使用(厚度為600 μm至800 μm)。
可在第一半導體基板101與第二半導體基板103之間(或至接合表面)形成預定義的接合層102以容易地接合基板。在此具體例中，藉由在第一半導體基板101上形成(例如)由氧化矽薄膜製成的接合層102，而容易地層壓第一半導體基板101與第二半導體基板103。舉例而言，可藉由在形成於第一基板101上之接合層102上安裝第二半導體基板103及在大約1100℃之溫度下加熱，而藉由接合層102穩定地層壓第一半導體基板101與第二半導體基板103。
另外，當形成凹入部分時，接合層102可用作層壓基板104之蝕刻終止層(如下文所述)。
之後，在圖1B所說明的製程中，於層壓基板104(或，第二半導體基板103)上形成具有開口105A之抗蝕劑圖案105，例如，使用基於光微影方法之圖案化方法。
之後，在如圖1C所說明之製程中，例如，使用抗蝕劑圖案105作為遮罩，經由乾式蝕刻(諸如，使用電漿之RIE(反應性離子蝕刻))來執行第二半導體基板103之圖案蝕刻，且於第二半導體基板103中形成孔103A。另外，可經由濕式蝕刻來執行上文所述之圖案蝕刻。
由於構造不同於第二半導體基板103的接合層102在上文所述之蝕刻中充當蝕刻終止層，因此在接合層102被暴露的時間點終止蝕刻。
之後，在圖1D所說明的製程中，藉由改變將在乾式蝕刻中所使用之氣體類型(或，改變在濕式蝕刻中所用之蝕刻液體)而蝕刻且移除在孔103A下部暴露的接合層102。此外，如在圖1C所說明之情況中，使用圖1C之抗蝕劑圖案105作為遮罩經由乾式蝕刻來執行第二半導體基板103之圖案蝕刻且形成穿過第一半導體基板101之孔(或通孔)101A。另外，可經由濕式蝕刻來執行圖案蝕刻。
在移除抗蝕劑圖案105之後，於新層壓基板104上(或第二半導體基板103上)形成具有開口106A之抗蝕劑圖案106。之後，使用抗蝕劑圖案106作為遮罩經由乾式蝕刻執行第二半導體基板103之圖案蝕刻且形成其中安裝半導體元件之穿過第二半導體基板103之凹入部分(或孔)103B。另外，可經由濕式蝕刻來執行圖案蝕刻。
由於構造不同於第二半導體基板103的接合層102在如上文所述之蝕刻中充當蝕刻終止層，因此在接合層102被暴露的時間點終止蝕刻。亦即，可易於形成凹入部分103B，其具有幾乎等於第二半導體基板103厚度的深度。
之後，在圖1E所說明的製程中，在層壓基板104之表面(或第一半導體基板101與第二半導體基板103)上形成一絕緣薄膜(例如，熱氧化物薄膜)107。另外，需要剝落接合表面103C的絕緣薄膜，在隨後的製程中用於密封半導體元件之保護層與該接合表面103C接合。
之後，藉由(例如)電鍍方法在通孔101A中形成由導電材料(例如，Cu)製成之通道栓塞108。
之後，在圖1F所說明之製程中，將其上形成有凸塊110之半導體元件109安裝於凹入部分103B中。在此情況下，半導體元件109覆晶連接並安裝在通道栓塞108中，該通道栓塞經形成以在凹入部分103B的下部穿過層壓基板104(或第一半導體基板101)。
此外，根據待安裝之半導體元件109之規格，可藉由執行如圖1G所說明的下一製程在凹入部分103B中密封(或封閉)半導體元件109。舉例而言，MEMS(微機電系統)元件用作一種半導體元件。可在預定義的封閉空間中密封並使用各種MEMS元件。在此情況下，可如下密封半導體元件109。
舉例而言，在圖1G所說明的製程中，平坦形狀覆蓋層111安裝於凹入部分103B上以密封半導體元件109。在此情況下，覆蓋層111與層壓基板104(或第二半導體基板103)接合。另外，當覆蓋層111由玻璃製成時，覆蓋層111可經由陽極結合製程與由矽製成之第二半導體基板103接合。因此，凹入部分103B為封閉空間且半導體元件109密封於該封閉空間中。
因此，可製造其中半導體元件109安裝於層壓部分104之凹入部分103B中之半導體裝置100。
該製造半導體裝置之方法之特徵在於其易於較深地形成用於安裝半導體元件109之凹入部分103B。舉例而言，由於凹入部分103B經形成以穿過第二半導體基板103，因此可形成幾乎等於第二半導體基板103之厚度(600 μm至800 μm)的凹入部分103B之深度。
另外，由於在凹入部分103B經由蝕刻而形成的情況下，用於接合半導體基板之接合層102充當蝕刻終止層，因此可容易地控制凹入部分103B之蝕刻深度。
舉例而言，在此具體例中，藉由向層壓基板104形成複數個凹入部分103B，在其內安裝半導體元件及在隨後的製程中使層壓基板104分區(或切割層壓基板104)而製造複數個半導體裝置100。又，在此情況下，可透過經由使用蝕刻終止層(或接合層102)之蝕刻而形成凹入部分103B來抑制在複數個凹入部分103中之深度變化。
另外，當形成用於安裝半導體元件之凹入部分時，可藉由在待層壓之複數個半導體基板中分別形成孔，且使得該等孔能夠連通來形成更深的凹入部分。亦即，當經由蝕刻形成凹入部分時，在凹入部分穿過第一半導體基板之後暴露的下一半導體基板可額外地受到蝕刻，且重複此等處理(若需要)以形成用於安裝半導體元件之凹入部分。
另外，當如上文所述形成較深的凹入部分時，建構適於安裝複數個半導體元件(例如，經層壓之半導體元件)之結構。之後，將描述半導體裝置之製造方法的例子。
[具體例2]
圖2A至圖2I說明在根據本發明之具體例2之程序中製造半導體裝置之方法，且圖2I亦說明根據本發明之具體例2之半導體裝置之結構。但是，與先前描述相同的部件在隨後的附圖中用相同的元件符號表示，且省略其描述。
首先，在類似具體例1之圖1A所說明之製程的如圖2A所說明之製程中，形成層壓基板204。在此情況下，舉例而言，可藉由層壓由矽基板(或矽晶圓)製成之第一半導體基板201與由矽基板(或矽晶圓)製成之第二半導體基板203而形成層壓基板204。由(例如)氧化矽薄膜製成之接合層202可形成於第一半導體基板201與第二半導體基板203之間(或形成至接合表面)以穩定地接合基板。另外，接合層202可用作下文所述之蝕刻中之終止層。
另外，在此具體例中，可形成第二半導體基板203，其比經由預先研磨製程之第一半導體基板201更厚。
之後，在圖2B所說明的製程中，於層壓基板204(或，第二半導體基板203)上形成具有開口205A之抗蝕劑圖案205，例如，使用基於光微影方法之圖案化方法。
之後，在如圖2C所說明之製程中，使用抗蝕劑圖案205作為遮罩，經由乾式蝕刻執行第二半導體基板203之圖案蝕刻且形成穿過第二半導體基板203之孔203A。可經由濕式蝕刻執行圖案蝕刻。
由於構造不同於第二半導體基板203的接合層202在上文所述之蝕刻中充當蝕刻終止層，因此在接合層202被暴露的時間點終止蝕刻。
之後，在圖2D所說明的製程中，藉由改變在乾式蝕刻中所使用之氣體類型(或改變在濕式蝕刻中所用之蝕刻液體)而蝕刻且移除在孔203A之下部暴露的接合層202。此外，在新層壓基板204(或第二半導體基板203)上形成將在如圖2E說明之蝕刻中使用之具有開口206A之抗蝕劑圖案206。在此情況下，當開口206A之開口面積大於孔203A之開口面積時，可如下文所述形成具有階梯形狀之凹入部分。
在第一半導體基板201中形成將在如圖2F說明之蝕刻中使用的具有開口207A之抗蝕劑圖案207。
之後，在圖2E所說明之製程中，使用抗蝕劑圖案206作為遮罩，經由乾式蝕刻執行第二半導體基板203之圖案蝕刻。由於接合層202在蝕刻第二半導體基板203之製程中充當蝕刻終止層，因此在接合層202被暴露的時間點，第二半導體基板203之蝕刻製程終止。在本文中，穿過第二半導體基板203之孔203A之開口面積增加，其對應於開口206A。
在蝕刻半導體基板203之製程中，執行暴露的第一半導體基板201之圖案蝕刻。在此情況下，第一半導體基板201亦與蝕刻第二半導體基板203一起蝕刻且在第一半導體基板中形成孔201A。需要形成孔201A使得孔201A並不穿過第一半導體基板201。因此，需要預先建構比第二半導體基板203更厚的第一半導體基板201。
由於如上文所述之蝕刻，形成凹入部分208，其中穿過第二半導體基板203之孔203A與形成於第一半導體基板201中之孔201A進行連通。在上文所述之此具體例中，凹入部分208可較深地形成，因為在待層壓之複數個半導體基板上形成凹入部分208。
另外，形成凹入部分208，其中孔203A之開口面積在用作上層之第二半導體基板203中較大，且孔201A之開口面積在用作下層之第一半導體基板201中較小。
之後，在如圖2F所說明之製程中(其之頂部及底部與先前的圖式相反)，使用抗蝕劑圖案207用作遮罩經由乾式蝕刻執行第一半導體基板201之圖案蝕刻且形成穿過第一半導體基板201之孔(或通孔)201B。此外，藉由改變將在蝕刻中使用的氣體類型而蝕刻且移除在孔201B之下部暴露的接合層202。
之後，在圖2G所說明的製程中，在層壓基板204之表面(或第一半導體基板201與第二半導體基板203)上形成一絕緣薄膜(例如，熱氧化物薄膜)209。另外，需要剝落接合表面203C的絕緣薄膜，在隨後的製程中用於密封半導體元件之保護層與該接合表面203C接合。
之後，藉由(例如)電鍍方法在通孔201B中形成由導電材料(例如，Cu)製成之通道栓塞210。
之後，在圖2H所說明之製程中，將其上形成有凸塊212之半導體元件211安裝於凹入部分208中。在此情況下，半導體元件211覆晶連接且安裝在經形成以在凹入部分208的下部穿過層壓基板204(或第一半導體基板201)之通道栓塞210中。不同於半導體元件211之半導體元件213經由凸塊214而連接在其上形成凸塊212之表面上。
在根據本具體例之半導體裝置中，可層壓並安裝複數個半導體元件211與213，因為在複數個半導體基板上較深地形成凹入部分208。
較佳地，若半導體元件213為MEMS元件，則當包括MEMS元件之驅動器的半導體元件211與MEMS元件一起層壓與安裝時，可使半導體裝置小型化。
如在具體例1之情況下，可藉由執行圖2I之下一製程在凹入部分208中密封半導體元件211與213。
舉例而言，在圖2I所說明之製程中，平坦形狀之覆蓋層215安裝於凹入部分208上，以密封半導體元件211與213。在此情況下，覆蓋層215與層壓基板204(或第二半導體基板203)接合。另外，當覆蓋層215由玻璃製成時，覆蓋層215經由陽極結合製程，連接至由矽製成之第二半導體基板203之接合表面203C。因此，凹入部分208為封閉空間且半導體元件211與213密封於該封閉空間中。
因此，可製造半導體裝置200，其中半導體元件211與213層壓並安裝於層壓基板204之凹入部分208中。
該製造半導體裝置之方法的特徵，在於用於安裝半導體元件之凹入部分208可較深地形成，因為凹入部分208形成於半導體基板201與203上。舉例而言，凹入部分208經建構使得穿過第二半導體基板203之孔203A與形成於第一半導體基板201中之孔201A連通。
因此，可在半導體裝置200中安裝(或密封)各種類型之半導體元件。舉例而言，可層壓(或密封)MEMS元件與包括其驅動器之半導體元件。
另外，在上文所述之具體例中，層壓基板可經建構使得建構層壓基板之半導體基板之晶向彼此不同。舉例而言，在具體例2之情況下，第一半導體基板201與第二半導體基板203可經層壓以形成層壓基板204，使得第一半導體基板201與第二半導體基板203之晶向彼此不同。
圖3A為平面圖，其說明與如上文所述之具體例1之圖2相對應之狀態。但是，與先前描述相同的部件在隨後的附圖中用相同的元件符號表示，且省略其描述。另外，在此圖式中，第一半導體基板201與第二半導體基板203經層壓使得第一半導體基板201與第二半導體基板203之晶向彼此相差45度。在此情況下，如在此圖式中所說明，孔203A與孔201A可在不同方向中形成。
另外，圖3B為平面圖，其說明在圖3A之製程之後的製程(或與具體例2之圖2H相對應的狀態)。在此圖式中，半導體元件213可經安裝以相對於半導體元件211傾斜。
亦即，可藉由形成層壓基板，使得待層壓之複數個基板之晶向彼此不同，而對安裝半導體元件之方向進行各種改變，且可藉由改良半導體裝置之設計自由度而在減小的空間中安裝半導體元件。
另外，當如上文所述蝕刻半導體基板時，可使用一使用遮罩之乾式蝕刻與一使用蝕刻液之濕式蝕刻。
圖4為一例子，其中經由各向異性蝕刻形成通道栓塞且在如上文所述之具體例2中之圖2F之製程中製造與半導體裝置200相對應的半導體裝置200A。但是，與先前描述相同的部件在隨後的附圖中用相同的元件符號表示，且省略其描述。
如在圖4中所說明，以錐形形狀形成與如圖2I中說明之通道栓塞210相對應之通道栓塞210A。因此，若需要，可對蝕刻方法或蝕刻圖案進行各種修改或變化。
在半導體裝置100與200中密封的半導體元件為(例如)加速度感應器、溫度感應器、微鏡裝置、光學裝置(諸如光接收裝置及光發射裝置)及其類似物。另外，本發明並不限於此等半導體元件，而是可安裝其他各種半導體元件。
在具體例中描述作為用於建構層壓基板之半導體基板的矽基板的例子。但本發明並不限於矽基板，且例如，可使用SiGe基板或化合物半導體基板或其類似物。
本發明可提供一種半導體裝置(其中生產率更佳且半導體元件安裝於基板中)及該半導體裝置的製造方法。
100．．．半導體裝置
101．．．第一半導體基板
101A．．．通孔
102．．．接合層
103．．．第二半導體基板
103A．．．孔
103B．．．凹入部分
103C．．．接合表面
104．．．層壓基板
105．．．抗蝕劑圖案
105A．．．開口
106．．．抗蝕劑圖案
106A．．．開口
107．．．絕緣薄膜
108．．．通道栓塞
109．．．半導體元件
110．．．凸塊
111．．．覆蓋層
200．．．半導體裝置
200A．．．半導體裝置
201．．．第一半導體基板
201A．．．孔
201B．．．通孔
202．．．接合層
202A．．．接合層
203．．．第二半導體基板
203A．．．孔
203C．．．接合表面
204．．．層壓基板
205．．．抗蝕劑圖案
205A．．．開口
206．．．抗蝕劑圖案
206A．．．開口
207．．．抗蝕劑圖案
207A．．．開口
208．．．凹入部分
209．．．絕緣薄膜
210．．．通道栓塞
210A．．．通道栓塞
211．．．半導體元件
212．．．凸塊
213．．．半導體元件
214．．．凸塊
215．．．覆蓋層
圖1A為說明根據具體例1之半導體裝置之製造方法的(第一)視圖。
圖1B為說明根據具體例1之半導體裝置之製造方法的(第二)視圖。
圖1C為說明根據具體例1之半導體裝置之製造方法的(第三)視圖。
圖1D為說明根據具體例1之半導體裝置之製造方法的(第四)視圖。
圖1E為說明根據具體例1之半導體裝置之製造方法的(第五)視圖。
圖1F為說明根據具體例1之半導體裝置之製造方法的(第六)視圖。
圖1G為說明根據具體例1之半導體裝置之製造方法的(第七)視圖。
圖2A為說明根據具體例2之半導體裝置之製造方法的(第一)視圖。
圖2B為說明根據具體例2之半導體裝置之製造方法的(第二)視圖。
圖2C為說明根據具體例2之半導體裝置之製造方法的(第三)視圖。
圖2D為說明根據具體例2之半導體裝置之製造方法的(第四)視圖。
圖2E為說明根據具體例2之半導體裝置之製造方法的(第五)視圖。
圖2F為說明根據具體例2之半導體裝置之製造方法的(第六)視圖。
圖2G為說明根據具體例2之半導體裝置之製造方法的(第七)視圖。
圖2H為說明根據具體例2之半導體裝置之製造方法的(第八)視圖。
圖2I為說明根據具體例2之半導體裝置之製造方法的(第九)視圖。
圖3A為說明具體例2之經修改的例子的(第一)視圖。
圖3B為說明具體例2之經修改的例子的(第二)視圖。
圖4為說明具體例2之另一經修改的例子的視圖。
100．．．半導體裝置
101．．．第一半導體基板
102．．．接合層
103．．．第二半導體基板
103B．．．凹入部分
103C．．．接合表面
104．．．層壓基板
107．．．絕緣薄膜
108．．．通道栓塞
109．．．半導體元件
110．．．凸塊
111．．．覆蓋層

Claims (8)

  1. 一種半導體裝置，其包含：層壓基板，使由矽基板製成之第一半導體基板與第二半導體基板經由氧化矽薄膜層壓而形成，凹入部分，由不穿過上述第一半導體基板而形成的孔，與穿過上述第二半導體基板的孔連通而成，且具有階梯形狀，半導體元件，安裝於上述凹入部分中，及通道栓塞，形成於不穿過上述第一半導體基板所形成之孔的外側，並穿過上述第二半導體基板之孔的內側部分。
  2. 如申請專利範圍第1項之半導體裝置，其中，上述凹入部分上，設置有用以密封上述半導體元件的覆蓋層，除了接合有上述覆蓋層的接合表面外，在上述層壓基板之表面上形成絕緣薄膜。
  3. 如申請專利範圍第1或2項之半導體裝置，其中，以使上述第一半導體基板與上述第二半導體基板之晶向不同，而對該第一半導體基板與第二半導體基板進行層壓，以建構上述層壓基板。
  4. 一種半導體裝置之製造方法，其包含：第一步驟，使由矽基板製成之第一半導體基板與第二半導體基板，經由氧化矽薄膜層壓而形成一層壓基板；第二步驟，使上述氧化矽薄膜曝露而形成穿過上述第二半導體基板之孔； 第三步驟，移除自穿過上述第二半導體基板之孔曝露的氧化矽薄膜；第四步驟，在上述第二半導體基板上，形成開口面積大於穿過上述第二半導體基板之孔的開口面積之抗蝕劑圖案，並藉由進行蝕刻形成階梯形狀的凹入部分，且該階梯形狀的凹入部分係由穿過上述第二半導體基板之孔、與不穿過上述第一半導體基板而形成之孔所構成；第五步驟，在由上述第四步驟所形成、不穿過上述第一半導體基板而形成的孔之外側，且穿過上述第二半導體基板之孔的內側部分形成通孔；第六步驟，在上述通孔中形成通道栓塞；及第七步驟，在上述凹入部分中安裝半導體元件。
  5. 如申請專利範圍第4項之半導體裝置之製造方法，其中，在上述半導體裝置之上述凹入部分上，設置有用以密封上述半導體元件的覆蓋層，並包含在上述第四步驟與上述第五步驟之間，除了接合有上述覆蓋層的接合表面外，在該層壓基板之表面上形成一絕緣薄膜的步驟。
  6. 如申請專利範圍第4或5項之半導體裝置之製造方法，其中，包含有在上述第七步驟之後，對用以將該半導體元件密於上述凹入部分上之覆蓋層進行陽極結合之步驟。
  7. 如申請專利範圍第4或5項之半導體裝置之製造方 法，其中，在該第一步驟中，以使上述第一半導體基板與上述第二半導體基板之晶向不同，層壓該第一半導體基板與上述第二半導體基板。
  8. 如申請專利範圍第6項之半導體裝置之製造方法，其中，在該第一步驟中，以使上述第一半導體基板與上述第二半導體基板之晶向不同，層壓該第一半導體基板與上述第二半導體基板。
TW096128588A 2006-08-03 2007-08-03 半導體裝置及其製造方法 TWI424546B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006212491A JP5107539B2 (ja) 2006-08-03 2006-08-03 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200810067A TW200810067A (en) 2008-02-16
TWI424546B true TWI424546B (zh) 2014-01-21

Family

ID=38666859

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096128588A TWI424546B (zh) 2006-08-03 2007-08-03 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US7705451B2 (zh)
EP (1) EP1884994B1 (zh)
JP (1) JP5107539B2 (zh)
TW (1) TWI424546B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4955349B2 (ja) * 2006-09-07 2012-06-20 新光電気工業株式会社 半導体装置
US8742557B2 (en) * 2007-06-19 2014-06-03 Honeywell International Inc. Die mounting stress isolator
WO2009110547A1 (ja) * 2008-03-05 2009-09-11 シャープ株式会社 通信システム、通信装置及び通信方法
JP5291979B2 (ja) * 2008-04-24 2013-09-18 株式会社フジクラ 圧力センサ及びその製造方法と、該圧力センサを備えた電子部品
JP5331546B2 (ja) 2008-04-24 2013-10-30 株式会社フジクラ 圧力センサモジュール及び電子部品
EP2339627A1 (en) * 2009-12-24 2011-06-29 Imec Window interposed die packaging
JP5062496B2 (ja) * 2010-03-29 2012-10-31 横河電機株式会社 運転状態解析システムおよび運転状態解析方法
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
DE102012220323A1 (de) * 2012-11-08 2014-05-08 Robert Bosch Gmbh Bauteil und Verfahren zu dessen Herstellung
US10322481B2 (en) * 2014-03-06 2019-06-18 Infineon Technologies Ag Support structure and method of forming a support structure
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
WO2016089831A1 (en) * 2014-12-02 2016-06-09 Invensas Corporation Interposers with circuit modules encapsulated by moldable material in a cavity, and methods of fabrication
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858816A (en) * 1996-12-17 1999-01-12 Shinko Electric Industries Co. Method for producing circuit board, for semiconductor package, having cavity for accommodating semiconductor element
US5883428A (en) * 1995-06-19 1999-03-16 Kyocera Corporation Package for housing a semiconductor element
EP1157967A2 (en) * 2000-05-22 2001-11-28 Lucent Technologies Inc. Packaging micromechanical devices
US6528875B1 (en) * 2001-04-20 2003-03-04 Amkor Technology, Inc. Vacuum sealed package for semiconductor chip
US7061102B2 (en) * 2001-06-11 2006-06-13 Xilinx, Inc. High performance flipchip package that incorporates heat removal with minimal thermal mismatch

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775245B2 (ja) * 1990-11-16 1995-08-09 信越半導体株式会社 誘電体分離基板及びその製造方法
JP3994531B2 (ja) 1998-07-21 2007-10-24 株式会社デンソー 半導体圧力センサの製造方法
DE10047213A1 (de) * 2000-09-23 2002-04-11 Philips Corp Intellectual Pty Elektrisches oder elektronisches Bauteil und Verfahren zum Herstellen desselben
JP4273663B2 (ja) * 2001-01-11 2009-06-03 株式会社デンソー 半導体圧力センサの製造方法
US7701022B2 (en) * 2002-05-01 2010-04-20 Rohm Co., Ltd. Semiconductor device and method of producing the same
JP2003347522A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体装置およびその製造方法
US7153757B2 (en) * 2002-08-29 2006-12-26 Analog Devices, Inc. Method for direct bonding two silicon wafers for minimising interfacial oxide and stresses at the bond interface, and an SOI structure
JP2004281830A (ja) * 2003-03-17 2004-10-07 Shinko Electric Ind Co Ltd 半導体装置用基板及び基板の製造方法及び半導体装置
DE102004005668B4 (de) * 2004-02-05 2021-09-16 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
WO2005104228A1 (en) * 2004-04-22 2005-11-03 Matsushita Electric Works, Ltd. Sensor device, sensor system and methods for manufacturing them
JP2006100406A (ja) * 2004-09-28 2006-04-13 Toshiba Ceramics Co Ltd Ｓｏｉウェーハの製造方法
US7098070B2 (en) * 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
JP4979213B2 (ja) * 2005-08-31 2012-07-18 オンセミコンダクター・トレーディング・リミテッド 回路基板、回路基板の製造方法および回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883428A (en) * 1995-06-19 1999-03-16 Kyocera Corporation Package for housing a semiconductor element
US5858816A (en) * 1996-12-17 1999-01-12 Shinko Electric Industries Co. Method for producing circuit board, for semiconductor package, having cavity for accommodating semiconductor element
EP1157967A2 (en) * 2000-05-22 2001-11-28 Lucent Technologies Inc. Packaging micromechanical devices
US6528875B1 (en) * 2001-04-20 2003-03-04 Amkor Technology, Inc. Vacuum sealed package for semiconductor chip
US7061102B2 (en) * 2001-06-11 2006-06-13 Xilinx, Inc. High performance flipchip package that incorporates heat removal with minimal thermal mismatch

Also Published As

Publication number Publication date
US7705451B2 (en) 2010-04-27
EP1884994A2 (en) 2008-02-06
JP5107539B2 (ja) 2012-12-26
EP1884994A3 (en) 2010-08-04
JP2008041837A (ja) 2008-02-21
US20080029852A1 (en) 2008-02-07
EP1884994B1 (en) 2018-10-10
TW200810067A (en) 2008-02-16

Similar Documents

Publication Publication Date Title
TWI424546B (zh) 半導體裝置及其製造方法
US9981841B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
US7557441B2 (en) Package of MEMS device and method for fabricating the same
KR100833508B1 (ko) 멤즈 패키지 및 그 방법
KR100907514B1 (ko) 센서 장치, 센서 시스템 및 그것의 제조 방법
US9850125B2 (en) MEMS integrated pressure sensor devices having isotropic cavitites and methods of forming same
TWI511190B (zh) 製造及封裝微電機系統之晶圓級結構及方法
US9085455B2 (en) MEMS devices and methods for forming same
TWI665434B (zh) 微機械壓力感測器裝置及相關製造方法（二）
JP2014523815A (ja) 環境に曝露される部分を備える封止型ｍｅｍｓデバイスのための工程
US20070290308A1 (en) Package of MEMS device and method for fabricating the same
KR20030077754A (ko) 마이크로 관성센서 및 그 제조 방법
JP5968483B2 (ja) ビアコンタクトを備える構成素子およびその製造方法
JP5040021B2 (ja) 気密パッケージ及び気密パッケージの製造方法
JP4539155B2 (ja) センサシステムの製造方法
US8525316B2 (en) Eutectic flow containment in a semiconductor fabrication process
JP2006186357A (ja) センサ装置及びその製造方法
US7531424B1 (en) Vacuum wafer-level packaging for SOI-MEMS devices
JP2006201158A (ja) センサ装置
JP2008221456A (ja) フリップチップｕｓｐウェハに関するダイシング技術
US20210061652A1 (en) Fabrication method for a mems device
JP2005224925A (ja) マイクロパッケージ、及びその製造方法
CN113526454A (zh) 一种mems封装结构及其制作方法
JP2006133236A (ja) センサシステム
JP2006126213A (ja) センサシステム