JP2005224925A - マイクロパッケージ、及びその製造方法 - Google Patents
マイクロパッケージ、及びその製造方法 Download PDFInfo
- Publication number
- JP2005224925A JP2005224925A JP2004038701A JP2004038701A JP2005224925A JP 2005224925 A JP2005224925 A JP 2005224925A JP 2004038701 A JP2004038701 A JP 2004038701A JP 2004038701 A JP2004038701 A JP 2004038701A JP 2005224925 A JP2005224925 A JP 2005224925A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cover
- micro
- micromechanical
- micropackage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
【課題】 簡易な構成で、パッケージ化の制約が少なく、マイクロメカニカルデバイスの作製時においてもパッケージングが可能であるマイクロパッケージ、及びその製造方法を提供すること。
【解決手段】 マイクロパッケージ10を、マイクロメカニカルデバイス12が形成されたデバイス基板14に、マイクロメカニカルデバイス12を覆うように、シリコン材料からなるカバー基板16をデバイス基板14に樹脂層18を介して接合されせた構成とする。そして、例えば、このマイクロパッケージ10を実装基板20に実装し、配線22により、実装基板20の配線(図示せず)とマイクロメカニカルデバイス12とが電気的に接続させる。
【選択図】 図1
【解決手段】 マイクロパッケージ10を、マイクロメカニカルデバイス12が形成されたデバイス基板14に、マイクロメカニカルデバイス12を覆うように、シリコン材料からなるカバー基板16をデバイス基板14に樹脂層18を介して接合されせた構成とする。そして、例えば、このマイクロパッケージ10を実装基板20に実装し、配線22により、実装基板20の配線(図示せず)とマイクロメカニカルデバイス12とが電気的に接続させる。
【選択図】 図1
Description
本発明は、マイクロギア、マイクロセンサ、マイクロミラー、マイクロモータ、マイクロジャイロなどのマイクロメカニカルデバイスをパッケージしたマイクロパッケージ、及びその製造方法に関する。
近年、例えば、ギア、センサ、ミラー、モータ、ジャイロなどを、極力小型化・堅牢化することが求められているため、例えば、シリコンウェハをMEMS(Micro Electro Mechanical Systems)技術により加工して作製するマイクロメカニカルデバイスが提案されている。
マイクロメカニカルデバイス は構造が小型であり、集積回路の製造のために開発されてきた光学的リソグラフィ、ドーピング、金属スパッタリング、酸化物堆積、及びプラズマエッチング等の技術を用いてシリコンウエハ上へ作製されるのが一般的である。そして、作製されたマイクロメカニカルデバイスは、アセンブリ(実装)時にダメージを受けてしまうことが多いので、通常、パッケージングされてアセンブリされる。
このようなマイクロメカニカルデバイスのパッケージ構造としては、例えば、特開2002−043449に、3枚のSi基板を利用してパッケージングすることが提案されている。
しかしながら、上記提案では、3枚のSi基板を利用しているため、構造が複雑である上に、パッケージ化し難いといった問題がある。また、パッケージ化は、マイクロメカニカルデバイスを完成させた後に行わなければならないといった制約があるため、例えば、シリコンウエハのダイシング(個片化)などの製造工程中に、マイクロメカニカルデバイスにダメージが与えられれてしまうといった問題も生じる。
従って、本発明の目的は、簡易な構成で、パッケージ化の制約が少なく、マイクロメカニカルデバイスの作製時においてもパッケージングが可能であるマイクロパッケージ、及びその製造方法を提供することである。
上記課題は、以下の手段により解決される。即ち、
本発明のマイクロパッケージは、
マイクロメカニカルデバイスが設けられたデバイス基板と、
前記マイクロメカニカルデバイスを覆うように前記デバイス基板と直接接合されると共に、シリコン材料で構成されたカバー基板と、
を備えることを特徴としている。
本発明のマイクロパッケージは、
マイクロメカニカルデバイスが設けられたデバイス基板と、
前記マイクロメカニカルデバイスを覆うように前記デバイス基板と直接接合されると共に、シリコン材料で構成されたカバー基板と、
を備えることを特徴としている。
上記構成では、シリコン材料で構成されたカバー基板がデバイス基板とマイクロメカニカルデバイスを覆って接合されているので、簡易な構成でマイクロメカニカルデバイスがカバー基板により保護される。このため、パッケージ化の制約が少なく、マイクロメカニカルデバイスの作製時においても、カバー基板をデバイス基板と接合することが可能あり、例えば、ダイシングの際に生じるマイクロメカニカルデバイスへのダメージを防止することができる。また、デバイス基板は、シリコンで構成されているので、カバー基板と接合しても熱膨張差に起因するズレが生じにくい。
本発明のマイクロパッケージにおいては、前記カバー基板は、シリコン単結晶基板にエッチング処理を施した三次元構造体、エッチング処理が施されていない未エッチング処理のシリコン単結晶基板、或いはガラス基板で構成することができる。
上記構成では、例えば、カバー基板が三次元構造体の場合、エッチング処理により例えば中空構造とし、その中空部にマイクロメカニカルデバイスを位置させてカバーすることができる。また、カバー基板が未エッチング処理のシリコン単結晶基板や、ガラス基板の場合でも、例えば、デバイス基板とカバー基板との接合部を樹脂層で構成し、当該樹脂層をマイクロメカニカルデバイスの高さよりも厚膜にすることでマイクロメカニカルデバイスの配置空間を確保しつつカバーすることができる。
本発明のマイクロパッケージおいて、前記デバイス基板と、前記カバー基板とは、樹脂層を介して静電接合されていることが好適である。
上記構成では、樹脂層を介して静電接合によりデバイス基板とカバー基板とを接合することで、マイクロメカニカルデバイスにダメージを与えることなく強固に接合される。
本発明のマイクロパッケージにおいて、前記静電接合は、非電圧印加で行われることが好適である。
上記構成では、デバイス基板及びカバー基板との間に電圧を印加することなく、静電接合を行うことで、マイクロメカニカルデバイスに電気的なダメージを与えることなく強固に接合可能である。
本発明のマイクロパッケージおいて、前記静電接合は、基板レベルで行われることが好適である。
上記構成では、デバイス基板とカバー基板を基板レベル(即ちウエハレベル)で接合することで、複数のデバイスチップを同時にカバー基板を設けられる。その結果、デバイスの作製が容易になるので生産性が向上する。
一方、本発明のマイクロパッケージの製造方法は、
デバイス基板上に複数のマイクロメカニカルデバイスを形成する工程と、
前記複数のマイクロメカニカルデバイスを各々覆うように、シリコン材料で構成されたカバー基板を前記デバイス基板と直接接合する工程と、
前記デバイス基板と、前記カバー基板との接合後に、前記各マイクロメカニカルデバイス毎に前記デバイス基板を個片化する工程と、
を有することを特徴としている。
デバイス基板上に複数のマイクロメカニカルデバイスを形成する工程と、
前記複数のマイクロメカニカルデバイスを各々覆うように、シリコン材料で構成されたカバー基板を前記デバイス基板と直接接合する工程と、
前記デバイス基板と、前記カバー基板との接合後に、前記各マイクロメカニカルデバイス毎に前記デバイス基板を個片化する工程と、
を有することを特徴としている。
上記構成により、上述のように、カバー基板をデバイス基板と簡易に接合して、マイクロメカニカルデバイスを保護した後、ダイシングの際に生じるマイクロメカニカルデバイスへのダメージを防止することができる。
本発明のマイクロパッケージ、及びその製造方法によれば、簡易な構成で、パッケージ化の制約が少なく、マイクロメカニカルデバイスの作製時においてもパッケージングが可能である、といった効果を奏する。
以下、本発明について、図面を参照しつつ詳細に説明する。なお、実質的に同一の機能を有する部材には、全図面通して同じ符合を付与して説明する。
図1は、本発明の実施形態に係るマイクロパッケージを示す概略構成図である。
本実施形態に係るマイクロパッケージ10は、マイクロメカニカルデバイス12が形成されたデバイス基板14に、マイクロメカニカルデバイス12を覆うように、カバー基板16とデバイス基板14とが樹脂層18を介して直接接合されている。そして、このマイクロパッケージ10が実装基板20に実装され、配線22により、実装基板20の配線(図示せず)とマイクロメカニカルデバイス12の電極パッド(図示せず)とが電気的に接続されている。
カバー基板16は、シリコン単結晶基板にウエットエッチング或いはドライエッチングなどの公知の半導体プロセスのエッチング処理を施して、例えば、板状部16aと、板状部16aの縁周部から板状部16aの厚み方向に突出した突出部16bと、からなる中空構造の三次元構造体で構成されている。このカバー基板16は、突出部16bにおいて樹脂層18を介してデバイス基板14と接合されている。このため、カバー基板16における突出部16bの高さは、マイクロメカニカルデバイス12の配置空間を確保させるため、当該マイクロメカニカルデバイスの高さよりも高く設定されている。
マイクロメカニカルデバイス12は、マイクロギア、マイクロセンサ、マイクロミラー、マイクロモータ、マイクロジャイロなど、デバイス基板14としてのシリコン基板(シリコンウエハ)をMEMS(Micro Electro Mechanical Systems)技術により加工して作製されるものである。
デバイス基板14は、上述のようにマイクロメカニカルデバイス12を加工形成するために、シリコン単結晶基板から構成される。一方、実装基板20は、各素子が実装されると共にこれらの各素子を電気的に連結するための配線層が設けられたマザーボードなどで構成される。
樹脂層18は、デバイス基板14とカバー基板16とを静電接合させるための接合部としての機能を果たす。
樹脂層18の構成材料としては、ポリイミド樹脂、ポリアミド樹脂、エポキシ樹脂(例えばSU−8:MicroChem社製)、ポリジメチルシロキサン(PDMS)樹脂などの熱可塑性樹脂や、熱硬化性樹脂などが挙げられるが、効果的にデバイス基板14とカバー基板16とを強固に接合できる観点から、ポリイミド樹脂が好ましい。
なお、本実施形態では、カバー基板16として、シリコン単結晶基板をエッチング処理を施した三次元構造体を用いた形態を説明したが、これに限られず、例えば、図2に示すように、カバー基板として、エッチング処理を施さない板状のシリコン単結晶基板や、ガラス基板を用いる形態でもよい。この形態の場合、カバー基板16とデバイス基板14とを接合部を構成する樹脂層18の厚みを、マイクロメカニカルデバイス12の高さよりも高くして、マイクロメカニカルデバイス12の配置空間を確保する。
以下、本実施形態に係るマイクロパッケージの製造方法について説明する。図3は、本発明の実施形態に係るマイクロパッケージの製造方法について説明する。
まず、図3(A)に示すように、公知のMEMSに従って、複数のマイクロメカニカルデバイス12が形成されたシリコンウエハ24(デバイス基板14)を準備し、カバー基板16との接合部に、樹脂層18を形成する。
次に、図3(B)に示すように、各マイクロメカニカルデバイス12毎に、当該デバイスを覆うようにカバー基板16をシリコンウエハ24上に樹脂層18を介して配置する。
次に、図3(C)に示すように、シリコンウエハ24とカバー基板16とを、樹脂層を介して基板レベルで静電接合(陽極接合)を行う。この静電接合は、特開2001−129799に記載の基板の接合方法に従って順次行われる。この基板の接合方法に従えば、低温でマイクロメカニカルデバイス12に熱的ダメージを与えることなく、シリコンウエハ24(デバイス基板14)とカバー基板16とを樹脂層18により強固に接合させることができる。また、この静電接合は、電圧を印加しないで行われてもよく、例えば、圧力と熱だけを与えることによって接合が可能である。この非電圧印加の静電接合で接合を行うことで、マイクロメカニカルデバイス12に電気的なダメージを与えることなく、シリコンウエハ24(デバイス基板14)とカバー基板16とを樹脂層18により強固に接合させることができる。
そして、図3(D)に示すように、シリコンウエハ24を、マイクロメカニカルデバイス12毎にダイシングして個片化する。図中、26はダイシングラインを示す。
このようにして、マイクロパッケージ10が得られる。最後に、図示しないが、得られたマイクロパッケージ10を実装基板20に実装して、配線接続を行う。
以上、説明した本実施形態に係るマイクロパッケージは、マイクロメカニカルデバイスを覆って、カバー基板がデバイス基板と樹脂層18を介して直接接合されているので、簡易な構成でマイクロメカニカルデバイス12がカバー基板16により保護されている。このため、パッケージ化の制約が少なく、マイクロメカニカルデバイス12の作製時においても、カバー基板16をデバイス基板14と接合することが可能ある。
特に、本実施形態では、複数のマイクロメカニカルデバイス12が形成された個片化前のシリコンウエハ24の段階で、カバー基板16を設けているので、ダイシングの際に生じるマイクロメカニカルデバイスへのダメージを防止することができる。無論、実装基板20への実装の際に生じるマイクロメカニカルデバイスへのダメージを防止することができる。
また、カバー基板16はシリコン材料で構成されているため、同様にシリコン材料で構成されたデバイス基板14は、接合後に熱膨張差に起因するズレが生じ難くなっている。
以上、実施形態を挙げて本発明の実施の形態を説明したが、これらの実施形態は一例であり、要旨を逸脱しない範囲内で種々変更して実施できる。また、本発明の権利範囲が上記実施形態に限定されないことは言うまでもない。
10 マイクロパッケージ
12 マイクロメカニカルデバイス
14 デバイス基板
14 樹脂層
16 カバー基板
18 樹脂層
20 実装基板
12 マイクロメカニカルデバイス
14 デバイス基板
14 樹脂層
16 カバー基板
18 樹脂層
20 実装基板
Claims (8)
- マイクロメカニカルデバイスが設けられたデバイス基板と、
前記マイクロメカニカルデバイスを覆うように前記デバイス基板と直接接合されると共に、シリコン材料で構成されたカバー基板と、
を備えることを特徴とするマイクロパッケージ。 - 前記カバー基板は、シリコン単結晶基板にエッチング処理を施した三次元構造体で構成されていることを特徴とする請求項1に記載のマイクロパッケージ。
- 前記カバー基板は、未エッチング処理のシリコン単結晶基板で構成されていることを特徴とする請求項1に記載のマイクロパッケージ。
- 前記カバー基板は、ガラス基板で構成されていることを特徴とする請求項1に記載のマイクロパッケージ。
- 前記デバイス基板と、前記カバー基板とは、樹脂層を介して静電接合されていることを特徴とする請求項1に記載のマイクロパッケージ。
- 前記静電接合は、基板レベルで行われることを特徴とする請求項5に記載のマイクロパッケージ。
- 前記静電接合は、非電圧印加で行われることを特徴とする請求項5に記載のマイクロパッケージ。
- デバイス基板上に複数のマイクロメカニカルデバイスを形成する工程と、
前記複数のマイクロメカニカルデバイスを各々覆うように、シリコン材料で構成されたカバー基板を前記デバイス基板と直接接合する工程と、
前記デバイス基板と、前記カバー基板との接合後に、前記各マイクロメカニカルデバイス毎に前記デバイス基板を個片化する工程と、
を有することを特徴とするマイクロパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004038701A JP2005224925A (ja) | 2004-02-16 | 2004-02-16 | マイクロパッケージ、及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004038701A JP2005224925A (ja) | 2004-02-16 | 2004-02-16 | マイクロパッケージ、及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005224925A true JP2005224925A (ja) | 2005-08-25 |
Family
ID=35000027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004038701A Pending JP2005224925A (ja) | 2004-02-16 | 2004-02-16 | マイクロパッケージ、及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005224925A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270490A (ja) * | 2007-04-19 | 2008-11-06 | Fuji Electric Device Technology Co Ltd | 絶縁トランスおよび電力変換装置 |
CN101239697B (zh) * | 2007-02-06 | 2013-02-13 | 万长风 | 垂直集成微电子机械结构、实现方法及其系统 |
JP2015177125A (ja) * | 2014-03-17 | 2015-10-05 | 新光電気工業株式会社 | キャップ及びその製造方法、半導体装置及びその製造方法 |
-
2004
- 2004-02-16 JP JP2004038701A patent/JP2005224925A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101239697B (zh) * | 2007-02-06 | 2013-02-13 | 万长风 | 垂直集成微电子机械结构、实现方法及其系统 |
JP2008270490A (ja) * | 2007-04-19 | 2008-11-06 | Fuji Electric Device Technology Co Ltd | 絶縁トランスおよび電力変換装置 |
US8269594B2 (en) | 2007-04-19 | 2012-09-18 | Fuji Electric Co., Ltd. | Insulated transformers, and power converting device |
JP2015177125A (ja) * | 2014-03-17 | 2015-10-05 | 新光電気工業株式会社 | キャップ及びその製造方法、半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100907514B1 (ko) | 센서 장치, 센서 시스템 및 그것의 제조 방법 | |
JP4485790B2 (ja) | 微小電気機械部品を製造するためのプロセス | |
JP5177015B2 (ja) | パッケージドデバイスおよびパッケージドデバイス製造方法 | |
EP1884994B1 (en) | Semiconductor device and method of manufacturing the same | |
US20150375995A1 (en) | MEMS Fabrication Process with Two Cavities Operating at Different Pressures | |
US9446940B2 (en) | Stress isolation for MEMS device | |
US8685776B2 (en) | Wafer level packaged MEMS device | |
JP2008132587A (ja) | ウェハレベル真空パッケージデバイスの製造方法 | |
KR101048085B1 (ko) | 기능성 소자 패키지 및 그 제조 방법 | |
JP2006247833A (ja) | Mems素子パッケージ及びその製造方法 | |
TWI634069B (zh) | 混合整合構件及其製造方法 | |
JP2010153406A (ja) | 半導体装置およびその製造方法 | |
US9372202B2 (en) | Packaged device | |
US11267697B2 (en) | Use of an uncoupling structure for assembling a component having a casing | |
JP2016215366A (ja) | 熱的に絶縁される微小電気機械システム(mems)デバイスのモノリシック製作 | |
US20080142913A1 (en) | Z offset mems devices and methods | |
JP2008207306A (ja) | パッケージングされたマイクロ可動素子の製造方法およびパッケージングされたマイクロ可動素子 | |
JP2009064954A (ja) | 半導体装置およびその製造方法 | |
JP5684233B2 (ja) | シリコン配線埋込ガラス基板及びその製造方法 | |
JP2005224925A (ja) | マイクロパッケージ、及びその製造方法 | |
US7531424B1 (en) | Vacuum wafer-level packaging for SOI-MEMS devices | |
JP5343678B2 (ja) | 半導体装置およびその製造方法 | |
JP2007222957A (ja) | Memsデバイスの製造方法 | |
JP2010139313A (ja) | センサ装置の製造方法 | |
US11981560B2 (en) | Stress-isolated MEMS device comprising substrate having cavity and method of manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
A977 | Report on retrieval |
Effective date: 20091022 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20091104 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20100302 Free format text: JAPANESE INTERMEDIATE CODE: A02 |