JP2008221456A - フリップチップuspウェハに関するダイシング技術 - Google Patents

フリップチップuspウェハに関するダイシング技術 Download PDF

Info

Publication number
JP2008221456A
JP2008221456A JP2007326919A JP2007326919A JP2008221456A JP 2008221456 A JP2008221456 A JP 2008221456A JP 2007326919 A JP2007326919 A JP 2007326919A JP 2007326919 A JP2007326919 A JP 2007326919A JP 2008221456 A JP2008221456 A JP 2008221456A
Authority
JP
Japan
Prior art keywords
wafer
mems sensor
subassembly
mems
joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007326919A
Other languages
English (en)
Other versions
JP2008221456A5 (ja
Inventor
Jon B Dcamp
ジョン・ビー・ドキャンプ
Harlan L Curtis
ハーラン・エル・カーティス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of JP2008221456A publication Critical patent/JP2008221456A/ja
Publication of JP2008221456A5 publication Critical patent/JP2008221456A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865Multistep processes for the separation of wafers into individual elements
    • B81C1/00873Multistep processes for the separation of wafers into individual elements characterised by special arrangements of the devices, allowing an easier separation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0118Bonding a wafer on the substrate, i.e. where the cap consists of another wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)
  • Dicing (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】製造コストを低減した密封MENSセンサの製造方法を提供する。
【解決手段】個々のダイに複数のMENS機構42を有する第1のウエハ12と、個々のダイにセンスプレート45を有する第2のウエハ15を製造する。第1のウエハ12のトレース24と第2のウエハ15のコンタクト21とを陽極ボンディングあるいはシリコン溶融ボンディングで接合することで、第1のウエハ12の各ダイを第2のウエハ15の各ダイに対して個々に密封する。その後第2のウエハ15の第1のひき目33と第2のひき目36を切断しインタスペース材料18を除去する。最後に第1ウエハ12の第3のひき目で個々のダイにダイシングする。
【選択図】図1

Description

微小電子機械システム(MEMS)センサは、シリコンウェハ上に複数製造され、次いで、ウェハソーの使用によって個々のチップに切断される。切断は、半導体製造において最終ステップである。ウェハソーは、ダイヤモンドを埋め込んだ丸鋸を使用し、パターニングされたウェハを個々の半導体チップに切断する。ソーは、数値制御を使用し、ウェハにわたって、チップを画定する正確なラインを切断する。ウェハソーは、選択された深さで真っ直ぐなラインしか切断できない。ウェハソーは、ウェハの途中で止まるのではなく、ウェハを完全に横断する。
MEMSセンサの製造は、複数の個々のユニットにウェハをビルドアップすることによって達成され、次いで、空間にプレスされたドームインサートを備えたユニットを密封して完了する。各ユニットのシーリングは、ロボットアームおよび種々のプレスの明確な運動によって個々のドームの配置を要求する。各運動は、コストおよび失敗の非ゼロの可能性を調整する。
製造コストを維持するための少数のロボット運動で複数のチップを密封する手段が、この技術分野で必要とされる。
少なくとも1つの第1のMEMSセンサ及び少なくとも1つの第2のMEMSセンサを包含する混合ウェハと、方法は第1のウェハを含む。第1のウェハは、少なくとも1つの第1のMEMSセンサの第1のサブアセンブリと、少なくとも1つの第2のMEMSセンサの第1のサブアセンブリとを包含する。第2のウェハは、少なくとも1つの第1のMEMSセンサの第2のサブアセンブリと、少なくとも1つの第2のMEMSセンサの第2のサブアセンブリと、溶融マトリックスとを包含する。溶融マトリックスは、少なくとも1つの第1のMEMSセンサの第1のアセンブリの各々と、少なくとも1つのMEMSセンサの各々を形成する少なくとも1つのMEMSセンサの第2のアセンブリの各々とをカプセル化するように構成された第1のジョイントを含む。第2のジョイントは、少なくとも1つの第2のMEMSの第1のサブアセンブリの各々と、少なくとも1つの第2のMEMSセンサの各々を形成する少なくとも1つの第2のMEMSの第2のサブアセンブリの各々とをカプセル化するように構成される。
方法は、個々のドームを除去し、各MEMSセンサに関するサイトの間に犠牲にできる材料を備えたモノリシックの第2のウェハを置き換える。第2のウェハは、混合ウェハを形成するように溶融マトリックスによって第1のウェハに溶融される。溶融マトリックスは、明確に密封されたシリコンチップを形成する第1のウェハに第2のウェハを溶融するように構成される。溶融は、任意では実質的に真空で実行されてもよく、真空または真空に近い状態で作動するようにMEMSセンサダイを包含するように密封されたチップを生ぜしめる。別の方法では、溶融は選択されたガス雰囲気を生じさせ、その結果、MEMSセンサダイはガスが満たされたチップにおいて作動する。
ウェハからチップを個別化することは、一連の少なくとも3つの切断によって達成されうる。かかる3つの切断は、既存のウェハソーで全て容易に達成することができ、それによって、製造方法の変更に関する多大な資本コストを軽減することができる。第1及び第2の切断は、第2のウェハを横断するのに十分な深さで行うことにより、犠牲材料を除去することができる。かかる材料の除去により、第2のウェハの下に横たわるトレースが露出し、密封されたチップ内でMEMSセンサに電気的に接続させることができる。ある実施形態では、コンタクトは更に、第2のウェハに添えられたMEMSセンサダイに電気的な接続をも提供する。第3の切断は、溶融ウェハを明確なチップに分離する。
上述の課題を解決するための手段から明らかなように、結果として生じたチップは、チップを密封するためにドームの個々の配置をすることなく形成され、それによって、製造コストが低減する。
図1を参照すると、混合ウェハ10が第1のウェハ12および第2のウェハ15によって形成されている。第1のウェハ12は、少なくとも2つのMEMSセンサを含むように構成され、第2のサブアセンブリ13は、トレース24およびMEMS機構42を備える。第2のウェハ15は、少なくとも2つのMEMSセンサを含むように構成され、第2のサブアセンブリ16は、コンタクト21および少なくとも一つのコンタクト21と電気的に接続するセンスプレート45を備える。
MEMSセンサの第2のサブアセンブリ16を各々包含する個々のチップに第2のウェハ15を分割するために、まずインタースペース材料18を除去する。実施形態によれば、第1のひき目33および第2のひき目36は、インタースペース材料18を画定するように配置される。2つのひき目が切断されたならば、インタースペース材料18は分離される。インタースペース材料18の容易な分離を可能にするために、第2のウェハ15の全体で第1のひき目33および第2のひき目36との間において、チャネル27がエッチングされる。別の実施形態では、ウェハソーの単一のパスでインタースペース材料18を完全に除去するのに十分広くなるように、単一の第1のひき目33が、構成される。かかる実施形態では、第1のひき目33の深さは、トレース24に損傷を与えることなく、インタースペース材料だけを除去することを確実にするように選択される。
ここで記載する実施形態は、少なくとも2つのMEMSセンサ14(図2および3)を、少なくとも2つのMEMSセンサの第1のサブアセンブリ13と、少なくとも2つのMEMSセンサの第2のサブアセンブリ16に分割する。例えば、MEMS機構42を含むように第2のMEMSセンサのサブアセンブリ16を形成し、一方、第1のMEMSセンサのサブアセンブリ14はセンスプレート45を含む。第2のMEMSセンササブアセンブリ16に対向する第1のMEMSセンササブアセンブリ13に包接する特定のコンポーネントの選択は、混合ウェハ10およびそれによって達成される利益として、阿線釣りの容易さによって指示される。
混合ウェハ10の実施形態では、第1のウェハ12は、少なくとも2つのMEMSセンサの第1のサブアセンブリ13を含むように製造される。MEMSセンサの第1のサブアセンブリは、MEMS機構42に電気的に接続される少なくとも1つのトレース24を含む。少なくとも1つのトレース24は、MEMS機構42に接続され、第1のウェハ12の表面に(無傷で示されている)第3のひき目に向かってMEMS機構42から離れるように延びるように容易に構成される。
第2のウェハ15は、少なくとも1つの第2のMEMSセンササブアセンブリ16を含むように構成され、該第2のMEMSセンササブアセンブリ16は、少なくとも1つのコンタクト21と電気的に接続するセンスプレート45を含む。この実施形態では、コンタクト21は、ボールグリッドアレイの部材として描かれる。
ある実施形態では、ボールグリッドアレイは、表面マウントコンタクトセットとして選択される。一般的に、ボールグリッドアレイコンタクトは、トレース24のような第1及び第2の伝導トレースの間のはんだのビーズである。これらのジョイントのアレイは、シリコン基板上にチップを取り付けるのに用いられる。この実施形態では、ボールグリッドアレイコンタクトは、コンタクト21が、トレース24に従うように接触する際に容易に変形するときに、使用するのが好ましい。
図2を参照すると、第2のウェハ15が、第1のウェハ12と溶融接触するように持ってこられるときに、混合ウェハ10は形成される。特に、コンタクト21は、トレース24に従うように溶融接触する際に変形し、トレース24とセンスプレート45との間に電気的な連続性を容易に提供する。従って、溶融シリコンまたはシリコンコンパウンドは、第1のウェハ12と第2のウェハ15との間にジョイント22を形成するだけでなく、封止カプセル化されたコンタクト21をも形成する。それにより、ジョイント22は、MEMSセンサ14の各々を取り囲む。残ったコンポーネントである、第1のウェハ12,MEMSセンサの第1のサブアセンブリ13、トレース24、MEMS機構42、第2のウェハ15、MEMSセンサの第2のサブアセンブリ16およびセンスプレート45,第1のひき目33および第2のひき目36、並びに、インタースペース材料18は、一般的には、図1に描かれたように残る。
図3を参照すると、第1のひき目33(図1、2)および第2のひき目36(図1、2)での切断により、インタースペース材料18が第2のウェハ15(図1、2)から分離され、それを個々のドーム15a,15b,15c,15dおよび15eに分割する。MEMSセンサ14は、ジョイント22によって包含されるMEMS機構42およびセンスプレート45を含む。インタースペース材料18(図1、2)の除去は、トレースを露出させ、トレース24に電気的に接続されたジョイント22によって気密密封されたMEMSセンサ14の間に電気的な連続を可能にする。第三のひき目での第1のウェハ12の更なる個別化は、直線ソーイングによって達成されうる。個別化の結果、第1のウェハ12および個別化されたドーム15a,15b,15c,15dおよび15eは、露出されたトレース24を備えた個々の密封されたMEMSチップとなる。
図4に示したように、MEMSチップを製造するための方法50は、ブロック51で第1のウェハを製造することを含む。第1のウェハの製造は、同一のMEMSセンサである必要はないけれども、少なくとも2つのMEMSセンサを製造することを含む。MEMS製造は、任意に種々の又はそれらの組み合わせによってなされるが、一般的には、製造技術は、バルクミクロ機械加工または表面ミクロ機械加工、若しくはそれらの組み合わせによってなされうる。
バルクミクロ機械加工は、比較的長い研究開発の歴史があり、シリコンウェハのバルクからマイクロメカニカル構造を形成するために単結晶シリコンの異方性及び等方性エッチングの組み合わせに基づいている。深堀り反応性イオンエッチング(DRIE)が一般的に用いられ、高いアスペクト比を備えた微細構造を製造するための2次元設計の自由を可能にする。
一方、表面ミクロ機械加工は、キャリア基板の表面での薄膜の一連の堆積およびエッチングに基づいている。1又はそれ以上の中間薄膜(犠牲層)が、交互のステップで除去され、引き続いて、基板からリリースされまたは吊り下げる堆積された薄膜構造を残す。これらの吊り下げ構造(hanging structure)は、加速度計、又は、ディジタルライトプロセッサにおけるマイクロミラーに関する慣性質量およびスプリングサスペンションを構成する。
第1のウェハを製造する際に、トレースは、最後の形状に製造されたデバイスのオペレーションに関して必要なパワー及び信号に関する電気的なパスを提供するように包含される。
ブロック54では、第2のウェハは、第1のウェハを補うように製造される。第2のウェハは全体的には、第1のものと同様な技術によって製造され、第1のウェハにおいて製造されたそれらに対するコンポーネントを感染させることを提供するように完成される。第1のウェハ上のトレースのそれらに対応する位置におけるコンタクトが、第2のウェハに製造されうる。
ブロック57では、トレースにコンタクトを接合し、第1及び第2のウェハ上の相補的なMEMSコンポーネントをユニット化することによってMEMSセンサを完成させる仕方で第2のウェハに対して第1のウェハを溶融する。第1のウェハを第2のウェハに溶融することにより、結果として生じる混合ウェハにわたって母材(マトリックス)を溶融する際にジョイントでウェハを密封する作用を生じる。ジョイントは、結果として生じるMEMSセンサの気密密封ユニットの各々を取り囲む。各ジョイントは、取り囲まれたMEMSセンサに全体的に面したジョイント内部アスペクトと、該ジョイント内部アスペクトに関して反対のジョイント外部アスペクトとを含むように構成される。ある実施形態では、ジョイントは、シリコン又は酸化シリコンを備えたトレース接合に対してコンタクトを包囲するようにトレースと接触するコンタクトをカプセル化する。
ある実施形態では、ユニットを気密密封するような溶融を包含し、別の手段は、第1のウェハを第2のウェハにボンディングするために用いられ得る。ある実施形態では、陽極ボンディングが用いられる。陽極ボンディングは、接着剤を用いることなく、密封且つ永久的にガラスをシリコンに接合する方法である。シリコン及びガラスのウェハは、ガラスのアルカリ金属が移動することができる温度(典型的には、ガラスのタイプに依存するが300乃至500℃の範囲)に加熱される。コンポーネントは、コンタクトに化合し、それらにわたって高電圧が印加される。その結果、電界によって、界面からアルカリカチオンを移動させ、高電界強度を備えた空乏層が生じる。結果として生じた静電引力は、シリコン及びガラスに親密な接触をもたらす。ガラスからシリコンへの酸素アニオンのこの流れは更に、界面で陽極反応を生じ、シリコンに対してガラスを永久的に化学結合させることを生じさせる。
更に別の実施形態では、ダイレクトボンディングを任意に採用することができ得る。2つの平らで、高度に研磨され、クリーンな表面は、それらが接合されるのであれば、一緒に組み込む。結合は、ファンデルワールス又は水素タイプであり、弱い強度であるが、熱処理によって著しく改善される。このプロセスは、プレーンまたは酸化したウェハとのシリコン結合のようなシリコンを用いて、MEMS製造に関して上手く開発されてきた。熱処理のため、かかる技術はしばしば、シリコン溶融ボンディングとも呼ばれる。
許容できる結合強度を達成するのに要求される高温(典型的には、1000℃)は、シリコンの直接結合を使用した用途に関しては限度がある。しかしながら、(例えば、プラズマ反応を用いたような)表面処理における最近の開発では、このような高温は必要でないことが示されている。MEMS設計では、金属化層と適合する温度で応力フリーの結合を達成することができ、シリコン直接結合に関する用途のより大きなレンジまであいているので、低温直接結合は有利である。初期の結合は、何らかの応力を加えて室温で標準的になされる。いくつかのウェハボンダーは、ボンドを形成する際に、ウェハの中心からスタートし、ウェハのエッジに向かって作用するようにする特別なピンチャックを含み、かくして、界面に閉じこめられた空気を生じさせない。中心でスタートすることは、ボンディングにおけるボイドを低減させ、より良好で高い歩留まりのボンドを導く。
ブロック60では、第1のひき目は、第1のMEMSを取り囲むジョイントのジョイント外部アスペクトから間隔を隔てられている。ある実施形態では、ウェハソーは、第1のひき目を切断するのに用いられる。第1のひき目は、第1のウェハ又はトレースのいずれかを貫通することなく、第2のウェハを横断するような十分な深さで切断される。
ブロック63では、第2のひき目は、第2のMEMSセンサを取り囲むジョイントのジョイント外部アスペクトから間隔が隔てられている。
ブロック66では、第1のひき目と第2のひき目との間の材料が、トレースを露出するように除去される。ある実施形態では、ブロック54での第2のウェハの製造において、かかる材料の除去を容易にするために、溶融の前に、チャネルを第2のウェハに画定する。かかる画定されたチャネルは、溶融のための第2のウェハの限定された部分を呈することにより溶融ジョイントの位置確認を確実にする。かかる材料の除去によって、トレースを十分開示することができる。
ブロック69では、第1のウェハが、個別化されたチップを生成するように第3のひき目にそって切断される。その結果、チップは各々、フリップチップ構成に関して適した露出したトレースを備えて気密密封されたカプセルにMEMSセンサを包含する。
第1のウェハ上に形成されたコンタクトと一致させるように、第2のウェハにトレースが形成される。
図1は、第1及び第2のウェハの断面図である。 図2は、溶融された混合ウェハの断面図である。 図3は、除去されるインタースペース材料を備えた、溶融された混合ウェハの断面図である。 図4は、溶融混合ウェハを製造するための方法を示したフローチャートである。

Claims (10)

  1. 少なくとも1つの第1のMEMSセンサと、少なくとも1つの第2のMEMSセンサとを製造するための方法であって、
    少なくとも1つの第1のMEMSセンサの第1のサブアセンブリと、少なくとも1つの第2のMEMSセンサの第1のサブアセンブリとを含む第1のウェハを製造するステップと、
    少なくとも1つの第1のMEMSセンサの第1のサブアセンブリの各々に対応する少なくとも1つの第1のMEMSセンサの第2のサブアセンブリと、少なくとも1つの第2のMEMSセンサの第1のサブアセンブリの各々に対応する少なくとも1つの第2のMEMSセンサの第2のサブアセンブリとを含む第2のウェハを製造するステップと、
    少なくとも1つの第1のMEMSセンサを形成する少なくとも1つの第1のMEMSセンサの第1のサブアセンブリと少なくとも1つの第1のMEMSセンサの第2のサブアセンブリとを整列させ、少なくとも1つの第2のMEMSセンサを形成する少なくとも1つの第2のMEMSセンサの第1のサブアセンブリと少なくとも1つの第2のMEMSセンサの第2のサブアセンブリとを整列させるように、第1のウェハと接触するように第2のウェハを持ってくるステップと、
    少なくとも1つの第1のMEMSセンサに向かうように方位付けされた第1のジョイント内部アスペクトと、MEMSセンサから離れるように方位付けされた第1のジョイント外部アスペクトとを備えた第1のジョイントと、少なくとも1つの第2のMEMSセンサに向かうように方位付けされた第2のジョイント内部アスペクトと、MEMSセンサから離れるように方位付けされた第2のジョイント外部アスペクトとを備えた少なくとも1つの第2のMEMSセンサの各々を取り囲む第2のジョイントとを有する少なくとも1つの第1のMEMSセンサの各々を取り囲む第1のウェハに第2のウェハを溶融するステップと
    を有することを特徴とする方法。
  2. 第1のウェハを実質的に貫通することなく第2のウェハを完全に横断するような深さで第1の外部アスペクトの実質的に直近に間隔が隔てられた第1のひき目を切断することによりインタースペースから材料を除去するステップ
    を更に有することを特徴とする請求項1に記載の方法。
  3. 前記第1のひき目から間隔が隔てられ、前記第2の外部アスペクトに対して実質的に直近の第2のひき目を切断するステップと、
    前記第1のひき目及び前記第2のひき目によって画定されたインタースペースから第2のウェハの材料を除去するステップと
    を更に有することを特徴とする請求項2に記載の方法。
  4. 前記第1及び第2のMEMSの第1のサブアセンブリの各々が、少なくとも1つのトレースを含み、
    前記材料を除去するステップが、少なくとも1つのトレースを露出することを含む
    ことを特徴とする請求項2に記載の方法。
  5. 前記第1及び第2のMEMSの第2のサブアセンブリの各々が少なくとも1つのコンタクトを含み、
    前記第1のウェハと接触するように前記第2のウェハを持ってくるステップが、少なくとも一つのコンタクトを少なくとも1つのトレースと接触させることを含む
    ことを特徴とする請求項4に記載の方法。
  6. 前記第2のウェハを製造するステップが、
    実質的に第1のジョイントから実質的に第2のジョイントまで延びるチャネルを画定するステップを含むことを特徴とする請求項1に記載の方法。
  7. 少なくとも1つの第1のMEMSセンサ及び少なくとも1つの第2のMEMSセンサを包含する溶融混合ウェハであって、
    少なくとも1つの第1のMEMSセンサの第1のサブアセンブリと、
    少なくとも1つの第2のMEMSセンサの第1のサブアセンブリと
    を備えた第1のウェハと、
    少なくとも1つの第1のMEMSセンサの第2のサブアセンブリと、
    少なくとも1つの第2のMEMSセンサの第2のサブアセンブリと
    を備えた第2のウェハと、
    溶融マトリックスと
    を有し、
    前記溶融マトリックスが、
    少なくとも1つの第1のMEMSセンサの各々を形成するように少なくとも1つの第1のMEMSセンサの第2のアセンブリの各々と整列する少なくとも1つの第1のMEMSセンサの第1のアセンブリの各々をカプセル化するように構成された第1のジョイントと、
    少なくとも1つの第2のMEMSセンサの各々を形成するように少なくとも1つの第2のMEMSセンサの第2のサブアセンブリの各々と整列する少なくとも1つの第2のMEMSセンサの第1のサブアセンブリの各々をカプセル化するように構成された第2のジョイントと
    を有することを特徴とする溶融混合ウェハ。
  8. 前記第2のウェハが、実質的に前記第1のジョイントから実質的に前記第2のジョイントに延びるチャネルを画定する
    ことを特徴とする請求項7に記載の溶融混合ウェハ。
  9. 前記第1及び第2のMEMSの第1のサブアセンブリの各々が、少なくとも1つのトレースを包含することを特徴とする請求項7に記載の溶融混合ウェハ。
  10. 前記第1及び第2のMEMSの第2のサブアセンブリが、少なくとも1つのトレースと接触する少なくとも1つのコンタクトを包含することを特徴とする請求項9に記載の溶融混合ウェハ。
JP2007326919A 2006-12-22 2007-12-19 フリップチップuspウェハに関するダイシング技術 Pending JP2008221456A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/615,712 US7491581B2 (en) 2006-12-22 2006-12-22 Dicing technique for flip-chip USP wafers

Publications (2)

Publication Number Publication Date
JP2008221456A true JP2008221456A (ja) 2008-09-25
JP2008221456A5 JP2008221456A5 (ja) 2011-02-10

Family

ID=39188053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007326919A Pending JP2008221456A (ja) 2006-12-22 2007-12-19 フリップチップuspウェハに関するダイシング技術

Country Status (3)

Country Link
US (1) US7491581B2 (ja)
EP (1) EP1935841A2 (ja)
JP (1) JP2008221456A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5537081B2 (ja) * 2009-07-28 2014-07-02 浜松ホトニクス株式会社 加工対象物切断方法
US9425110B1 (en) 2015-08-27 2016-08-23 Northrop Grumman Systems Corporation Yield enhancing vertical redundancy method for 3D wafer level packaged (WLP) integrated circuit systems
FR3070296A1 (fr) * 2017-08-29 2019-03-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de decoupe d'un assemblage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316497A (ja) * 1995-05-18 1996-11-29 Nippondenso Co Ltd 半導体装置の製造方法
JP2003517946A (ja) * 1999-12-22 2003-06-03 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 微細機械構造の製造方法
JP2004006834A (ja) * 2002-04-22 2004-01-08 Fuji Photo Film Co Ltd 固体撮像装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US7049175B2 (en) * 2001-11-07 2006-05-23 Board Of Trustees Of The University Of Arkansas Method of packaging RF MEMS
US6822326B2 (en) * 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
US7303645B2 (en) * 2003-10-24 2007-12-04 Miradia Inc. Method and system for hermetically sealing packages for optics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316497A (ja) * 1995-05-18 1996-11-29 Nippondenso Co Ltd 半導体装置の製造方法
JP2003517946A (ja) * 1999-12-22 2003-06-03 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 微細機械構造の製造方法
JP2004006834A (ja) * 2002-04-22 2004-01-08 Fuji Photo Film Co Ltd 固体撮像装置の製造方法

Also Published As

Publication number Publication date
US7491581B2 (en) 2009-02-17
EP1935841A2 (en) 2008-06-25
US20080150160A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
TWI424546B (zh) 半導體裝置及其製造方法
JP4708366B2 (ja) ウェハのパッケージング及び個片化の方法
KR100396551B1 (ko) 웨이퍼 레벨 허메틱 실링 방법
JP2006116694A (ja) ゲッターシールドを有する密閉マイクロデバイス
US7943411B2 (en) Apparatus and method of wafer bonding using compatible alloy
JP2003294451A (ja) マイクロ慣性センサ及びその製造方法
US20050184304A1 (en) Large cavity wafer-level package for MEMS
JP2001185635A (ja) Memsデバイスを有能するキャビティを具備するパッケージ
CN104303262A (zh) 用于其中一部分暴露在环境下的密封mems设备的工艺
JP2007201260A (ja) 封止構造体及び封止構造体の製造方法及び半導体装置及び半導体装置の製造方法
JP2008132587A (ja) ウェハレベル真空パッケージデバイスの製造方法
KR20090038379A (ko) Mems 유닛 및 그 제조방법, mems 유닛의 밀봉된 조립체 및 mems 디바이스
JP4539155B2 (ja) センサシステムの製造方法
KR20070110831A (ko) 중첩 엘리먼트 마이크로 구조물을 집단 생성하는 방법
TWI634069B (zh) 混合整合構件及其製造方法
JP5325535B2 (ja) センサ装置およびその製造方法
US7598125B2 (en) Method for wafer level packaging and fabricating cap structures
JP2008221456A (ja) フリップチップuspウェハに関するダイシング技術
JP2006201158A (ja) センサ装置
JP4259979B2 (ja) 光透過性カバー及びこれを備えたデバイス並びにそれらの製造方法
CN100536098C (zh) 晶片级封装与制作上盖结构的方法
KR101581542B1 (ko) 캡 기판, 구조물 및 그 제조 방법
CN100446202C (zh) 晶片级封装与制作上盖结构的方法
JP2004333887A (ja) 光スイッチ装置の製造方法
JP2006126212A (ja) センサ装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604