CN100536098C - 晶片级封装与制作上盖结构的方法 - Google Patents
晶片级封装与制作上盖结构的方法 Download PDFInfo
- Publication number
- CN100536098C CN100536098C CNB2006100061871A CN200610006187A CN100536098C CN 100536098 C CN100536098 C CN 100536098C CN B2006100061871 A CNB2006100061871 A CN B2006100061871A CN 200610006187 A CN200610006187 A CN 200610006187A CN 100536098 C CN100536098 C CN 100536098C
- Authority
- CN
- China
- Prior art keywords
- upper cover
- wafer
- patterned film
- cover wafer
- described upper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000005538 encapsulation Methods 0.000 title claims abstract description 21
- 235000012431 wafers Nutrition 0.000 claims description 127
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 18
- 238000005516 engineering process Methods 0.000 claims description 17
- 238000005520 cutting process Methods 0.000 claims description 15
- 239000011521 glass Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910052755 nonmetal Inorganic materials 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000004568 cement Substances 0.000 claims description 2
- 230000005496 eutectics Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000010923 batch production Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229920002521 macromolecule Polymers 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000010412 perfusion Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
Landscapes
- Pressure Sensors (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种晶片级封装的方法。所述方法包括：提供上盖晶片；在其表面形成图案化薄膜；蚀刻该上盖晶片未被该图案化薄膜覆盖部分形成多个孔。将该上盖晶片具有该图案化薄膜的表面接合于透明晶片。切割该上盖晶片的该图案化薄膜的周围部分，以形成多个上盖结构。提供器件晶片，将所述上盖结构气密接合于该器件晶片，以在器件晶片上形成多个气密视窗。
Description
技术领域
本发明涉及一种晶片级封装的方法，尤指一种利用上盖结构封合器件以形成气密视窗(hermetical window)封装的方法。
背景技术
晶片级封装方式(Wafer Level Packaging，WLP)，先于整片晶片上进行封装和测试，然后才切割成个别的管芯，因此封装后的体积即近似IC裸晶的原尺寸。晶片级封装不仅明显地缩小存储器模块尺寸，且符合现今对体积空间的高密度需求。另一方面，在效能的表现上，更提升了信息传输的速度；并能有效降低噪声干扰机率而增加稳定性。请参阅图1至图4，图1至图4为公知封装方法的示意图。如图1所示，首先提供一待封装的器件晶片10。器件晶片10包含有多个设于其表面的器件12。接着进行切割工艺，根据预先定义的切割道(图未示)将器件晶片10切割成多个器件管芯14。
请参阅图2，还提供上盖晶片20，并进行切割工艺将上盖晶片20切割成多个保护上盖22，且保护上盖22的形状对应于器件管芯14的形状，其尺寸则可等于或略小于器件管芯14。请参阅图3，接下来在器件管芯14的表面涂布接合材料30，如高分子胶。最后，如图4所示，利用接合材料30接合器件管芯14与保护上盖22。
另外，针对器件晶片所载附的器件为感光器件(image sensor device)或微机电系统器件(Micro-Electro Mechanical Systems，MEMS device)时，因应感光器件的感光区与微机电系统器件所需的操作空间要求，所述器件通常由气密的凹槽(hermetically sealed cavity)或由保护上盖形成气密视窗(hermeticalwindow)封装提供保护，以免受到空气、灰尘和水气的污染，同时免除受到机械方面和辐射的影响、避免感光器件气密视窗内灌注的保护气体外泄或微机电器件气密视窗内的真空状态被破坏。由此可知，构成气密性凹槽或气密视窗的保护上盖决定了此器件的可靠性和长期的使用特性。然而公知技术中使用的接合材料如高分子胶则因热稳定性不良与易致有机成分泄漏而影响构装可靠度等原因，因此不适用于高可靠度需求的气密性构装。
如上所述，除气密性的考虑外，公知封装方法先将器件晶片切割成多个器件管芯后才通过接合材料与保护上盖接合、封装，因此必须单独加以封装，甚至必须利用人工方式生产。在半导体器件或微机电器件工艺中，此种将晶片切割成各独立管芯后才进行封装的方法造成后段封装工艺效率与成品率降低，也因此具有耗费人力与较高成本的缺点。
发明内容
因此，本发明的主要目的在于提供一种晶片级封装的方法，以提供气密性佳的晶片级封装结构。
根据本发明，提供一种晶片级封装的方法。首先提供上盖晶片，在该上盖晶片的表面形成图案化薄膜，并在该上盖晶片未与该图案化薄膜重叠部分形成多个贯穿该上盖晶片的孔。随后将该上盖晶片具有该图案化薄膜的表面接合于透明晶片，且该上盖晶片被该图案化薄膜覆盖的部分未与该透明晶片接合。切割该上盖晶片的该图案化薄膜的周围部分，使该上盖晶片的具有图案化薄膜的部分脱落并形成多个上盖结构。还提供器件晶片，该器件晶片包含有多个器件及多个与所述器件电连接的接触垫。使所述上盖结构的位置对应于所述器件的位置，并将(hermetically seal)所述上盖结构气密接合于该器件晶片，以在所述器件上形成多个气密视窗。
本发明所提供的晶片级封装方法，通过批次生产形成的上盖结构提供器件晶片具有较佳气密性的晶片级封装的方法，解决需人工接合、封装单独保护上盖与单独管芯的缺点。
为了能更近一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加以限制。
附图说明
图1至图4为公知封装的方法示意图。
图5至图13为本发明的优选实施例的晶片级封装的方法示意图。
附图标记说明
10 器件晶片 12 器件
14 器件管芯 20 上盖晶片
22 保护上盖 30 接合材料
50 上盖晶片 52 厚度
54 图案化薄膜 56 图案化光致抗蚀剂
58 孔 60 透明晶片
70 上盖结构 80 器件晶片
82 器件 84 接触垫
86 气密视窗 88 切割胶带
90 封装管芯
具体实施方式
请参考图5至图13，图5至图13为本发明的优选实施例晶片级封装的方法示意图。如图5所示，首先提供上盖晶片50，如半导体晶片。上盖晶片50具有厚度52，并在上盖晶片50的表面形成图案化薄膜54，而图案化薄膜54所有的图案布局(layout)用以定义多个气密视窗(图未示)的形状与大小。图案化薄膜54可为金属薄膜，并利用溅镀(sputter)、电子枪真空蒸镀(E-Gun)、或原子层沉积技术(Atomic Layer Deposition，ALD)等技术形成。图案化薄膜54亦可为非金属薄膜，例如氮化硅或氧化硅，并利用热阻式(thermal)真空镀膜或各式沉积技术，例如等离子体增强化学气相沉积(Plasma-Enhancedchemical Vapor Deposition，PECVD)技术形成。
请参阅图6，随后在上盖晶片50的另一表面形成图案化光致抗蚀剂56。值得注意的是，图案化光致抗蚀剂56形成的位置对应于图案化薄膜54的位置，且其覆盖的范围必须大于图案化薄膜54覆盖的范围。另外，图案化光致抗蚀剂56亦可与图案化薄膜54形成于同一表面，如图7所示。接下来，如图8所示，进行蚀刻工艺，利用图案化光致抗蚀剂56做掩模，蚀刻未被图案化光致抗蚀剂56覆盖的上盖晶片50以形成多个贯穿上盖晶片50的孔58，并移除图案化光致抗蚀剂56。
请参阅图9。接下来，提供透明晶片60，其可为玻璃晶片或石英晶片。利用阳极接合(anodic bonding)工艺，将上盖晶片50具有图案化薄膜54的表面与透明晶片60的表面接触，并将上盖晶片50与透明晶片60分别接于正极与负极上，施以高电压源，在温度400～500℃时，使上盖晶片50与透明晶片60在不需接合介质的情况下接合。或利用扩散接合(fusion bonding)工艺，在650～800℃的高温状态下，使上盖晶片50与透明晶片60接合。值得注意的是，由于阳极接合工艺及扩散接合工艺皆须在高温状态下实施，因此图案化薄膜54需采用耐高温的材质，例如钛金属。由于上盖晶片50与透明晶片60通过无接合介质的阳极接合或扩散接合，因此本发明所提供的上盖结构更具有较佳的气密性。
请参阅图10。由于部分上盖晶片50为图案化薄膜54所覆盖，因此进行接合工艺时，图案化薄膜54覆盖的部分无法与透明晶片60接合。随后利用第一切割工艺，切割图案化薄膜54周围的上盖晶片50。进行切割工艺时，其切割的深度与上盖晶片50的厚度52相同。另外，如前所述，由于图案化薄膜54覆盖的部分在接合工艺时无法与透明晶片60接合，因此切割后，图案化薄膜54覆盖部分的上盖晶片50脱落并可被移除，而在透明晶片60上形成多个上盖结构70。值得说明的是于进行第一切割工艺之前，亦可视需求对上盖晶片50先进行薄化工艺，将上盖晶片50的厚度52作适当缩减，以使上盖结构70与器件晶片具有适当的间距。
请参阅图11。接下来，提供器件晶片80，器件晶片80的表面设置有多个器件82，器件82可包含有半导体器件、光学器件、或微机电器件等；器件晶片80还包含有多个与器件82电连接的接触垫84。之后进行对位步骤，将上盖结构70的位置对应于器件82的位置，并利用共晶接合(eutecticbonding)工艺或玻璃胶接合(glass fit bonding)工艺，将上盖结构70气密接合于器件晶片80。
请参阅图12与图13。如图12所示，进行第二切割工艺，由上盖结构70的另一表面对应于接触垫84的位置切穿上盖结构70，以露出接触垫84，并在器件82上形成多个气密视窗86。另外，在完成气密视窗86的制作后，即可对器件晶片80上各器件82与接触垫84进行测试。由上述可知，本发明晶片级封装的方法也具有晶片级测试的优点，可大幅提升测试工艺的效率。
如图13所示，随后将器件晶片80粘贴在切割胶带88上，并将其固定于切割框架(图未示)上，进行对位与切割工艺，沿着预定的切割道(图未示)，切割器件晶片80，以分离各封装管芯90，并可针对良好的晶片进行挑晶。
本发明提供的晶片级封装的方法利用具有气密视窗图案的上盖晶片与透明晶片接合以形成多个上盖结构，而所述上盖结构再接合至器件晶片上，由此保护制作于器件晶片上的器件。与公知技术比较，本发明由于采用批次生产，所以更符合晶片级封装的要求，且具有较高的成品率与较低的成本。另外，由于上盖晶片与透明晶片通过不需接合介质的接合技术，因此本发明所提供的晶片级封装的方法还提供可批次生产且具有较佳气密性的上盖结构。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。
Claims (25)
1.一种晶片级封装的方法，包含有：
提供上盖晶片；
在所述上盖晶片的表面形成图案化薄膜，并在所述上盖晶片未与所述图案化薄膜重叠部分形成多个贯穿所述上盖晶片的孔；
将所述上盖晶片具有所述图案化薄膜的表面接合于透明晶片，其中所述上盖晶片被所述图案化薄膜覆盖的部分未与所述透明晶片接合；
切割所述上盖晶片的所述图案化薄膜的周围部分，使所述上盖晶片的具有该图案化薄膜的部分脱落并形成多个上盖结构；
提供器件晶片，所述器件晶片包含有多个器件及多个与所述器件电连接的接触垫；以及
使所述上盖结构的位置对应于所述器件的位置，并将所述上盖结构气密接合于所述器件晶片，以在所述器件上形成多个气密视窗。
2.如权利要求1所述的方法，其中所述器件为光学器件、微机电器件或半导体器件。
3.如权利要求1所述的方法，其中在切割所述上盖晶片的所述图案化薄膜的周围部分之前，另包含有对所述上盖晶片进行薄化工艺，以调整所述上盖结构与所述器件晶片的间距。
4.如权利要求1所述的方法，其中所述图案化薄膜用以定义所述气密视窗的形状与大小。
5.如权利要求1所述的方法，其中所述图案化薄膜为金属薄膜。
6.如权利要求1所述的方法，其中所述图案化薄膜为非金属薄膜。
7.如权利要求1所述的方法，其中在所述上盖晶片未与所述图案化薄膜重叠部分形成多个贯穿所述上盖晶片的孔的步骤包含有：
在所述上盖晶片对应于所述图案化薄膜的位置形成图案化光致抗蚀剂；
蚀刻未被所述图案化光致抗蚀剂覆盖的所述上盖晶片；以及
去除所述图案化光致抗蚀剂。
8.如权利要求7所述的方法，其中所述图案化薄膜与所述图案化光致抗蚀剂形成于所述上盖晶片的同一表面。
9.如权利要求7所述的方法，其中所述图案化光致抗蚀剂形成于所述上盖晶片相对于所述图案化薄膜的另一表面。
10.如权利要求7所述的方法，其中所述图案化光致抗蚀剂覆盖的范围大于所述图案化薄膜覆盖的范围。
11.如权利要求1所述的方法，其中所述上盖晶片为半导体晶片。
12.如权利要求1所述的方法，其中所述透明晶片为玻璃晶片或石英晶片。
13.如权利要求1所述的方法，其中所述上盖晶片与所述透明晶片利用阳极接合或扩散接合。
14.如权利要求1所述的方法，其中所述上盖结构与所述器件晶片利用共晶接合或玻璃胶接合。
15.如权利要求1所述的方法，在将所述上盖结构气密接合于所述器件晶片后，还包含有：
由所述上盖结构的另一表面对应于所述接触垫的位置切穿所述上盖结构，以暴露出所述接触垫；以及
切割所述器件晶片，以形成多个封装管芯。
16.一种制作上盖结构的方法，包含有：
提供上盖晶片；
在所述上盖晶片的表面形成图案化薄膜，并在所述上盖晶片未与所述图案化薄膜重叠部分形成多个贯穿所述上盖晶片的孔；
将所述上盖晶片具有所述图案化薄膜的表面接合于透明晶片，其中所述上盖晶片被所述图案化薄膜覆盖的部分未与所述透明晶片接合；以及
切割所述上盖晶片的所述图案化薄膜的周围部分，使所述上盖晶片的具有所述图案化薄膜的部分脱落并形成多个上盖结构。
17.如权利要求16所述的方法，其中所述图案化薄膜为金属薄膜。
18.如权利要求16所述的方法，其中所述图案化薄膜为非金属薄膜。
19.如权利要求16所述的方法，其中在所述上盖晶片未与所述图案化薄膜重叠部分形成多个贯穿所述上盖晶片的孔的步骤包含有：
在所述上盖晶片上形成图案化光致抗蚀剂；
蚀刻未被所述图案化光致抗蚀剂覆盖的所述上盖晶片；以及
去除所述图案化光致抗蚀剂。
20.如权利要求19所述的方法，其中所述图案化薄膜与所述图案化光致抗蚀剂形成于所述上盖晶片的同一表面。
21.如权利要求19所述的方法，其中所述图案化光致抗蚀剂形成于所述上盖晶片相对于所述图案化薄膜的另一表面。
22.如权利要求19所述的方法，其中所述图案化光致抗蚀剂覆盖的范围大于所述图案化薄膜覆盖的范围。
23.如权利要求16所述的方法，其中所述上盖晶片为半导体晶片。
24.如权利要求16所述的方法，其中所述透明晶片为玻璃晶片或石英晶片。
25.如权利要求16所述的方法，其中所述上盖晶片与所述透明晶片利用阳极接合或扩散接合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100061871A CN100536098C (zh) | 2006-01-25 | 2006-01-25 | 晶片级封装与制作上盖结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100061871A CN100536098C (zh) | 2006-01-25 | 2006-01-25 | 晶片级封装与制作上盖结构的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101009234A CN101009234A (zh) | 2007-08-01 |
| CN100536098C true CN100536098C (zh) | 2009-09-02 |
Family
ID=38697562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100061871A Expired - Fee Related CN100536098C (zh) | 2006-01-25 | 2006-01-25 | 晶片级封装与制作上盖结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100536098C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104340952A (zh) * | 2013-08-09 | 2015-02-11 | 比亚迪股份有限公司 | Mems圆片级真空封装方法及结构 |
| US9630835B2 (en) * | 2014-08-25 | 2017-04-25 | Texas Instruments Incorporated | Wafer level packaging of MEMS |
-
2006
- 2006-01-25 CN CNB2006100061871A patent/CN100536098C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101009234A (zh) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10850973B2 (en) | Methods for CMOS-MEMS integrated devices with multiple sealed cavities maintained at various pressures | |
| JP4708366B2 (ja) | ウェハのパッケージング及び個片化の方法 | |
| KR101718194B1 (ko) | 환경에 노출된 부분을 갖는 밀봉 mems 디바이스를 위한 공정 | |
| US7682934B2 (en) | Wafer packaging and singulation method | |
| US20060081983A1 (en) | Wafer level microelectronic packaging with double isolation | |
| JP2003294451A (ja) | マイクロ慣性センサ及びその製造方法 | |
| US20080112037A1 (en) | Hermetic sealing of micro devices | |
| US8043880B2 (en) | Microelectronic device | |
| US7510947B2 (en) | Method for wafer level packaging and fabricating cap structures | |
| JP2001326367A (ja) | センサおよびその製造方法 | |
| US7598125B2 (en) | Method for wafer level packaging and fabricating cap structures | |
| CN100536098C (zh) | 晶片级封装与制作上盖结构的方法 | |
| US20160229687A1 (en) | Chip package and fabrication method thereof | |
| US10029911B2 (en) | Micromechanical component including a diffusion stop channel | |
| CN100446202C (zh) | 晶片级封装与制作上盖结构的方法 | |
| CN100530572C (zh) | 晶片级封装的方法 | |
| JP2008221456A (ja) | フリップチップｕｓｐウェハに関するダイシング技術 | |
| US20120012963A1 (en) | Micro device packaging | |
| KR20210126662A (ko) | 미세 기계식 센서 장치 및 상응하는 제조 방법 | |
| US9828241B2 (en) | Manufacturing method of micro-electro-mechanical system sensor capable of preventing diffusion phenomenon and reflow phenomenon | |
| CN102020236B (zh) | 微机电系统芯片及其封装方法 | |
| Messana et al. | Hermetic Packaging for Resonant MEMS | |
| KR20020017604A (ko) | 마이크로센서의 밀봉 패캐지 방법 | |
| JP2000146683A (ja) | 赤外線透過窓およびその作製方法 | |
| JP2013064698A (ja) | 力学量センサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090902 Termination date: 20150125 |
|
| EXPY | Termination of patent right or utility model |