CN102020236B - 微机电系统芯片及其封装方法 - Google Patents

Abstract

本发明提出一种微机电系统芯片及其封装方法，该封装方法包含：制作覆盖晶圆，其步骤包括：提供一个第一基板；及在该第一基板上方形成蚀刻终止层；制作元件晶圆，其步骤包括：提供一个第二基板；及在该第二基板上形成MEMS元件与围绕MEMS元件的材料层；将覆盖晶圆与元件晶圆接合；在覆盖晶圆与元件晶圆接合后，蚀刻第一基板，使其形成至少一条信道；通过第一基板形成的信道，蚀刻该蚀刻终止层；蚀刻该材料层；以及在第一基板上沉积密封层。

Description

微机电系统芯片及其封装方法

技术领域

本发明涉及一种微机电系统(Micro-Electro-Mechanical System，MEMS)芯片及其封装方法。

背景技术

微机电系统芯片制程中，内部MEMS元件，例如微声压传感器、陀螺仪、加速度计等经常需要封装于密闭的空间中以保持其稳定性。现有技术中，封装的过程是在MEMS元件蚀刻完成后进行，以接合材料(如铝或玻璃质)将含有微机电元件的晶圆(device wafer)与另一覆盖晶圆(capping wafer)接合。然而，由于先完成(release)MEMS元件才进行封装，在封装过程中与CMOS制程整合的MEMS元件因铝或其它材料不能耐受高温，因此限制了封装的方式，且与CMOS制程整合的MEMS元件也较易于在封装过程中受损。

本发明提供一种微机电系统芯片结构及其封装方法，以降低温度的影响，并提高MEMS元件的良率。

发明内容

本发明的第一目的在于克服现有技术的不足与缺陷，提出一种微机电系统芯片的封装方法，通过先完成结合封装后，再蚀刻完成内部MEMS元件，以解决前述问题。

本发明的另一目的在于，提出一种以上述方式封装的微机电系统芯片。

为达成以上目的，就其中一个观点言，本发明提供了一种微机电系统芯片封装方法，包含以下步骤：

制作覆盖晶圆，其步骤包括：

提供一个第一基板；及

在该第一基板上方形成蚀刻终止层；

制作元件晶圆，其步骤包括：

提供一个第二基板；及

在该第二基板上形成MEMS元件与围绕MEMS元件的材料层；

将覆盖晶圆与元件晶圆接合；

在覆盖晶圆与元件晶圆接合后，蚀刻第一基板，使其形成至少一条信道；以及

通过第一基板形成的信道，蚀刻该蚀刻终止层；蚀刻该材料层。

完成以上步骤后，宜在第一基板上沉积密封层。

以上方法中，蚀刻终止层与材料层宜为相同材料或针对某一蚀刻剂具有相似的蚀刻率。蚀刻终止层仅需要能够遮蔽第一基板上形成的信道即可，其图案不必须非常精密。

覆盖晶圆与元件晶圆接合的方式可为气密或非气密方式。气密方式例如为玻璃烧结或焊接，后者例如可使用金属或合金作为结合材料。使用金属或合金时宜在元件晶圆上形成一层绝缘层。如为非气密方式则可使用感旋光性聚合物作为结合材料。视结合材料的材质而定，可使用微影或微影加上蚀刻的方式来定义结合材料的图案。

为达上述目的，就另一个观点言，本发明提供了一种微机电系统芯片，包含：

第一芯片层，其包括：

一个密封层；及

位于该密封层下方的一个基板，该基板中有被密封的空腔体；

第二芯片层，其包括：

一个基板；及

位于该基板上方的MEMS元件；以及

将第一芯片层与第二芯片层接合的结合层。

下面通过具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。

附图说明

图1～3显示出本发明制作覆盖晶圆的第一实施例；

图4～6显示出本发明制作覆盖晶圆的第二实施例；

图7～8显示出本发明制作元件晶圆的第一实施例；

图9～13显示出本发明结合覆盖晶圆与元件晶圆的步骤；

图14～18显示出本发明制作元件晶圆的第二实施例及结合覆盖晶圆与元件晶圆的步骤；

图19～21显示出本发明制作覆盖晶圆的第三实施例。

图中符号说明

11第一基板

12蚀刻终止层

13第一结合层

21第二基板

22材料层

23第二结合层

24MEMS元件

25绝缘层

26连接垫

31密封层

具体实施方式

本发明中的图标均属示意，主要意在表示制程步骤以及各层之间的上下次序关系，至于形状、厚度与宽度则未依照比例绘制。

本发明的特点之一在于先将含有MEMS元件的晶圆(下称“元件晶圆”)与覆盖晶圆接合，完成结合封装后，再蚀刻完成内部MEMS元件。由于在封装过程中MEMS元件尚未蚀刻完成(仍与元件晶圆黏合而不能活动)，因此较能耐受高温，且也较不易受损。

根据本发明，覆盖晶圆与元件晶圆各有多种制作与结合方式。首先说明覆盖晶圆制作方式的第一个实施例，如图1～3所示，先提供一个第一基板11，例如为硅基板，再于该基板11上沉积蚀刻终止层12，蚀刻终止层12的材料选择考量容后说明，因蚀刻终止层12的设置目的是耐受对基板11的蚀刻，故当基板11的材料为硅时，蚀刻终止层12必须对硅具有较高的蚀刻选择比(etch selectivity)，而当基板11的材料为其它材料时，蚀刻终止层12必须对该材料具有较高的蚀刻选择比。接着定义蚀刻终止层12的图案，其方式例如为感应耦合电浆(inductivecoupling plasma，ICP)蚀刻。之后再在覆盖晶圆上形成第一结合层13，并定义第一结合层13的图案。在其中一种实施方式中，第一结合层13选用可受光学微影方式定义图案的材料，例如为感旋光性聚合物(polymer)如聚对二甲苯(parlene)、聚二甲基硅氧烷(PDMS)、感光树脂(photo-imagable resin)等。在此种实施方式下，只需要根据所欲的图案对该感光树脂进行曝光显影步骤，再清洗掉不欲保留的部份即可。在另一实施方式中，第一结合层13使用玻璃烧结(glass frit)或焊接(solder)材料，在此种实施方式下必须以其它方式来定义图案，例如先微影再蚀刻。第一结合层13使用焊接材料时，其材料选择容后说明。

当第一结合层13并非选用可受光学微影方式定义图案的材料时，便无必要按照次序形成蚀刻终止层12和第一结合层13，既可按照图1～3的次序，亦可如图4～6所示先形成第一结合层13再形成蚀刻终止层12。

元件晶圆的制作方式如图7～8，先提供一个第二基板21，该其材料例如为硅；并在该第二基板21上形成MEMS元件24与围绕MEMS元件的材料层22。MEMS元件24可为任何形状与任何层数，图标仅为例示。材料层22的材质例如可以为现行CMOS制程中用来在金属层间提供绝缘的任何材料，其可以与蚀刻终止层12相同或不同，但以相同为佳。在其中一种较佳实施方式中，蚀刻终止层12与材料层22的材料同为氧化物，例如二氧化硅。在形成MEMS元件24与材料层22时或其后，也制作了对外连接用的连接垫(bond pad)26。以上步骤完毕后再形成与第一结合层13对应的第二结合层23，其材料选择容后说明。

请参阅图9～13，完成覆盖晶圆与元件晶圆(两者可平行制作)后，利用第一结合层13与第二结合层23将两者结合。第一结合层13与第二结合层23有各种可能的搭配方式，例如第一结合层13可为上述感旋光性聚合物(polymer)如聚对二甲苯(parlene)、聚二甲基硅氧烷(PDMS)、感光树脂(photo-imagable resin)等，而第二结合层23可为与第一结合层13相同的材质或环氧树脂(epoxy)。此时所构成的是非气密封装。或者，第一结合层13与第二结合层23可用玻璃烧结方式结合，此时所构成的是气密封装。

在覆盖晶圆与元件晶圆接合后，在其中一种较佳实施方式中，宜对第一基板11或第二基板21或两者以研磨(grinding)方式削薄其厚度，例如使第一基板11的厚度介于100μm～200μm之间。接着蚀刻第一基板11，其方式例如为ICP蚀刻，使其形成至少一条信道如图11；此时可看出蚀刻终止层12的作用，并可了解蚀刻终止层12的图案仅需对应于信道的位置即可，并不需要非常精密。接着，通过第一基板11形成的信道，蚀刻去除蚀刻终止层12与材料层22如图12。此时可明白蚀刻终止层12与材料层22的材质为何以相同为佳，但两者当然亦可不同，后者情况下便需要更换蚀刻剂(etchant)。若蚀刻终止层12与材料层22均为氧化物，则蚀刻方式例如可选用氟化氢(HF)蒸气蚀刻。当材料层22蚀刻完毕后，MEMS元件24即被释放成为可活动的元件。最后，宜在第一基板11上以密封层31密封第一基板11上的信道，该密封层31的材料可为任何能够达成密封功能的材料，包含但不限于金属，如图13。图13的晶圆可进行后续切割，产生芯片。(同一晶圆上有多个芯片，本发明的图1～21中仅示出一个。)

图14～18说明本发明的另一个实施例，本实施例中是使用焊接方式结合覆盖晶圆与元件晶圆，因此结合层23的材料为金属或合金，第一结合层13与第二结合层23的材料例如可为各种适合焊接的金属或铝硅合金，硅金合金，锡银合金，金锗合金，金锡合金，铅锡合金等。在此情况下如图15，在第二基板21上设置连接垫26之后，宜在其上沉积绝缘层25，以避免连接垫26与第二结合层23导通造成短路。该绝缘层25的材料宜与蚀刻终止层12和材料层22不同，例如可包含碳化硅(SiC)或无晶硅(Amorphous Silicon)。图15之后，如图16～18所示将覆盖晶圆与元件晶圆焊接，之后同样进行基板研磨、蚀刻第一基板11形成信道、蚀刻去除蚀刻终止层12与材料层22、包覆密封层31等步骤，这些步骤与前述实施例相似，不予赘述。

图19～21说明本发明的另一个实施例。本实施例中，覆盖晶圆的制作步骤略有不同，在提供第一基板11后，在其上定义蚀刻终止层12的图案，使其位置至少对应于未来蚀刻第一基板11时形成信道的位置；接着，于定义的区域蚀刻第一基板11如图19，再将蚀刻终止层12沉积于该部分区域内如图20，之后再形成第一结合层13如图21。本实施例所形成的覆盖晶圆可使用前述任何方式与元件晶圆结合，其结合过程与前述各实施例相似，不予赘述。

以上已针对较佳实施例来说明本发明，只是以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。对于本领域技术人员，当可在本发明精神内，立即思及各种等效变化。举例而言，以上所述各实施例中的材料、层数等皆为举例，还有其它各种等效变化的可能。故凡依本发明的概念与精神所为之均等变化或修饰，均应包括于本发明权利要求书的范围内。

Claims (11)

1.一种微机电系统芯片封装方法，其特征在于，包含步骤：

制作覆盖晶圆，其步骤包括：

提供一个第一基板；及

在该第一基板上方形成蚀刻终止层；

制作元件晶圆，其步骤包括：

提供一个第二基板；及

在该第二基板上形成MEMS元件与围绕MEMS元件的材料层；

将覆盖晶圆与元件晶圆接合；

在覆盖晶圆与元件晶圆接合后，蚀刻第一基板，使其形成至少一条信道；

通过第一基板形成的信道，蚀刻该蚀刻终止层；以及

蚀刻该材料层。

2.如权利要求1所述的微机电系统芯片封装方法，其中，还包含：在第一基板上沉积密封层，该密封层的材料包含金属。

3.如权利要求1所述的微机电系统芯片封装方法，其中，蚀刻终止层与材料层的材料包含氧化物，且蚀刻该蚀刻终止层与材料层的方式为氟化氢蒸气蚀刻。

4.如权利要求1所述的微机电系统芯片封装方法，其中，制作元件晶圆的步骤还包含在材料层上设置连接垫，及在该连接垫上沉积绝缘层，且该绝缘层包含碳化硅或无晶硅。

5.如权利要求1所述的微机电系统芯片封装方法，其中，蚀刻第一基板的步骤包含感应耦合电浆。

6.如权利要求1所述的微机电系统芯片封装方法，其中，还包含在接合后对第一基板或第二基板或两者以研磨方式削薄其厚度，其中，该第一基板厚度介于100μm～200μm之间。

7.如权利要求1所述的微机电系统芯片封装方法，其中，将覆盖晶圆与元件晶圆接合的步骤包括：在覆盖晶圆与元件晶圆间提供至少一层结合层将两者接合，该至少一层结合层材料包含以下之一：聚对二甲苯、聚二甲基硅氧烷、环氧树脂或感光树脂，且将覆盖晶圆与元件晶圆接合的步骤包括：气密封装或非气密封装。

8.如权利要求7所述的微机电系统芯片封装方法，其中，气密封装的方式包含玻璃烧结或焊接，且以焊接进行气密封装时，该至少一层结合层的材料包含金属或合金，其为合金时包含以下之一：铝硅合金，硅金合金，锡银合金，金锗合金，金锡合金，铅锡合金。

9.如权利要求7所述的微机电系统芯片封装方法，其中，以非气密方式进行封装时，该至少一层结合层材料包含感旋光性聚合物。

10.如权利要求1所述的微机电系统芯片封装方法，其中，制作覆盖晶圆的步骤还包含：

定义蚀刻终止层的图案，使其位置至少对应于第一基板形成信道的位置。

11.如权利要求1所述的微机电系统芯片封装方法，其中，制作覆盖晶圆的步骤还包含：

在第一基板上定义蚀刻终止层的图案，使该图案位置至少对应于第一基板形成信道的位置；

根据该图案蚀刻第一基板；及

将蚀刻终止层形成于该图案区域内。

Images