TWI397159B - 微機電系統晶片及其封裝方法 - Google Patents
微機電系統晶片及其封裝方法 Download PDFInfo
- Publication number
- TWI397159B TWI397159B TW98126099A TW98126099A TWI397159B TW I397159 B TWI397159 B TW I397159B TW 98126099 A TW98126099 A TW 98126099A TW 98126099 A TW98126099 A TW 98126099A TW I397159 B TWI397159 B TW I397159B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- layer
- substrate
- mems
- bonding
- Prior art date
Links
Description
本發明有關於一種微機電系統(Micro-Electro-Mechanical System,MEMS)晶片及其封裝方法。
微機電系統晶片製程中,內部MEMS元件,例如微聲壓傳感器、陀螺儀、加速度計等經常需要封裝於密閉的空間中以保持其穩定性。先前技術中,封裝的過程係在MEMS元件蝕刻完成後進行,以接合材料(如鋁或玻璃質)將含有微機電元件的晶圓(device wafer)與另一覆蓋晶圓(capping wafer)接合。然而,由於先完成(release)MEMS元件才進行封裝,在封裝過程中與CMOS製程整合之MEMS元件因鋁或其他材料不能耐受高溫,因此限制了封裝的方式,且與CMOS製程整合之MEMS元件也較易於在封裝過程中受損。
本發明提供一種微機電系統晶片結構及其封裝方法,以降低溫度的影響,並提高MEMS元件的良率。
本發明的第一目的在提供一種微機電系統晶片的封裝方法,藉由先完成結合封裝後,再蝕刻完成內部MEMS元件,以解決前述問題。
本發明的第一目的在提供一種以上述方式封裝的微機電系統晶片。
為達成以上及其他目的,就其中一個觀點言,本發明提供了一種微機電系統晶片封裝方法,包含以下步驟:製作覆蓋晶圓,其步驟包括:提供一個第一基板;及在該第一基板上方形成蝕刻終止層;製作元件晶圓,其步驟包括:提供一個第二基板;及在該第二基板上形成MEMS元件與圍繞MEMS元件之材料層;將覆蓋晶圓與元件晶圓接合;在覆蓋晶圓與元件晶圓接合後,蝕刻第一基板,使其形成至少一條通道;以及藉由第一基板形成之通道,蝕刻該蝕刻終止層;蝕刻該材料層。
完成以上步驟後,宜在第一基板上沉積密封層。
以上方法中,蝕刻終止層與材料層宜為相同材料或針對某一蝕刻劑具有相似的蝕刻率。蝕刻終止層僅需要能夠遮蔽第一基板上形成之通道即可,其圖案不必須非常精密。
覆蓋晶圓與元件晶圓接合的方式可為氣密或非氣密方式。氣密方式例如為玻璃燒結或焊接,後者例如可使用金屬或合金作為結合材料。使用金屬或合金時宜在元件晶圓上形成一層絕緣層。如為非氣密方式則可使用感光性聚合物作為結合材料。視結合材料的材質而定,可使用微影或微影加上蝕刻的方式來定義結合材料的圖案。
就另一個觀點言,本發明提供了一種微機電系統晶片,包含:第一晶片層,其包括:一個密封層;及位於該密封層下方之一個基板,該基板中有被密封的空腔體;第二晶片層,其包括:一個基板;及位於該基板上方之MEMS元件;以及將第一晶片層與第二晶片層接合之結合層。
底下藉由具體實施例詳加說明,當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明中的圖示均屬示意,主要意在表示製程步驟以及各層之間之上下次序關係,至於形狀、厚度與寬度則未依照比例繪製。
本發明的特點之一在於先將含有MEMS元件的晶圓(下稱「元件晶圓」)與覆蓋晶圓接合,完成結合封裝後,再蝕刻完成內部MEMS元件。由於在封裝過程中MEMS元件尚未蝕刻完成(仍與元件晶圓黏合而不能活動),因此較能耐受高溫,且也較不易受損。
根據本發明,覆蓋晶圓與元件晶圓各有多種製作與結合方式。首先說明覆蓋晶圓製作方式的第一個實施例,如圖1~3所示,先提供一個第一基板11,例如為矽基板,再於該基板11上沉積蝕刻終止層12,蝕刻終止層12的材料選擇考量容後說明,因蝕刻終止層12的設置目的是耐受對基板11的蝕刻,故當基板11的材料為矽時,蝕刻終止層12必須對矽具有較高的蝕刻選擇比(etch selectivity),而當基板11的材料為其他材料時,蝕刻終止層12必須對該材料具有較高的蝕刻選擇比。接著定義蝕刻終止層12之圖案,其方式例如為感應耦合電漿(inductive coupling plasma,ICP)蝕刻。之後再在覆蓋晶圓上形成第一結合層13,並定義第一結合層13之圖案。在其中一種實施方式中,第一結合層13選用可受光學微影方式定義圖案的材料,例如為感光性聚合物(polymer)如聚對二甲苯(parlene)、聚二甲基矽氧烷(PDMS)、感光樹脂(photo-imagable resin)等。在此種實施方式下,只需要根據所欲的圖案對該感光樹脂進行曝光顯影步驟,再清洗掉不欲保留的部份即可。在另一實施方式中,第一結合層13使用玻璃燒結(glass frit)或焊接(solder)材料,在此種實施方式下必須以其他方式來定義圖案,例如先微影再蝕刻。第一結合層13使用焊接材料時,其材料選擇容後說明。
當第一結合層13並非選用可受光學微影方式定義圖案的材料時,便無必要按照次序形成蝕刻終止層12和第一結合層13,既可按照圖1~3的次序,亦可如圖4~6所示先形成第一結合層13再形成蝕刻終止層12。
元件晶圓的製作方式如圖7~8,先提供一個第二基板21,該其材料例如為矽;並在該第二基板21上形成MEMS元件24與圍繞MEMS元件之材料層22。MEMS元件24可為任何形狀與任何層數,圖示僅為例示。材料層22的材質例如可以為現行CMOS製程中用來在金屬層間提供絕緣的任何材料,其可以與蝕刻終止層12相同或不同,但以相同為佳。在其中一種較佳實施方式中,蝕刻終止層12與材料層22的材料同為氧化物,例如二氧化矽。在形成MEMS元件24與材料層22時或其後,也製作了對外連接用的連接墊(bond pad)26。以上步驟完畢後再形成與第一結合層13對應之第二結合層23,其材料選擇容後說明。
請參閱圖9~13,完成覆蓋晶圓與元件晶圓(兩者可平行製作)後,利用第一結合層13與第二結合層23將兩者結合。第一結合層13與第二結合層23有各種可能的搭配方式,例如第一結合層13可為上述感光性聚合物(polymer)如聚對二甲苯(parlene)、聚二甲基矽氧烷(PDMS)、感光樹脂(photo-imagable resin)等,而第二結合層23可為與第一結合層13相同之材質或環氧樹脂(epoxy)。此時所構成的是非氣密封裝。或者,第一結合層13與第二結合層23可用玻璃燒結方式結合,此時所構成的是氣密封裝。
在覆蓋晶圓與元件晶圓接合後,在其中一種較佳實施方式中,宜對第一基板11或第二基板21或兩者以研磨(grinding)方式削薄其厚度,例如使第一基板11的厚度介於100μm~200μm之間。接著蝕刻第一基板11,其方式例如為ICP蝕刻,使其形成至少一條通道如圖11;此時可看出蝕刻終止層12的作用,並可了解蝕刻終止層12的圖案僅需對應於通道的位置即可,並不需要非常精密。接著,藉由第一基板11形成之通道,蝕刻去除蝕刻終止層12與材料層22如圖12。此時可明白蝕刻終止層12與材料層22的材質為何以相同為佳,但兩者當然亦可不同,後者情況下便需要更換蝕刻劑(etchant)。若蝕刻終止層12與材料層22均為氧化物,則蝕刻方式例如可選用氟化氫(HF)蒸氣蝕刻。當材料層22蝕刻完畢後,MEMS元件24即被釋放成為可活動的元件。最後,宜在第一基板11上以密封層31密封第一基板11上之通道,該密封層31的材料可為任何能夠達成密封功能的材料,包含但不限於金屬,如圖13。圖13的晶圓可進行後續切割,產生晶片。(同一晶圓上有多個晶片,本發明之圖1~21中僅示出一個。)
圖14~18說明本發明的另一個實施例,本實施例中係使用焊接方式結合覆蓋晶圓與元件晶圓,因此結合層23的材料為金屬或合金,第一結合層13與第二結合層23的材料例如可為各種適合焊接的金屬或鋁矽合金,矽金合金,錫銀合金,金鍺合金,金錫合金,鉛錫合金等。在此情況下如圖15,在第二基板21上設置連接墊26之後,宜在其上沉積絕緣層25,以避免連接墊26與第二結合層23導通造成短路。該絕緣層25之材料宜與蝕刻終止層12和材料層22不同,例如可包含碳化矽(SiC)或無晶矽(Amorphous Silicon)。圖15之後,如圖16~18所示將覆蓋晶圓與元件晶圓焊接,之後同樣進行基板研磨、蝕刻第一基板11形成通道、蝕刻去除蝕刻終止層12與材料層22、包覆密封層31等步驟,這些步驟與前述實施例相似,不予贅述。
圖19~21說明本發明的另一個實施例。本實施例中,覆蓋晶圓的製作步驟略有不同,在提供第一基板11後,在其上定義蝕刻終止層12的圖案,使其位置至少對應於未來蝕刻第一基板11時形成通道的位置;接著,於定義之區域蝕刻第一基板11如圖19,再將蝕刻終止層12沉積於該部分區域內如圖20,之後再形成第一結合層13如圖21。本實施例所形成的覆蓋晶圓可使用前述任何方式與元件晶圓結合,其結合過程與前述各實施例相似,不予贅述。
以上已針對較佳實施例來說明本發明,唯以上所述者,僅係為使熟悉本技術者易於了解本發明的內容而已,並非用來限定本發明之權利範圍。對於熟悉本技術者,當可在本發明精神內,立即思及各種等效變化。舉例而言,以上所述各實施例中之材料、層數等皆為舉例,還有其他各種等效變化的可能。故凡依本發明之概念與精神所為之均等變化或修飾,均應包括於本發明之申請專利範圍內。
11...第一基板
12...蝕刻終止層
13...第一結合層
21...第二基板
22...材料層
23...第二結合層
24...MEMS元件
25...絕緣層
26...連接墊
31...密封層
圖1~3顯示出本發明製作覆蓋晶圓的第一實施例。
圖4~6顯示出本發明製作覆蓋晶圓的第二實施例。
圖7~8顯示出本發明製作元件晶圓的第一實施例。
圖9~13顯示出本發明結合覆蓋晶圓與元件晶圓的步驟。
圖14~18顯示出本發明製作元件晶圓的第二實施例及結合覆蓋晶圓與元件晶圓的步驟。
圖19~21顯示出本發明製作覆蓋晶圓的第三實施例。
11...第一基板
13...第一結合層
21...第二基板
22...材料層
23...第二結合層
24...MEMS元件
26...連接墊
Claims (7)
- 一種微機電系統晶片,包含:第一晶片層,其包括:一個密封層;及位於該密封層下方之一個基板,該基板中有被密封的空腔體;第二晶片層,其包括:一個基板;及位於該基板上方之MEMS元件;以及將第一晶片層與第二晶片層接合之結合層,其中該第一晶片層具有至少一蝕刻通道,以在第一晶片層與第二晶片層接合後釋放該MEMS元件使其可以活動。
- 如申請專利範圍第1項所述之微機電系統晶片,其中第二晶片層更包含第二基板表面上之連接墊。
- 如申請專利範圍第2項所述之微機電系統晶片,其中第二晶片層更包含在該連接墊上之絕緣層。
- 如申請專利範圍第3項所述之微機電系統晶片,其中該絕緣層包含碳化矽(SiC)與或無晶矽(Amorphous Silicon)。
- 如申請專利範圍第1項所述之微機電系統晶片,其中該結合層材料包含感光性聚合物、玻璃燒結材料、或焊接材料。
- 如申請專利範圍第5項所述之微機電系統晶片,其中該感光性聚合物包含聚對二甲苯、聚二甲基矽氧烷、環氧樹脂或感光樹脂。
- 如申請專利範圍第5項所述之微機電系統晶片,其中該焊 接材料包含金屬或合金,其為合金時包含以下之一:鋁矽合金,矽金合金,錫銀合金,金鍺合金,金錫合金,鉛錫合金。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98126099A TWI397159B (zh) | 2009-08-03 | 2009-08-03 | 微機電系統晶片及其封裝方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98126099A TWI397159B (zh) | 2009-08-03 | 2009-08-03 | 微機電系統晶片及其封裝方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201106452A TW201106452A (en) | 2011-02-16 |
TWI397159B true TWI397159B (zh) | 2013-05-21 |
Family
ID=44814346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98126099A TWI397159B (zh) | 2009-08-03 | 2009-08-03 | 微機電系統晶片及其封裝方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI397159B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9878899B2 (en) | 2015-10-02 | 2018-01-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for reducing in-process and in-use stiction for MEMS devices |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050167795A1 (en) * | 2002-12-27 | 2005-08-04 | Shinko Electric Industries Co., Ltd. | Electronic devices and its production methods |
-
2009
- 2009-08-03 TW TW98126099A patent/TWI397159B/zh not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050167795A1 (en) * | 2002-12-27 | 2005-08-04 | Shinko Electric Industries Co., Ltd. | Electronic devices and its production methods |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9878899B2 (en) | 2015-10-02 | 2018-01-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for reducing in-process and in-use stiction for MEMS devices |
US10273143B2 (en) | 2015-10-02 | 2019-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for reducing in-process and in-use stiction for MEMS devices |
US10870574B2 (en) | 2015-10-02 | 2020-12-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for reducing in-process and in-use stiction for MEMS devices |
Also Published As
Publication number | Publication date |
---|---|
TW201106452A (en) | 2011-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10155659B2 (en) | Vacuum sealed MEMS and CMOS package | |
TWI499010B (zh) | 微機電系統裝置及其製造方法 | |
US9981841B2 (en) | MEMS integrated pressure sensor and microphone devices and methods of forming same | |
TWI607959B (zh) | 包括不同受控壓力下的多個空腔之cmos-mems集成裝置及製造方法 | |
US8178935B2 (en) | MEMS chip and package method thereof | |
US8945969B2 (en) | Internal electrical contact for enclosed MEMS devices | |
TWI548585B (zh) | 微機電裝置、被封裝之微機電裝置及其製造方法 | |
US20220017363A1 (en) | Packaging method and associated packaging structure | |
US9561954B2 (en) | Method of fabricating MEMS devices having a plurality of cavities | |
TW201739686A (zh) | 半導體裝置及封裝件及其製造方法 | |
TWI770030B (zh) | 用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統 | |
TW201727780A (zh) | 微機電系統封裝之製造方法 | |
TWI605009B (zh) | 互補金屬氧化物半導體微機電系統結構及其形成方法 | |
TW201718390A (zh) | 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合 | |
JP2010017805A (ja) | 機能デバイス及びその製造方法 | |
CN106660782A (zh) | 集积式cmos及mems传感器制作方法与结构 | |
JP2006247833A (ja) | Mems素子パッケージ及びその製造方法 | |
TWI418002B (zh) | 晶片封裝體及其製造方法 | |
TWI397159B (zh) | 微機電系統晶片及其封裝方法 | |
TWI509757B (zh) | 微機電系統晶片及其封裝方法 | |
JP2014205235A (ja) | 機能デバイス | |
JP2014065099A (ja) | 半導体装置とその製造方法 | |
TWI387555B (zh) | 微機電系統晶片及其製作方法 | |
CN102020236B (zh) | 微机电系统芯片及其封装方法 | |
US9284186B2 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |