CN105600738A - 一种用于晶圆级封装的密闭结构及其制造方法 - Google Patents
一种用于晶圆级封装的密闭结构及其制造方法 Download PDFInfo
- Publication number
- CN105600738A CN105600738A CN201510650220.3A CN201510650220A CN105600738A CN 105600738 A CN105600738 A CN 105600738A CN 201510650220 A CN201510650220 A CN 201510650220A CN 105600738 A CN105600738 A CN 105600738A
- Authority
- CN
- China
- Prior art keywords
- wafer
- weld pad
- semiconductor devices
- closed structure
- substrate wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Micromachines (AREA)
Abstract
本申请公开了一种用于晶圆级封装的密闭结构,在基底晶圆上制造半导体器件,并在基底晶圆上的各个半导体器件外围以光刻胶形成环形的墙体,还在墙体上方接合有光刻胶或玻璃材质的屋顶,所述基底晶圆、墙体和屋顶构成密闭结构将各个半导体器件包围在内。与现有的用于晶圆级封装的密闭结构相比,本申请仅使用一片晶圆作为一个底面,以光刻胶作为侧壁,以光刻胶或玻璃作为另一个底面来构成密闭结构,这将显著地减小封装后的体积,并能降低封装成本。
Description
技术领域
本申请涉及一种半导体器件的晶圆级封装技术。
背景技术
MEMS(微机电系统)是将微电子与机械工程融合在一起的一种工业技术。MEMS器件(device)尺寸通常在20微米到1毫米之间,由尺寸通常在1到100微米之间的组件(component)构成。MEMS通常包括一个处理数据的中心单元(例如微处理器,microprocessor)和多个与外界环境相互作用的组件(例如微传感器,microsensor)。MEMS具有微型化、智能化、多功能、高集成度的特点,常见应用包括加速度计(accelerometer)、陀螺仪(gyroscope)、麦克风、压力传感器、滤波器等。
MEMS制造工艺是在半导体制造工艺的基础上发展起来的,包括淀积、热氧化、光刻、刻蚀、深刻电铸模造(LIGA)、硅微加工、非硅微加工和精密机械加工等技术。所述淀积技术包括化学气相淀积(CVD)和物理气相淀积(PVD)。所述光刻技术包括电子束曝光(Electronbeamlithography)、离子束曝光(Ionbeamlithography)、离子径迹(Iontrack)、X射线光刻(X-raylithography)、金刚石图形化(Diamondpatterning)等。所述刻蚀技术包括干法刻蚀和湿法腐蚀。
一片晶圆(wafer,也称硅片)可以同时制造多个半导体器件,这些器件在晶圆上制造完成后通常经过测试与拣选就进入装配与封装阶段。新兴的晶圆级封装(WLP,wafer-levelpackaging)技术是先在整个晶圆上进行封装,再对封装好的晶圆进行切割以得到封装芯片(chip),且封装芯片与裸片(die)在尺寸上一致。晶圆级封装通常符合芯片尺寸封装(CSP,chipscalepackage)的定义,因此也称为晶圆级芯片尺寸封装(WLCSP)。传统的封装技术则是先切割晶圆得到裸片,再对裸片进行封装得到封装芯片。为了与晶圆级封装技术相对应,传统的封装技术可称为芯片级封装。由于MEMS器件易被破坏,采用晶圆级封装技术更为适宜,但也可采用芯片级封装技术。
出于保护目的,大部分MEMS器件以及部分IC(集成电路)器件需要位于密闭结构中。请参阅图1,这是一种现有的用于对半导体器件进行晶圆级封装的密闭结构。在基底晶圆(devicewafer)1上具有多个半导体器件2,所述半导体器件2包括MEMS器件以及除MEMS器件以外的IC器件。每个半导体器件2的外围都由键合材料5和保护凸起4a形成环形侧壁。将盖帽晶圆(capwafer)3与基底晶圆1进行晶圆键合。切割基底晶圆1、盖帽晶圆3后分别得到基底芯片单元1a和盖帽芯片单元3a。基底芯片单元1a、键合材料5和保护凸起4a、盖帽芯片单元3a便构成了保护每个半导体器件2的密闭结构。优选地,所述密闭结构具有气密性,内部可以为真空或者填充气体。每个半导体器件2的输入输出焊垫通过键合材料5和连接凸起4b内部的接触孔电极6对外引出到盖帽芯片单元3a外侧的焊垫凸起7,再通过金属线11进一步引出到封装基板8上的焊垫或焊垫凸起9。
在本文件中,焊垫是指未凸出晶圆或基板表面的电性连接点,在剖面图中未图示或仅表示位置。焊垫凸起则是指凸出于晶圆或基板表面的电性连接点,在剖面图中有图示。
上述用于晶圆级封装的密闭结构的制造方法包括如下各个步骤:
第1步,请参阅图1a,在基底晶圆1上制造完成半导体器件2,半导体器件2在基底晶圆1上具有输入输出焊垫。
第2步,请参阅图1b,采用光刻和刻蚀工艺对盖帽晶圆3进行刻蚀,在盖帽晶圆3上残留有硅材料的保护凸起4a和连接凸起4b。保护凸起4a呈环状,在保护凸起4a内部形成一个腔体。该腔体对应包围在每个半导体器件2的外围,且将每个半导体器件2的焊垫包围在内。连接凸起4b对应于每个半导体器件2的焊垫位置。
第3步,请参阅图1c,采用晶圆键合(waferbonding)工艺使倒置的盖帽晶圆3与正置的基底晶圆1连为一体。其中,保护凸起4a和键合材料5连为一体并在每个半导体器件2的外围形成环形侧壁,该环形侧壁与两片晶圆一起构成了每个半导体器件2外围的密闭结构。连接凸起4b与每个半导体器件2的焊垫连为一体。晶圆键合时可根据需要将密闭结构抽成真空,或者填充气体。键合材料5例如为玻璃、金属(此时为共晶键合)、有机高分子材料等,也可省略键合材料5(此时为直接键合,directbongding)。
第4步,请参阅图1d,采用光刻和刻蚀工艺在盖帽晶圆3的连接凸起4b的位置刻蚀通孔。如果连接凸起4b处的键合材料5为导电材料,则通孔底部在键合材料5的上表面或更低位置。如果连接凸起4b处的键合材料5为绝缘材料,则通孔底部在半导体器件2的焊垫上。然后在通孔中形成接触孔电极6,例如采用钨塞。接触孔电极6与半导体器件2的焊垫之间形成电学连接。
第5步,请参阅图1e,采用金属化工艺在盖帽晶圆3上方(此时盖帽晶圆3为倒置)形成与接触孔电极6具有电性连接的焊垫凸起7。
第6步,请参阅图1f,对基底晶圆1和盖帽晶圆3进行切割以得到各个半导体器件芯片,每颗芯片包括连为一体的基底芯片单元1a和盖帽芯片单元3a。
第7步,请参阅图1g,封装基板8上具有焊垫或焊垫凸起9,采用粘合剂10将基底芯片单元1a的底面粘合到封装基板8上。粘合剂10例如为环氧树脂、金属(此时为共晶焊)、玻璃焊料等。
第8步,请参阅图1h,采用金属线11连接盖帽芯片单元3a上的焊垫凸起7和封装基板8上的焊垫或焊垫凸起9。例如采用引线键合工艺,包括热压键合、超声键合、热超声球键合等。
第9步,请参阅图1,采用封装材料12将封装基板8上的各部分予以封装,然后再对封装基板8进行切割以得到各个封装好的半导体器件芯片。常用的封装材料12包括塑料、陶瓷等。
上述用于晶圆级封装的密闭结构及其制造方法是采用两片晶圆键合的方式实现对半导体器件的密闭保护,并且在晶圆键合之前还需要在盖帽晶圆上刻蚀以形成腔体,同时采用硅通孔(TSV,ThroughSiliconVia)手段将半导体器件的输入输出焊垫引出来。无论是晶圆刻蚀、晶圆键合、硅通孔技术、引线键合都面临着成本高、工艺周期耗时长的问题。某些MEMS器件和/或IC器件受限于上述工艺技术,还面临着良品率低、体积大的问题。
除了上述用于晶圆级封装的密闭结构及其制造方法,还有一些技术文献公开了其他用于晶圆级封装的密闭结构及其制造方法。
公开号为CN1463911A、公开日为2003年12月31日的中国发明专利申请公开了一种微机电元件的晶圆级封装装置,并提供了两个实施例。在第一实施例中,所述封装装置包括微机电元件晶圆和封装晶圆,微机电元件制作在微机电元件晶圆上。在微机电元件晶圆上排列有多个晶片(即芯片)单元,在晶片单元的输入输出焊垫上设置第一焊料凸块,在晶片单元外围设置环形焊料凸块作为第一保护环。在封装晶圆上贯穿设置多个金属导体柱,在金属导体柱两端均设置第二焊料凸块,在封装晶圆表面设置环形焊料凸块作为第二保护环。将第一焊料凸块、第一保护环分别对应粘合安装在第二焊料凸块、第二保护环上。最终,微机电元件位于由两块晶圆作为两个底面、由第一保护环和第二保护环作为侧壁的密闭结构中。第一焊料凸块、第二焊料凸块和金属导体柱将微机电元件的输入输出焊垫引出到封装晶圆外侧。在第二实施例中,所述封装装置包括基板和封装晶圆,微机电元件制作在封装晶圆上,其余与第一实施例相同。该文献以金属材料的焊料凸块与两片晶圆一起构成晶圆级封装的密闭结构,工艺较为复杂且成本较高,还需要用到硅通孔技术进行引线。
公开号为CN101123231A、公开日为2008年2月13日的中国发明专利申请公开了一种微机电系统的晶圆级芯片尺寸封装结构与制造方法,并提供了两个实施例。在第一实施例中,所述封装结构包括微机电系统晶圆和保护外盖。在微机电系统晶圆上制作有微机电系统,并设置有焊垫。在保护外盖上由苯并环丁烯(BCB)通过光刻工艺形成空腔壁。空腔壁压合在焊垫上,使得微机电系统位于由两块晶圆作为两个底面、由空腔壁和焊垫作为侧壁的密闭结构中。与焊垫侧面接触的外引线将微机电系统的输入输出焊垫引出到微机电系统晶圆外侧。在第二实施例中,在保护外盖上由玻璃胶通过丝网印刷工艺形成空腔壁,其余与第一实施例相同。该文献以高分子材料的空腔壁与两片晶圆一起构成晶圆级封装的密闭结构,并且引线结构较为复杂,工艺步骤较多且成本较高。
公开号为CN101533832A、公开日为2009年9月16日的中国发明专利申请公开了一种微机电系统器件与集成电路的集成芯片与集成方法。所述集成芯片包括:在第一衬底上生成的微机电系统器件、环绕微机电系统器件生成的第一封装环、在第二衬底上生成的与微机电系统器件相对应的集成电路、环绕集成电路生成且与第一封装环融合对接的第二封装环。最终,微机电系统器件和集成电路一起位于由两块衬底作为两个底面、由第一封装环和第二封装环作为侧壁的密闭结构中。微机电系统器件和集成电路之间形成有必要的电学连接,而对外的电学连接则由第一衬底或第二衬底的通孔引出。该文献也是以金属材料的封装环与两片晶圆一起构成晶圆级封装的密闭结构,工艺较为复杂且成本较高,也需要用到硅通孔技术进行引线。
发明内容
由以上记载可知,现有方案均是采用晶圆键合方式,以金属材料或高分子材料作为键合材料来形成用于晶圆级封装的密闭结构。所述密闭结构均以两片晶圆作为两个底面、以金属材料或高分子材料作为侧壁,其制造成本较高、工艺较复杂。本申请所要解决的技术问题提供一种可用于半导体器件的晶圆级封装的密闭结构,通过特殊的结构设计来降低工艺成本、减少工艺步骤,同时提供易于实现的引线方案。
为解决上述技术问题,本申请用于晶圆级封装的密闭结构是在基底晶圆上制造半导体器件,并在基底晶圆上的各个半导体器件外围以光刻胶形成环形的墙体,还在墙体上方接合有光刻胶或玻璃材质的屋顶,所述基底晶圆、墙体和屋顶构成密闭结构将各个半导体器件包围在内。
本申请用于晶圆级封装的密闭结构的制造方法之一是:首先在基底晶圆上制造完成半导体器件,半导体器件在基底晶圆上具有输入输出焊垫;然后在基底晶圆上形成光刻胶材料的墙体,墙体呈环状包围在每个半导体器件的外围;半导体器件的焊垫在墙体之外;然后在盖帽晶圆的表面淀积一层防粘层,并在防粘层上形成光刻胶或玻璃材质的屋顶;然后将盖帽晶圆倒置与基底晶圆进行晶圆键合,墙体与屋顶连为一体并在每个半导体器件的外围形成一个密闭结构;半导体器件的焊垫在该密闭结构之外;然后剥离掉带有防粘层的盖帽晶圆;然后在基底晶圆上每个半导体器件的焊垫之上生长焊垫凸块;然后将基底晶圆切割得到每个半导体器件的芯片;然后将半导体器件的芯片倒装至封装基板上,芯片上的焊垫凸起与封装基板上的焊垫或焊垫凸起通过焊接连为一体;最后采用封装材料将封装基板上的各部分予以封装,再对封装基板进行切割以得到封装好的半导体器件芯片。
本申请用于晶圆级封装的密闭结构的制造方法之二是:首先在基底晶圆上刻蚀通孔,再将基底晶圆翻过来研磨使通孔贯穿基底晶圆;然后在基底晶圆上制造完成半导体器件,半导体器件的输入输出焊垫位于通孔上方;然后在基底晶圆上形成光刻胶材料的墙体,墙体呈环状包围在每个半导体器件的外围;然后在盖帽晶圆的表面淀积一层防粘层;然后在防粘层上形成光刻胶或玻璃材质的屋顶;然后将盖帽晶圆倒置与基底晶圆进行晶圆键合,墙体与屋顶连为一体并在每个半导体器件的外围形成一个密闭结构;然后在通孔中形成与半导体器件的焊垫具有电性连接的接触孔电极;然后在基底晶圆底面形成与接触孔电极具有电性连接的焊垫凸起;然后剥离掉带有防粘层的盖帽晶圆;然后将基底晶圆切割得到每个半导体器件的芯片;然后将半导体器件的芯片正装至封装基板上,芯片底面的焊垫凸起与封装基板上的焊垫或焊垫凸起通过焊接连为一体;最后采用封装材料将封装基板上的各部分予以封装,再对封装基板进行切割以得到封装好的半导体器件芯片。
与现有的用于晶圆级封装的密闭结构相比,本申请仅使用一片晶圆作为一个底面,以光刻胶作为侧壁,以光刻胶或玻璃作为另一个底面来构成密闭结构,这将显著地减小封装后的体积,并能降低封装成本。
与现有的用于晶圆级封装的密闭结构的制造方法相比,本申请主要采用光刻和/或旋涂工艺来制作密闭结构,工艺成熟,能够精确控制密闭结构的墙体厚度,还可重复利用盖帽晶圆从而降低生产成本。
附图说明
图1是现有的用于晶圆级封装的密闭结构的示意图。
图1a至图1h是现有的用于晶圆级封装的密闭结构的制造方法的各步骤示意图。
图2是本申请用于晶圆级封装的密闭结构的实施例一的示意图。
图2a至图2i是本申请的密闭结构的实施例一的制造方法的各步骤示意图。
图3是本申请用于晶圆级封装的密闭结构的实施例二的示意图。
图3a至图3l是本申请的密闭结构的实施例二的制造方法的各步骤示意图。
图4a至图4b是本申请的密闭结构的实施例二的制造方法(变形)的各步骤示意图。
图5是本申请用于晶圆级封装的密闭结构的实施例三的示意图。
图中附图标记说明:1为基底晶圆;1a为基底芯片单元;2为半导体器件;3为盖帽晶圆;3a为盖帽芯片单元;4a为保护凸起;4b为连接凸起;5为键合材料;6为接触孔电极;6a为通孔;7为盖帽晶圆上的焊垫凸起;8为封装基板;9为封装基板上的焊垫或焊垫凸起;10为粘合剂;11为金属线;12为封装材料;13为墙体;14为防粘层;15为屋顶;16为基底晶圆正面的焊垫凸起;17为焊料;18为基底晶圆底面的焊垫凸起。
具体实施方式
请参阅图2,这是本申请用于对半导体器件进行晶圆级封装的密闭结构的实施例一。在基底晶圆1上具有多个半导体器件2,所述半导体器件2包括MEMS器件以及除MEMS器件以外的IC器件。每个半导体器件2的外围都由墙体13形成环形侧壁,环形侧壁又接合屋顶15。切割基底晶圆1后得到基底芯片单元1a。基底芯片单元1a、墙体13和屋顶15便构成了保护每个半导体器件2的密闭结构。其中,墙体13为光刻胶材料,屋顶15为光刻胶或玻璃材料,因此仅使用光刻工艺和/或旋涂工艺就可以制造。优选地,所述密闭结构具有气密性,内部可以为真空或者填充气体。每个半导体器件2的焊垫在所述密闭结构之外,且通过焊垫凸起16、焊料17电性连接封装基板8上的焊垫或焊垫凸起9。可选地,焊料17也可省略。
本申请用于晶圆级封装的密闭结构的实施例一的制造方法包括如下各个步骤:
第1步,请参阅图2a,在基底晶圆1上制造完成半导体器件2,半导体器件2在基底晶圆1上具有输入输出焊垫。
第2步,请参阅图2b,采用光刻工艺在基底晶圆1上形成光刻胶材料的墙体13。墙体13优选为负性光刻胶,例如为SU-8光刻胶。墙体13呈环状,包围在每个半导体统器件2的外围。半导体器件2的焊垫在墙体13之外。
第3步,请参阅图2c,在盖帽晶圆3的表面淀积一层防粘层14。防粘层14例如为氧化硅、氮化硅、氮氧化硅等材料。
第4步,请参阅图2d,采用旋涂工艺在防粘层14上形成光刻胶或玻璃材质的屋顶15。屋顶15优选为负性光刻胶,例如与墙体13选用相同材料。优选地,再采用光刻和/或刻蚀工艺去除屋顶15的多余部分,以使剩余的屋顶15大致相当于墙体13的外缘尺寸。
第5步,请参阅图2e,将盖帽晶圆3倒置与基底晶圆1进行晶圆键合,光刻胶材质的墙体13作为键合材料。环形的墙体13与屋顶15连成一体,并在每个半导体器件2的外围形成一个密闭结构。该密闭结构由基底晶圆1、墙体13和屋顶15所组成。半导体器件2的焊垫在该密闭结构之外。在晶圆键合时可根据需要将密闭结构抽成真空或者填充气体。
第6步,请参阅图2f,采用剥离工艺去除带有防粘层14的盖帽晶圆3。通常盖帽晶圆3未受损坏,还可以重复使用,从而降低成本。
第7步,请参阅图2g,在基底晶圆1上每个半导体器件2的焊垫上生长与其电性连接的焊垫凸块16,例如采用溅射和/或电镀工艺。
第8步,请参阅图2h,将基底晶圆1减薄,并切割基底晶圆1得到半导体器件2的单颗芯片。每颗芯片主要包括基底芯片单元1a及其上的半导体器件2。
第9步,请参阅图2i,封装基板8上具有焊垫或焊垫凸起9,封装基板8上的焊垫或焊垫凸起9的位置与基底芯片单元1a上的焊垫凸起16的位置相对应。将基底芯片单元1a倒装至封装基板8上,基底芯片单元1a上的焊垫凸起2a与封装基板8上的焊垫或焊垫凸起9通过焊料17进行焊接连为一体。可选地,焊料17也可省略。此时,每个半导体器件2的输入输出焊垫得以电性引出到封装基板8的焊垫或焊垫凸起9。
第10步,请参阅图2,采用封装材料12将封装基板8上的各部分予以封装,然后再对封装基板8进行切割以得到封装好的半导体器件芯片。常用的封装材料12包括塑料、陶瓷等。
本申请的实施例一提供了一种新型的用于晶圆级封装的密闭结构,以一片晶圆作为一个底面,以光刻胶作为侧壁,以光刻胶或玻璃作为另一个底面来构成密闭结构。首先,该密闭结构省略了另一片晶圆(盖帽晶圆)的厚度,因此可以减小芯片体积。其次,该密闭结构主要以光刻胶和/或玻璃来制造,工艺简单且成本低廉。再次,该密闭结构的墙体厚度可根据器件性能要求进行调整,适用于小尺寸的芯片。然后,该密闭结构为非金属材料,不会残留有害物质影响周边结构或后续工艺。然后,用于形成密闭结构的盖帽晶圆可以重复使用,从而降低成本。防粘层可用于降低屋顶与盖帽晶圆之间的附着力,便于两者相脱离。然后,该密闭结构省略了晶圆刻蚀、硅通孔技术,可以提高敏感器件的良品率。然后,所采用的晶圆键合属于低温键合,反应温度通常在80至150摄氏度之间,不仅成本很低,而且适用于对高温敏感的半导体器件。但是,某些光刻胶(例如SU-8光刻胶)具有一定的吸水性,某些半导体器件对湿气敏感度很高,则应避免采用具有吸水特性的光刻胶作为密闭结构的侧壁材料。
请参阅图3,这是本申请用于对半导体器件进行晶圆级封装的密闭结构的实施例二。在基底晶圆1上具有多个半导体器件2,所述半导体器件2包括MEMS器件以及除MEMS器件以外的IC器件。每个半导体器件2的外围都由墙体13形成环形侧壁,环形侧壁又接合屋顶15。切割基底晶圆1后得到基底芯片单元1a。基底芯片单元1a、墙体13和屋顶15便构成了保护每个半导体器件2的密闭结构。其中,墙体13为光刻胶材料,屋顶15为光刻胶或玻璃材料,因此仅使用光刻工艺和/或旋涂工艺就可以制造。优选地,所述密闭结构具有气密性,内部可以为真空或者填充气体。每个半导体器件2的焊垫在所述密闭结构之内,且通过接触孔电极6、基底晶圆1底面的焊垫凸起18、焊料17电性连接封装基板8上的焊垫或焊垫凸起9。可选地,焊料17也可省略。
本申请用于晶圆级封装的密闭结构的实施例二的制造方法包括如下各个步骤:
第1步,请参阅图3a,采用光刻和刻蚀工艺在基底晶圆1上刻蚀通孔6a。
第2步,请参阅图3b,将基底晶圆1翻过来,研磨基底晶圆1直至露出通孔6a,例如采用化学机械研磨(CMP)工艺。此时通孔6a贯穿基底晶圆1。
所述方法第1步中,如果基底晶圆1正置;则在所述方法第2步中,将基底晶圆1倒置。所述方法第1步中,如果基底晶圆1倒置;则在所述方法第2步中,将基底晶圆1正置。
第3步,请参阅图3c,将基底晶圆1正置,在基底晶圆1上制造完成半导体器件2,半导体器件2的焊垫位于通孔上方。
第4步,请参阅图3d,将基底晶圆1正置,采用光刻工艺在基底晶圆1上形成光刻胶材料的墙体13。墙体13优选为负性光刻胶,例如为SU-8光刻胶。墙体13呈环状,包围在每个微机电系统器件2的外围。墙体13同时将半导体器件2的焊垫也包围在内。
第5步,请参阅图3e,在盖帽晶圆3的表面淀积一层防粘层14。防粘层14例如为氧化硅、氮化硅、氮氧化硅等。
第6步,请参阅图3f,采用旋涂工艺在防粘层14上形成光刻胶或玻璃材质的屋顶15。屋顶15优选为负性光刻胶,例如与墙体13选用相同材料。优选地,再采用光刻和/或刻蚀工艺去除屋顶15的多余部分,以使剩余的屋顶15大致相当于墙体13的外缘尺寸。
第7步,请参阅图3g,将盖帽晶圆3倒置与基底晶圆1进行晶圆键合,光刻胶材质的墙体13作为键合材料。环形的墙体13与屋顶15连成一体,并在每个微机电系统器件2的外围形成一个密闭结构。该密闭结构由基底晶圆1、墙体13和屋顶15所组成。半导体器件2的焊垫在该密闭结构之内。在晶圆键合时可根据需要将密闭结构抽成真空或者填充气体。
第8步,请参阅图3h,将键合后的两片晶圆倒置,此时基底晶圆1倒置位于上方,盖帽晶圆3正置位于下方。在通孔6a中形成与半导体器件2的焊垫具有电性连接的接触孔电极6,例如采用溅射和/或电镀工艺。
第9步,请参阅图3i,仍将键合后的两片晶圆倒置,在基底晶圆1的底面(此时在最上方)生长与接触孔电极6具有电性连接的焊垫凸起18。基底晶圆1底面的焊垫凸起18与半导体器件2的焊垫分别位于基底晶圆1的两侧表面,且通过接触孔电极6电性连接。
第10步,请参阅图3j,采用剥离工艺去除带有防粘层14的盖帽晶圆3。通常盖帽晶圆3未受损坏,还可以重复使用,从而降低成本。
第11步,请参阅图3k,将基底晶圆1减薄,并切割基底晶圆1得到半导体器件2的单颗芯片。每颗芯片主要包括基底芯片单元1a及其上的半导体器件2。
第12步,请参阅图3l,封装基板8上具有焊垫或焊垫凸起9,封装基板8上的焊垫或焊垫凸起9的位置与基底芯片单元1a底面的焊垫凸起18的位置相对应。将基底芯片单元1a正装到封装基板8上,基底芯片单元1a底面的焊垫凸起18与封装基板8上的焊垫或焊垫凸起9通过焊料17进行焊接连为一体。可选地,焊料17也可省略。此时,每个半导体器件2的焊垫得以电性引出到封装基板8的焊垫焊垫凸起9。
第13步,请参阅图3,采用封装材料12将封装基板8上的各部分予以封装,然后再对封装基板8进行切割以得到封装好的半导体器件芯片。常用的封装材料12包括塑料、陶瓷等。
上述制造方法的第1步至第3步可以变形为如下的第1’步至第2’步,然后继续上述第4步至第13步。
第1’步,请参阅图4a,在基底晶圆1上制造完成半导体器件2,半导体器件2在基底晶圆1上具有输入输出焊垫。
第2’步,请参阅图4b,将基底晶圆1倒置,采用光刻和刻蚀工艺在基底晶圆1上刻蚀通孔6a,通孔6a的底部为半导体器件2的焊垫。
本申请的实施例二提供了一种新型的用于晶圆级封装的密闭结构,也是以一片晶圆作为一个底面,以光刻胶作为侧壁,以光刻胶或玻璃作为另一个底面来构成密闭结构。实施例二与实施例一相比具有如下区别:首先,实施例一采用倒装方式进行芯片封装,而实施例二采用正装方式进行芯片封装,两者可用于不同的半导体器件。其次,实施例一将半导体器件的焊垫置于密闭结构之外,而实施例二则将半导体器件包围在密闭结构之中。再次,实施例一省略了硅通孔技术,而实施例二采用了硅通孔技术,这样带来的好处是实施例二可以降低芯片封装后的高度。
请参阅图5,这是本申请用于对半导体器件进行晶圆级封装的密闭结构的实施例三。实施例三与实施例二的区别仅在于:实施例二中半导体器件2的焊垫在所述密闭结构之内,而实施例三中半导体器件2的焊垫在所述密闭结构之外。实施例二的制造方法及变形形式均同样适用于实施例三。
以上仅为本申请的优选实施例,并不用于限定本申请。对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (10)
1.一种用于晶圆级封装的密闭结构,其特征是,在基底晶圆上制造半导体器件,并在基底晶圆上的各个半导体器件外围以光刻胶形成环形的墙体,还在墙体上方接合有光刻胶或玻璃材质的屋顶,所述基底晶圆、墙体和屋顶构成密闭结构将各个半导体器件包围在内。
2.根据权利要求1所述的用于晶圆级封装的密闭结构,其特征是,所述密闭结构具有气密性,内部为真空或者填充气体。
3.根据权利要求1所述的用于晶圆级封装的密闭结构,其特征是,所述基底晶圆切割后得到基底芯片单元,基底芯片单元倒装到封装基板上,半导体器件的焊垫或焊垫凸起在所述密闭结构之外,且电性连接至封装基板上的焊垫或焊垫凸起。
4.根据权利要求1所述的用于晶圆级封装的密闭结构,所述基底晶圆切割后得到基底芯片单元,基底芯片单元与封装基板之间采用正装方式,半导体器件的焊垫或焊垫凸起在所述密闭结构之内或之外,且通过贯穿基底晶圆的接触孔电极引至基底晶圆另一侧表面的焊垫或焊垫凸起,再电性连接至封装基板上的焊垫或焊垫凸起。
5.一种用于晶圆级封装的密闭结构的制造方法,其特征是,首先在基底晶圆上制造完成半导体器件,半导体器件在基底晶圆上具有输入输出焊垫;然后在基底晶圆上形成光刻胶材料的墙体,墙体呈环状包围在每个半导体器件的外围;半导体器件的焊垫在墙体之外;然后在盖帽晶圆的表面淀积一层防粘层,并在防粘层上形成光刻胶或玻璃材质的屋顶;然后将盖帽晶圆倒置与基底晶圆进行晶圆键合,墙体与屋顶连为一体并在每个半导体器件的外围形成一个密闭结构;半导体器件的焊垫在该密闭结构之外;然后剥离掉带有防粘层的盖帽晶圆;然后在基底晶圆上每个半导体器件的焊垫之上生长焊垫凸块;然后将基底晶圆切割得到每个半导体器件的芯片;然后将半导体器件的芯片倒装至封装基板上,芯片上的焊垫凸起与封装基板上的焊垫或焊垫凸起通过焊接连为一体;最后采用封装材料将封装基板上的各部分予以封装,再对封装基板进行切割以得到封装好的半导体器件芯片。
6.根据权利要求5所述的用于晶圆级封装的密闭结构的制造方法,其特征是,墙体和屋顶均为负性光刻胶。
7.根据权利要求5所述的用于晶圆级封装的密闭结构的制造方法,其特征是,形成屋顶后再采用光刻和/或刻蚀工艺去除屋顶的多余部分,以使剩余的屋顶大致相当于墙体的外缘尺寸。
8.一种用于晶圆级封装的密闭结构的制造方法,其特征是,首先在基底晶圆上刻蚀通孔,再将基底晶圆翻过来研磨使通孔贯穿基底晶圆;然后在基底晶圆上制造完成半导体器件,半导体器件的输入输出焊垫位于通孔上方;然后在基底晶圆上形成光刻胶材料的墙体,墙体呈环状包围在每个半导体器件的外围;然后在盖帽晶圆的表面淀积一层防粘层,并在防粘层上形成光刻胶或玻璃材质的屋顶;然后将盖帽晶圆倒置与基底晶圆进行晶圆键合,墙体与屋顶连为一体并在每个半导体器件的外围形成一个密闭结构;然后在通孔中形成与半导体器件的焊垫具有电性连接的接触孔电极;然后在基底晶圆底面形成与接触孔电极具有电性连接的焊垫凸起;然后剥离掉带有防粘层的盖帽晶圆;然后将基底晶圆切割得到每个半导体器件的芯片;然后将半导体器件的芯片正装至封装基板上,芯片底面的焊垫凸起与封装基板上的焊垫或焊垫凸起通过焊接连为一体;最后采用封装材料将封装基板上的各部分予以封装,再对封装基板进行切割以得到封装好的半导体器件芯片。
9.根据权利要求8所述的用于晶圆级封装的密闭结构的制造方法,其特征是,将“首先在基底晶圆上刻蚀通孔,再将基底晶圆翻过来研磨使通孔贯穿基底晶圆;然后在基底晶圆上制造完成半导体器件,半导体器件的输入输出焊垫位于通孔上方”改为“首先在基底晶圆上制造完成半导体器件,半导体器件在基底晶圆上具有输入输出焊垫;然后在基底晶圆上刻蚀通孔,通孔底部为半导体器件的焊垫”。
10.根据权利要求8或9所述的用于晶圆级封装的密闭结构的制造方法,所述半导体器件的焊垫在墙体之内,同时也在密闭结构之内;
或者,所述半导体器件的焊垫在墙体之外,同时也在密闭结构之外。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510650220.3A CN105600738B (zh) | 2015-10-09 | 2015-10-09 | 一种用于晶圆级封装的密闭结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510650220.3A CN105600738B (zh) | 2015-10-09 | 2015-10-09 | 一种用于晶圆级封装的密闭结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105600738A true CN105600738A (zh) | 2016-05-25 |
CN105600738B CN105600738B (zh) | 2018-02-02 |
Family
ID=55981173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510650220.3A Active CN105600738B (zh) | 2015-10-09 | 2015-10-09 | 一种用于晶圆级封装的密闭结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105600738B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107555398A (zh) * | 2017-07-17 | 2018-01-09 | 西北工业大学 | 一种提高蓝宝石基f‑p腔底部表面质量的mems工艺新方法 |
CN109665487A (zh) * | 2018-12-26 | 2019-04-23 | 中芯集成电路(宁波)有限公司 | 一种mems器件晶圆级系统封装方法以及封装结构 |
CN110040683A (zh) * | 2019-04-12 | 2019-07-23 | 武汉耐普登科技有限公司 | 五金件、封装结构及其制造方法 |
CN110911293A (zh) * | 2018-09-17 | 2020-03-24 | 上海新微技术研发中心有限公司 | 一种键合结构及其制造方法 |
CN111180438A (zh) * | 2019-12-31 | 2020-05-19 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法及晶圆级封装结构 |
CN113327773A (zh) * | 2021-05-10 | 2021-08-31 | 清华大学 | 一种片上微型超级电容及封装方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101123231A (zh) * | 2007-08-31 | 2008-02-13 | 晶方半导体科技(苏州)有限公司 | 微机电系统的晶圆级芯片尺寸封装结构及其制造方法 |
CN101421826A (zh) * | 2006-03-17 | 2009-04-29 | 微量化学公司 | 微电子机械系器件的包装 |
CN102404676A (zh) * | 2010-09-08 | 2012-04-04 | 罗伯特·博世有限公司 | Mems麦克风封装 |
CN102591138A (zh) * | 2011-01-07 | 2012-07-18 | 昆山西钛微电子科技有限公司 | 双光阻墙及其制备方法 |
WO2013130125A1 (en) * | 2012-02-29 | 2013-09-06 | Aptina Imaging Corporation | Multi-chip package for imaging systems |
CN103395735A (zh) * | 2013-08-05 | 2013-11-20 | 天津大学 | 微机电系统器件的封装结构 |
-
2015
- 2015-10-09 CN CN201510650220.3A patent/CN105600738B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101421826A (zh) * | 2006-03-17 | 2009-04-29 | 微量化学公司 | 微电子机械系器件的包装 |
CN101123231A (zh) * | 2007-08-31 | 2008-02-13 | 晶方半导体科技(苏州)有限公司 | 微机电系统的晶圆级芯片尺寸封装结构及其制造方法 |
CN102404676A (zh) * | 2010-09-08 | 2012-04-04 | 罗伯特·博世有限公司 | Mems麦克风封装 |
CN102591138A (zh) * | 2011-01-07 | 2012-07-18 | 昆山西钛微电子科技有限公司 | 双光阻墙及其制备方法 |
WO2013130125A1 (en) * | 2012-02-29 | 2013-09-06 | Aptina Imaging Corporation | Multi-chip package for imaging systems |
CN103395735A (zh) * | 2013-08-05 | 2013-11-20 | 天津大学 | 微机电系统器件的封装结构 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107555398A (zh) * | 2017-07-17 | 2018-01-09 | 西北工业大学 | 一种提高蓝宝石基f‑p腔底部表面质量的mems工艺新方法 |
CN110911293A (zh) * | 2018-09-17 | 2020-03-24 | 上海新微技术研发中心有限公司 | 一种键合结构及其制造方法 |
CN109665487A (zh) * | 2018-12-26 | 2019-04-23 | 中芯集成电路(宁波)有限公司 | 一种mems器件晶圆级系统封装方法以及封装结构 |
CN109665487B (zh) * | 2018-12-26 | 2020-11-10 | 中芯集成电路(宁波)有限公司 | 一种mems器件晶圆级系统封装方法以及封装结构 |
CN110040683A (zh) * | 2019-04-12 | 2019-07-23 | 武汉耐普登科技有限公司 | 五金件、封装结构及其制造方法 |
CN111180438A (zh) * | 2019-12-31 | 2020-05-19 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法及晶圆级封装结构 |
CN111180438B (zh) * | 2019-12-31 | 2022-06-10 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法及晶圆级封装结构 |
CN113327773A (zh) * | 2021-05-10 | 2021-08-31 | 清华大学 | 一种片上微型超级电容及封装方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105600738B (zh) | 2018-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105600738A (zh) | 一种用于晶圆级封装的密闭结构及其制造方法 | |
JP7265052B2 (ja) | 性能を向上させたウエハレベルパッケージ | |
TWI409885B (zh) | 具微機電元件之封裝結構及其製法 | |
US7402905B2 (en) | Methods of fabrication of wafer-level vacuum packaged devices | |
US6710461B2 (en) | Wafer level packaging of micro electromechanical device | |
US8508039B1 (en) | Wafer scale chip scale packaging of vertically integrated MEMS sensors with electronics | |
US8633048B2 (en) | Method for fabricating package structure having MEMS elements | |
CN103818874B (zh) | Mems结构与处理电路集成系统的封装方法 | |
JP5028486B2 (ja) | 半導体装置の製造方法 | |
US9487393B2 (en) | Fabrication method of wafer level package having a pressure sensor | |
US10549985B2 (en) | Semiconductor package with a through port for sensor applications | |
US9735128B2 (en) | Method for incorporating stress sensitive chip scale components into reconstructed wafer based modules | |
US9425119B2 (en) | Package structure and fabrication method thereof | |
US10266392B2 (en) | Environment-resistant module, micropackage and methods of manufacturing same | |
TW201307183A (zh) | 在電子器件上之金屬薄屏蔽 | |
TWI236111B (en) | Apparatus and method for wafer level packaging | |
US9073750B2 (en) | Manufacturing method of micro-electro-mechanical system device and micro-electro-mechanical system device made thereby | |
CN105347289A (zh) | 适用于芯片级封装的密闭结构及其制造方法 | |
CN106206460B (zh) | 晶片封装体及其制造方法 | |
US9718674B2 (en) | Thin capping for MEMS devices | |
CN105347290A (zh) | 一种用于芯片级封装的密闭结构及其制造方法 | |
CN105347288B (zh) | 一种用于晶圆级封装的多器件密闭结构及其制造方法 | |
CN209045534U (zh) | 芯片塑封结构及晶圆片级塑封结构 | |
CN100530572C (zh) | 晶片级封装的方法 | |
KR101708531B1 (ko) | 신뢰성있는 웨이퍼레벨 본딩을 위한 캡 웨이퍼 범프 구조물 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |