CN109665487A - 一种mems器件晶圆级系统封装方法以及封装结构 - Google Patents

一种mems器件晶圆级系统封装方法以及封装结构 Download PDF

Info

Publication number
CN109665487A
CN109665487A CN201811601719.5A CN201811601719A CN109665487A CN 109665487 A CN109665487 A CN 109665487A CN 201811601719 A CN201811601719 A CN 201811601719A CN 109665487 A CN109665487 A CN 109665487A
Authority
CN
China
Prior art keywords
sealing ring
mems
chip
wafer
conductive pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811601719.5A
Other languages
English (en)
Other versions
CN109665487B (zh
Inventor
敖萨仁
石虎
李洪昌
孙尧中
李海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
China Core Integrated Circuit Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Core Integrated Circuit Ningbo Co Ltd filed Critical China Core Integrated Circuit Ningbo Co Ltd
Priority to CN201811601719.5A priority Critical patent/CN109665487B/zh
Publication of CN109665487A publication Critical patent/CN109665487A/zh
Application granted granted Critical
Publication of CN109665487B publication Critical patent/CN109665487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

本发明提供了一种MEMS器件晶圆级系统封装方法以及封装结构。所述方法包括：提供MEMS芯片，在所述MEMS芯片上形成有MEMS器件和位于所述MEMS器件外侧的第一密封环；提供承载晶圆，在所述承载晶圆上形成有与所述第一密封环上下对应的第二密封环；通过所述第一密封环和所述第二密封环将所述MEMS芯片与所述承载晶圆接合，以在所述MEMS芯片和所述承载晶圆之间形成容纳所述MEMS器件的密闭的空腔。本发明的所述方法不仅能满足对于器件的气密性要求，可以达到各个传感元件间的高效连通，同时可从封装单个器件提升到单次晶圆级封装的水平，制备效率更加高效，不仅可以防止器件的物理损耗，还可以保护其避免外界环境的干扰，有利于器件的性能和长期稳定性。

Description

一种MEMS器件晶圆级系统封装方法以及封装结构
技术领域
本发明涉及半导体技术领域，具体而言涉及一种MEMS器件晶圆级系统封装方法以及封装结构。
背景技术
系统封装(System in Package，简称SiP)将多个不同功能的有源元件，以及无源元件、微机电系统(MEMS)、光学元件等其他元件，组合到一个单元中，形成一个可提供多种功能的系统或子系统，允许异质IC集成，是最好的封装集成技术。与传统的SIP相比，晶圆级封装(wafer level package，WLP)是在晶圆上完成封装制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
MEMS器件封装与传统微电子封装的不同点在于MEMS封装要求封装盖帽不能与微机械器件接触。而且，很多结构器件的工作特性强烈依赖于密封腔室的气密性，维持器件良好的气密性不仅利于其工作性能，而且可以有效隔绝外部环境对器件的干扰，显著延长器件的服役时间。
大多数的MEMS使用的制造工艺在制造过程结束后，将其机械结构部分暴露在外，未受保护的机械元件如果跟物体接触，MEMS裸片容易受到损坏，除此之外MEMS也非常容易受到微粒、水蒸气、静摩擦力、腐蚀的影响而损坏，因此对MEMS裸片进行保护、封装是十分重要的。
针对MEMS的封装，如何简化工艺并且保证气密性以对MEMS裸片进行保护成为目前需要解决的问题。
发明内容
鉴于晶圆级系统封装的显著优势，如何能够更好的实现晶圆级系统封装是本发明要解决的技术问题。
本发明一方面提供一种MEMS器件晶圆级系统封装方法，所述方法包括：
提供MEMS芯片，在所述MEMS芯片上形成有MEMS器件和位于所述MEMS器件外侧的第一密封环；
提供承载晶圆，在所述承载晶圆上形成有与所述第一密封环上下对应的第二密封环；
通过所述第一密封环和所述第二密封环将所述MEMS芯片与所述承载晶圆接合，以在所述MEMS芯片和所述承载晶圆之间形成容纳所述MEMS器件的密闭的空腔。
可选地，所述方法包括：
在所述MEMS芯片上形成与所述MEMS器件电连接的第一导电柱结构；
在所述承载晶圆上形成与所述第一导电柱结构上下对应的第二导电柱结构，所述MEMS芯片与所述承载晶圆接合之后，所述第一导电柱结构和所述第二导电柱结构相接触。
本发明还提供了一种MEMS器件晶圆级系统封装结构，所述封装结构包括：
MEMS芯片，在所述MEMS芯片上形成有MEMS器件和位于所述MEMS器件外侧的第一密封环；
承载晶圆，在所述承载晶圆上形成有与所述第一密封环上下对应的第二密封环；其中，所述MEMS芯片形成有MEMS器件的表面沿垂直所述承载晶圆表面的方向直接堆叠接合于所述承载晶圆上；
密闭的空腔，由所述MEMS芯片、所述承载晶圆、所述第一密封环和第二密封环所限定。
可选地，在所述MEMS芯片上还设置有与所述MEMS器件电连接的第一导电柱结构，在所述承载晶圆上形成有与所述第一导电柱结构上下对应的第二导电柱结构，所述第一导电柱结构和所述第二导电柱结构相接触。
本发明还提供了一种封装体结构，所述封装体结构通过将上述的晶圆级系统封装结构切割得到，每个所述封装体结构包含至少一个MEMS芯片。
本发明的提供了一种MEMS器件晶圆级SIP封装结构和方法，该结构不仅能满足对于器件的气密性要求，可以达到各个传感元件间的高效连通，同时可从封装单个器件提升到单次晶圆级封装的水平，制备效率更加高效，不仅可以防止器件的物理损耗，还可以保护其避免外界环境的干扰，有利于器件的性能和长期稳定性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至图1B示出了本发明一个具体实施方式对MEMS芯片制备方法依次实施所获得结构的剖面示意图；
图2示出了本发明一个具体实施方式对器件芯片制备方法实施所获得结构的剖面示意图；图3A至图3D示出了本发明一个具体实施方式将MEMS芯片和器件芯片接合至承载晶圆的制备方法依次实施所获得结构的剖面示意图；
图3E示出了本发明一个具体实施方式将MEMS芯片和器件芯片接合至承载晶圆后的俯视图(注塑层未示出)；
图4A至图4B示出了本发明另一个具体实施方式对MEMS芯片制备方法依次实施所获得结构的剖面示意图；
图5示出了本发明另一个具体实施方式对器件芯片制备方法实施所获得结构的剖面示意图；
图6A至图6D示出了本发明另一个具体实施方式将MEMS芯片和器件芯片接合至承载晶圆的制备方法依次实施所获得结构的剖面示意图；
图7A示出了附图4B中左侧虚线方框内结构的局部放大图；
图7B示出了附图4B中右侧虚线方框内结构的局部放大图；
图8A示出了附图5中左侧虚线方框内结构的局部放大图；
图8B示出了附图5中右侧虚线方框内结构的局部放大图；
图9示出了本发明另一个具体实施方式将MEMS芯片和器件芯片接合至承载晶圆后的俯视图(注塑层未示出)；
图10示出了附图6A中虚线方框内结构的局部放大图；
图11示出了本发明一个具体实施方式的晶圆级系统封装方法的流程图。
具体实施方式
为了彻底理解本发明，将在下列的描述中提出详细步骤和结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
目前为了解决上述MEMS芯片封装中存在的问题，针对MEMS芯片的封装方法为在晶圆的表面做一层金属或陶瓷盖子，从而达到器件的气密性结构要求或对晶圆进行切割后对单个芯片依次进行释放和密封，但是所述方法步骤繁琐，并且密封效果不好。
鉴于目前MEMS芯片封装中存在的问题，本发明提出一种MEMS器件晶圆级系统封装方法，如图11所示，所述方法包括：
步骤S1：提供MEMS芯片，在所述MEMS芯片上形成有MEMS器件和位于所述MEMS器件外侧的第一密封环；
步骤S2：提供承载晶圆，在所述承载晶圆上形成有与所述第一密封环上下对应的第二密封环；
步骤S3：通过所述第一密封环和所述第二密封环将所述MEMS芯片与所述承载晶圆接合，以在所述MEMS芯片和所述承载晶圆之间形成容纳所述MEMS器件的密闭的空腔。
本发明的提供了一种MEMS器件晶圆级SIP封装结构和方法，该结构不仅能满足对于器件的气密性要求，可以达到各个传感元件间的高效连通，同时可从封装单个器件提升到单次晶圆级封装的水平，制备效率更加高效，不仅可以防止器件的物理损耗，还可以保护其避免外界环境的干扰，有利于器件的性能和长期稳定性。
实施例一
下面，参考图1A至图1B、图2以及图3A至图3D对MEMS器件晶圆级系统封装方法进行详细的说明。
作为示例，本发明的MEMS器件晶圆级系统封装方法，包括以下步骤：
首先，执行步骤一，如图1A-1B所示，提供MEMS芯片，在所述MEMS芯片上形成有MEMS器件101和位于所述MEMS器件外侧的第一密封环103。
具体地，所述MEMS芯片的形成方法包括：
执行步骤A：如图1A所示，提供MEMS晶圆100，在所述MEMS晶圆上形成有多个所述MEMS芯片。
可选地，所述MEMS晶圆100包括半导体衬底，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
其中，在所述MEMS晶圆100上执行MEMS工艺，以形成若干结构完全相同的MEMS芯片。在每个所述芯片中均包括MEMS器件101。
可选地，在所述MEMS芯片上形成有MEMS器件101，所述MEMS器件101可以为MEMS加速传感器、压力传感器、MEMS麦克风等中的至少一种，并不局限于某一种。
其中所述MEMS器件101在完成封装之后通常具有密闭的空腔，在该步骤中为制备完成各功能元件但并未形成空腔前的结构。
其中，在所述MEMS芯片上形成有位于所述MEMS器件外侧的第一密封环103，用于在封装之后在MEMS器件中形成密闭的空腔，以保护MEMS器件101，以满足对于器件的气密性要求，防止MEMS器件受到微粒、水蒸气、静摩擦力、腐蚀的影响。
在本发明的实施例中，所述第一密封环设置于MEMS芯片上MEMS器件的周围，其除了密封作用之外，还用于在接合之后形成容纳MEMS器件的密闭空腔，因此与在晶圆周围封装时形成的密封环完全不同。
其中，所述第一密封环的材料为导电材料或绝缘材料。例如，所述第一密封环选用金属材料。所述第一密封环的材料并不局限于某一种，只要能够在将所述MEMS芯片接合至承载晶圆上以后起到密封作用即可。
可选地，在所述MEMS晶圆的正面形成重布线层，以与所述MEMS芯片中的MEMS器件电连接。可选地，所述在所述MEMS芯片上形成与所述MEMS器件电连接的第一导电柱结构102。
具体地，所述第一导电柱结构102与所述重布线层电连接，所述第一导电柱结构102通过所述重布线层实现与所述MEMS器件的电连接。
可选地，所述第一导电柱结构102结构可以位于所述第一密封环的一侧。例如所述第一导电柱结构102结构可以位于所述第一密封环的内侧，如图1A所示，以在接合之后使第一导电柱结构102位于密闭的空腔之中，对所述第一导电柱结构102起到保护作用。当然，所述第一导电柱结构102结构也可以位于所述第一密封环的外侧，以余留更多的空间，使所述密闭的空腔内集成更多的功能器件。所述第一导电柱结构102结构位于所述第一密封环的内侧或外侧可以根据器件设计的需要进行选择。
进一步，所述第一导电柱结构可以为多个彼此间隔设置的柱状结构，如图9所示。
执行步骤B：对所述MEMS晶圆的背面进行减薄工艺并将所述MEMS晶圆的背面粘贴至保护膜上。
可选地，减薄工艺为:机械研磨工艺、化学机械研磨或者刻蚀工艺中的至少一种，为避免重复，在后续的实施例中不再对减薄的方法进行赘述。
可选地，如图1B所示，将所述MEMS晶圆的背面粘贴至保护膜104上，以用于在切割过程中对所述MEMS晶圆进行保护。
其中，所述保护膜包括蓝膜或干膜中的一种。
执行步骤C：将所述MEMS晶圆进行切割，以得到多个独立的所述MEMS芯片。
可选地，如图1B所示，将所述MEMS晶圆进行切割，以将所述MEMS芯片成为独立的芯片，其中切割方法可以选用常规的切割方法。
可选地，在该步骤中，除了形成MEMS芯片，还可以形成器件芯片，如图2所示，形成器件芯片的方法包括：
在所述器件晶圆200的正面形成重布线层，以与所述器件芯片中的功能器件201电连接；
在所述器件晶圆上形成位于所述功能器件外侧的第三密封环203；
在进行切割之前，对所述器件晶圆的背面进行研磨并将所述器件晶圆的背面粘贴至保护膜204上；
将所述器件晶圆进行切割，以得到多个独立的所述器件晶圆。
可选地，在器件芯片上形成与所述功能器件电连接的第三导电柱结构202。
具体地，所述第三导电柱结构202与器件芯片上形成的重布线层电连接，所述第三导电柱结构202通过所述重布线层实现与所述功能器件的电连接。
可选地，第三导电柱结构202可以位于所述第三密封环的一侧。例如所述第三导电柱结构202可以位于所述第三密封环的内侧，如图2所示，以在接合之后使第一导电柱结构102位于密闭的空腔之中，对所述第三导电柱结构202起到保护作用。当然，所述第三导电柱结构202结构可以位于所述第三密封环的外侧，以余留更多的空间，使所述密闭的空腔内集成更多的功能器件。所述第三导电柱结构202位于所述第一密封环的内侧或外侧可以根据器件设计的需要进行选择。
其中，形成所述器件芯片的方法可以参照上述MEMS芯片的方法，当然还可以对所述方法进行改进和变形。
可选地，器件晶圆200为完成器件制作，形成有多个器件芯片的器件晶圆。具体地，器件晶圆均包括半导体衬底，半导体衬底不再赘述。
值得一提的是，器件芯片还可以是形成在器件晶圆正面以内的多个不同结构的芯片，功能不同的芯片。
示例性地，还包括对器件晶圆进行减薄的工艺，具体地可参照对MEMS晶圆减薄的工艺。
执行步骤二，提供承载晶圆300，在所述承载晶圆上形成有与所述第一密封环上下对应的第二密封环306。
具体地，如图3A所示，其中，所述承载晶圆300可以为硅转接板(Interposer)，所述承载晶圆300用于将所述MEMS芯片，或所述MEMS芯片和器件芯片接合至所述承载晶圆300上，以和所述MEMS芯片配合形成密闭的空腔。
其中，所述承载晶圆300均包括半导体衬底，半导体衬底不再赘述。
进一步，在所述承载晶圆300还可以形成其他容纳结构，如空腔或凹槽等结构，在所述空腔或凹槽中添加吸气剂，以进一步提升芯片的密封性能。
可选地，在所述承载晶圆的正面形成第一UBM304和所述第二密封环306。
其中，在所述承载晶圆的正面依次形成第一绝缘层301、第二绝缘层302和第三绝缘层303，其中，在所述承载晶圆的对称地形成第一绝缘层301、第二绝缘层302和第三绝缘层303。其中，所述第一UBM304形成第一绝缘层301、第二绝缘层302和第三绝缘层303中。
可选地，在所述承载晶圆中还可以进一步形成硅通孔，以实现所述承载晶圆的正面和背面的电连接，用于对所述承载晶圆引线。
进一步，在所述承载晶圆的背面形成焊球305，以与所述第二UBM电连接。
进一步，如图3B所示，所述方法还包括在所述承载晶圆上形成与所述第一导电柱结构上下对应的第二导电柱结构307，所述MEMS芯片与所述承载晶圆接合之后，所述第一导电柱结构和所述第二导电柱结构相接触，用于实现电连接。
此外，在所述承载晶圆上形成有与所述第三密封环上下对应的第四密封环；
通过所述第三密封环和所述第四密封环将所述器件芯片与所述承载晶圆接合，以在所述器件芯片和所述承载晶圆之间形成密闭的空腔。
执行步骤三，通过所述第一密封环和所述第二密封环将所述MEMS芯片与所述承载晶圆接合，以在所述MEMS芯片和所述承载晶圆之间形成容纳所述MEMS器件的密闭的空腔。
具体地，如图3C所示，将所述MEMS芯片接合至所述承载晶圆上，其中所述承载晶圆中的所述第二密封环的间距与所述MEMS芯片上的第一密封环的间距完全相同，上下对应，因此将所述第一密封环和所述第二密封环对准，然后将所述MEMS芯片与所述承载晶圆接合，进而在所述MEMS芯片和所述承载晶圆之间形成容纳所述MEMS器件的密闭的空腔。
在接合过程中，所述承载晶圆中的所述第二导电柱结构的间距与所述MEMS芯片上的第一导电柱结构的间距完全相同，上下对应，因此将所述第一密封环和所述第二密封环对准之后，所述第一导电柱结构和所述第二导电柱结构上下也完全对准，在将所述MEMS芯片与所述承载晶圆接合之后，所述第一导电柱结构和所述第二导电柱结构之间接触，进而形成电连接。
类似的，将所述第四密封环和所述第三密封环对准，然后将所述器件芯片与所述承载晶圆接合，进而在所述器件芯片和所述承载晶圆之间形成密闭的空腔。
为了实现更好的电连接，在所述接合步骤之后，所述方法还进一步包括回流工艺，以使所述第一导电柱结构和第二导电柱结构之间，第三导电柱结构和第四导电柱结构之间形成更加稳固的电连接。
其中，可以通过任何适合的方法实现所述承载晶圆和所述器件芯片、所述MEMS芯片的接合，例如承载晶圆利用热键合的方式进行接合，或者承载晶圆利用键合材料层通过粘接工艺相键合。示例性地，所述键合材料层可以为有机薄膜，有机薄膜可以包括各种有机膜层，例如芯片连接薄膜(die attach film，DAF)、干膜(dry film)等。键合材料层的厚度根据需要设置，并且键合材料层的层数也不限于一层，而可以是两层或更多层。
进一步，在接合过程中为了更好地对接合的器件进行保护，还可以将所述承载晶圆设置于保护膜上。
示例性的，在本发明的一实施例中，在所述承载晶圆上接合多个所述MEMS芯片和多个所述器件芯片，其中，所述MEMS芯片和所述器件芯片间隔、交替设置。例如，一个MEMS芯片和一个所述器件芯片相邻设置，以形成基本重复单元，在所述承载晶圆上形成多个所述重复单元形成的阵列，例如N行、M列等，其中M和N为自然数。
接着，执行步骤四，对所述承载晶圆的正面进行注塑工艺，以覆盖所述MEMS芯片。
具体地，如图3C所示，对所述承载晶圆的正面进行注塑工艺，以形成注塑层308并覆盖所述MEMS芯片和器件芯片。
其中，注塑材料可以选用常规的材料，例如可以为导热塑胶材料等，并不局限于某一种，例如环氧树脂等。
接着，执行步骤五，执行芯片切割工艺，以得到包含至少一个所述MEMS芯片的封装体。
如图3D所示，执行切割工艺，例如可以沿切割道对承载晶圆进行切割工艺，以将集成在晶圆上的多个芯片分割为各自独立的封装体，该封装体形成一个可提供多种功能的系统或子系统，该功能取决于实际集成的芯片的功能。
示例性地，执行切割工艺，以得到独立的封装体，例如在每个封装体内包含一个MEMS芯片和一个器件芯片。
至此，完成了对本发明的MEMS器件晶圆级SIP封装方法的关键步骤的介绍，所述方法制备得到的结构不仅能满足对于器件的气密性要求，可以达到各个传感元件间的高效连通，同时可从封装单个器件提升到单次晶圆级封装的水平，制备效率更加高效，不仅可以防止器件的物理损耗，还可以保护其避免外界环境的干扰，有利于器件的性能和长期稳定性。
实施例二
下面，参考图4A至图4B、图5、图6A至图6D、图7A至图7B、图8A至图8B以及图9对MEMS器件晶圆级系统封装方法进行详细的说明。
作为示例，本发明的MEMS器件晶圆级系统封装方法，需要说明的是，在该实施例中，与实施例一相同的部分不再赘述，仅详细介绍与实施例一不同的部分，所述方法包括以下步骤：
首先，执行步骤一，如图4A-4B所示，提供MEMS芯片，在所述MEMS芯片上形成有MEMS器件401和位于所述MEMS器件外侧的第一密封环403。
具体地，所述MEMS芯片的形成方法包括：
执行步骤A：如图4A所示，提供MEMS晶圆400，在所述MEMS晶圆上形成有多个所述MEMS芯片。
可选地，在所述MEMS芯片上形成有MEMS器件401，所述MEMS器件401可以为MEMS加速传感器、压力传感器、MEMS麦克风等中的至少一种，并不局限于某一种。
其中所述MEMS器件401在完成封装之后通常具有密闭的空腔，在该步骤中为制备完成各功能元件但并未形成空腔前的结构。
其中，在所述MEMS芯片上形成有位于所述MEMS器件外侧的第一密封环403，用于在封装之后在MEMS器件中形成密闭的空腔，以保护MEMS器件401，以满足对于器件的气密性要求，防止MEMS器件受到微粒、水蒸气、静摩擦力、腐蚀的影响。
在本发明的实施例中，所述第一密封环设置于MEMS芯片上MEMS器件的周围，其除了密封作用之外，还用于在接合之后形成容纳MEMS器件的密闭空腔，因此与在晶圆周围封装时形成的密封环是完全不同。
其中，所述第一密封环的材料为导电材料或绝缘材料。可选地，在所述MEMS晶圆的正面形成重布线层，以与所述MEMS芯片中的MEMS器件电连接。
可选地，所述在所述MEMS芯片上形成与所述MEMS器件电连接的第一导电柱结构402。
具体地，所述第一导电柱结构402与所述重布线层电连接，所述第一导电柱结构402通过所述重布线层实现与所述MEMS器件的电连接。
在该实施例中与实施例一不同的是，所述第一导电柱结构绝缘地内嵌于所述第一密封环中。
其中，所述绝缘地内嵌于所述第一密封环中是指所述第一导电柱结构和所述第一密封环之间不能电连接，必须相互隔离。
其中，所述第一密封环的材料不同时，所述第一密封环和所述第一导电柱结构的设置也是不同的：
当所述第一密封环选用绝缘材料时，所述第一导电柱结构402直接内嵌于所述第一密封环403中即可，如图6D所示，并且所述第一导电柱结构和所述第一密封环之间可以相互接触，当然第一导电柱结构和所述第一密封环之间也可以具有一定的间隔。相应地，在所述承载晶圆中，所述第二导电柱结构直接内嵌于所述第二密封环。
当所述第一密封环选用导电材料时，如图7A和7B所示，在所述第一导电柱结构402和所述第一密封环403之间设置有第一绝缘层405，以将所述第一导电柱结构和所述第一密封环相隔离。相应地，在所述承载晶圆中，所述第二导电柱结构和所述第二密封环之间设置有第二绝缘层。
进一步，当所述第一密封环选用导电材料时，由于在所述第一导电柱结构402和所述第一密封环403之间设置有第一绝缘层405，因此存在5层结构层，随着器件的不断缩小，在MEMS空间内为了更好地设置上述5层结构，所述承载晶圆中设置有凹槽，如图10所示，所述第二导电柱结构、所述第二密封环和所述第二绝缘层设置于所述凹槽中，并且所述第二导电柱结构、所述第二密封环和所述第二绝缘层的顶部表面均低于所述承载晶圆的顶部表面。
进一步，所述第二绝缘层的顶部表面不高于所述第二导电柱结构和所述第二密封环的顶部表面。
其中，所述MEMS芯片中在所述第一导电柱结构402和所述第一密封环403之间设置有第一绝缘层405的高度与所述第二导电柱结构、所述第二密封环和所述第二绝缘层的高度匹配对应。
类似地，在所述器件芯片中导电柱结构和密封环的设置可以参照上述MEMS芯片中导电柱结构和密封环的设置，如图8A和8B所示。
进一步，所述第一导电柱结构可以为多个彼此间隔设置的柱状结构，如图7B所示。
执行步骤B：对所述MEMS晶圆的背面进行减薄工艺并将所述MEMS晶圆的背面粘贴至保护膜上。
执行步骤C：将所述MEMS晶圆进行切割，以得到多个独立的所述MEMS芯片。
可选地，在该步骤中，除了形成MEMS芯片，还可以形成器件芯片，如图5所示，形成器件芯片的方法包括：
在所述器件晶圆500的正面形成重布线层，以与所述器件芯片中的功能器件501电连接；
在所述器件晶圆上形成位于所述功能器件外侧的第三密封环503；
在进行切割之前，对所述器件晶圆的背面进行研磨并将所述器件晶圆的背面粘贴至保护膜504上；
将所述器件晶圆进行切割，以得到多个独立的所述器件晶圆。
可选地，在器件芯片上形成与所述功能器件电连接的第三导电柱结构502。
具体地，所述第三导电柱结构502与器件芯片上形成的重布线层电连接，所述第三导电柱结构502通过所述重布线层实现与所述功能器件的电连接。
可选地，第三导电柱结构602绝缘地内嵌于所述第三密封环中。
执行步骤二，提供承载晶圆600，在所述承载晶圆上形成有与所述第一密封环上下对应的第二密封环。
具体地，如图6A所示，其中，所述承载晶圆600可以为硅转接板(Interposer)，所述承载晶圆300包括载片(carrier)晶圆，其用于将所述MEMS芯片，或所述MEMS芯片和器件芯片接合至所述承载晶圆600上，以和所述MEMS芯片配合形成密闭的空腔。
进一步，在所述承载晶圆600还可以形成其他容纳结构，如空腔或凹槽等结构，在所述空腔或凹槽中添加吸气剂，以进一步提升芯片的密封性能。
可选地，在所述承载晶圆的正面形成第一UBM604和所述第二密封环。
其中，在所述承载晶圆的正面依次形成第一绝缘层601、第二绝缘层602和第三绝缘层603，其中，在所述承载晶圆的对称地形成第一绝缘层601、第二绝缘层602和第三绝缘层603。其中，所述第一UBM604形成第一绝缘层601、第二绝缘层602和第三绝缘层603中。
可选地，在所述承载晶圆中还可以进一步形成硅通孔，以实现所述承载晶圆的正面和背面的电连接，用于对所述承载晶圆引线。
进一步，在所述承载晶圆的背面形成焊球605，以与所述第二UBM电连接。
所述方法还进一步包括对所述承载晶圆的背面进行减薄工艺，所述减薄工艺可以参照MEMS晶圆的减薄工艺。
进一步，所述方法还包括在所述承载晶圆上形成与所述第一导电柱结构上下对应的第二导电柱结构，所述MEMS芯片与所述承载晶圆接合之后，所述第一导电柱结构和所述第二导电柱结构相接触，用于实现电连接。
此外，在所述承载晶圆上形成有与所述第三密封环上下对应的第四密封环；
通过所述第三密封环和所述第四密封环将所述器件芯片与所述承载晶圆接合，以在所述器件芯片和所述承载晶圆之间形成密闭的空腔。
执行步骤三，如图6C所示，通过所述第一密封环和所述第二密封环将所述MEMS芯片与所述承载晶圆接合，以在所述MEMS芯片和所述承载晶圆之间形成容纳所述MEMS器件的密闭的空腔。
具体地接合方法可以参照实施例一，在此不再赘述。
接着，执行步骤四，对所述承载晶圆的正面进行注塑工艺，以覆盖所述MEMS芯片。
具体地，如图6C所示，对所述承载晶圆的正面进行注塑工艺，以形成注塑层606并覆盖所述MEMS芯片和器件芯片。
其中，注塑材料可以选用常规的材料，例如可以为导热塑胶材料等，并不局限于某一种，例如环氧树脂等。
接着，执行步骤五，执行芯片切割工艺，以得到包含至少一个所述MEMS芯片的封装体。
如图6D所示，执行切割工艺，例如可以沿切割道对承载晶圆进行切割工艺，以将集成在晶圆上的多个芯片分割为各自独立的封装体，该封装体形成一个可提供多种功能的系统或子系统，该功能取决于实际集成的芯片的功能。
示例性地，执行切割工艺，以得到独立的封装体，例如在每个封装体内包含一个MEMS芯片和一个器件芯片。
实施例三
本发明再一方面还提供一种晶圆级系统封装结构，如图3D所示，所述晶圆级系统封装结构基于前述封装方法制备获得。
作为示例，本发明的封装结构包括：
MEMS芯片，在所述MEMS芯片上形成有MEMS器件和位于所述MEMS器件外侧的第一密封环；
承载晶圆，在所述承载晶圆上形成有与所述第一密封环上下对应的第二密封环；其中，所述MEMS芯片形成有MEMS器件的表面沿垂直所述承载晶圆表面的方向直接堆叠接合于所述承载晶圆上；
密闭的空腔，由所述MEMS芯片、所述承载晶圆、所述第一密封环和第二密封环限定。
可选地，所述MEMS芯片包括半导体衬底，半导体衬底同实施例一，不再赘述。
可选地，在所述MEMS芯片上形成有MEMS器件101。
其中所述MEMS器件101在完成封装之后通常具有密闭的空腔，在该步骤中为制备完成各功能元件但并未形成空腔前的结构。
其中，在所述MEMS芯片上形成有位于所述MEMS器件外侧的第一密封环103，用于在封装之后在MEMS器件中形成密闭的空腔，以保护MEMS器件101，以满足对于器件的气密性要求，防止MEMS器件受到微粒、水蒸气、静摩擦力、腐蚀的影响。
在本发明的实施例中，所述第一密封环设置于MEMS芯片上MEMS器件的周围，其除了密封作用之外，还用于在接合之后形成容纳MEMS器件的密闭空腔，因此与在晶圆周围封装时形成的密封环是完全不同。
其中，所述第一密封环的材料为导电材料或绝缘材料。
可选地，在所述MEMS芯片的正面形成重布线层，以与所述MEMS芯片中的MEMS器件电连接。
可选地，所述在所述MEMS芯片上形成与所述MEMS器件电连接的第一导电柱结构102。
具体地，所述第一导电柱结构102与所述重布线层电连接，所述第一导电柱结构102通过所述重布线层实现与所述MEMS器件的电连接。
可选地，所述第一导电柱结构102结构可以位于所述第一密封环的一侧。例如所述第一导电柱结构102结构可以位于所述第一密封环的内侧，如图3D所示，以在接合之后使第一导电柱结构102位于密闭的空腔之中，对所述第一导电柱结构102起到保护作用。当然，所述第一导电柱结构102结构可以位于所述第一密封环的外侧，以余留更多的空间，使所述密闭的空腔内集成更多的功能器件。所述第一导电柱结构102结构位于所述第一密封环的内侧或外侧可以根据器件设计的需要进行选择。
进一步，所述第一导电柱结构可以为多个彼此间隔设置的柱状结构，如图9所示。
在所述封装结构中除了形成有MEMS芯片，还可以形成有器件芯片。
可选地，在器件芯片上形成与所述功能器件电连接的第三导电柱结构202。
具体地，所述第三导电柱结构202与器件芯片上形成的重布线层电连接，所述第三导电柱结构202通过所述重布线层实现与所述功能器件的电连接。
可选地，第三导电柱结构202可以位于所述第三密封环的一侧。例如所述第三导电柱结构202可以位于所述第三密封环的内侧，以在接合之后使第一导电柱结构102位于密闭的空腔之中，对所述第三导电柱结构202起到保护作用。当然，所述第三导电柱结构202结构可以位于所述第三密封环的外侧，以余留更多的空间，使所述密闭的空腔内集成更多的功能器件。所述第三导电柱结构202位于所述第一密封环的内侧或外侧可以根据器件设计的需要进行选择。
可选地，器件芯片上可以形成有诸如NMOS和/或PMOS等的器件，以及介质层和金属层构成的互连层和位于互连层之上的焊盘等结构，从而在半导体晶圆中制作呈阵列排布的器件芯片。
具体地，器件晶圆均包括半导体衬底，半导体衬底不再赘述。
值得一提的是，器件芯片还可以是形成在器件晶圆正面以内的多个不同结构的芯片，功能不同的芯片。
所述承载晶圆300可以为硅转接板(Interposer)，所述承载晶圆300包括载片(carrier)晶圆，其用于将所述MEMS芯片，或所述MEMS芯片和器件芯片接合至所述承载晶圆300上，以和所述MEMS芯片配合形成密闭的空腔。
其中，所述承载晶圆300均包括半导体衬底，半导体衬底不再赘述。
需要说明的是，在所述承载晶圆300上还可以形成有其他功能芯片。
进一步，在所述承载晶圆300还可以形成其他容纳结构，如空腔或凹槽等结构，在所述空腔或凹槽中添加吸气剂，以进一步提升芯片的密封性能。
可选地，在所述承载晶圆的正面形成第一UBM304和所述第二密封环306。
其中，在所述承载晶圆的正面依次形成第一绝缘层301、第二绝缘层302和第三绝缘层303，其中，在所述承载晶圆的对称地形成第一绝缘层301、第二绝缘层302和第三绝缘层303。其中，所述第一UBM304形成第一绝缘层301、第二绝缘层302和第三绝缘层303中。
可选地，在所述承载晶圆中还可以进一步形成有硅通孔，以实现所述承载晶圆的正面和背面的电连接，用于对所述承载晶圆引线。
进一步，在所述承载晶圆的背面形成有焊球305，以与所述第二UBM电连接。
此外，在所述承载晶圆上形成有与所述第三密封环上下对应的第四密封环；
通过所述第三密封环和所述第四密封环将所述器件芯片与所述承载晶圆接合，以在所述器件芯片和所述承载晶圆之间形成密闭的空腔。
在所述MEMS芯片和所述承载晶圆之间还形成有容纳所述MEMS器件的密闭的空腔。
其中所述承载晶圆中的所述第二密封环的间距与所述MEMS芯片上的第一密封环的间距完全相同，上下对应，因此将所述第一密封环和所述第二密封环对准，所述MEMS芯片与所述承载晶圆相接合，进而在所述MEMS芯片和所述承载晶圆之间形成有容纳所述MEMS器件的密闭的空腔。
所述承载晶圆中的所述第二导电柱结构的间距与所述MEMS芯片上的第一导电柱结构的间距完全相同，上下对应，所述第一密封环和所述第二密封环对准，所述第一导电柱结构和所述第二导电柱结构上下也完全对准，所述MEMS芯片与所述承载晶圆相接合，所述第一导电柱结构和所述第二导电柱结构之间接触、电连接。
类似的，所述第四密封环和所述第三密封环对准，所述器件芯片与所述承载晶圆接合，进而在所述器件芯片和所述承载晶圆之间形成密闭的空腔。
其中，所述承载晶圆中的所述第四导电柱结构的间距与所述器件芯片上的第二导电柱结构的间距完全相同，上下对应，所述第三密封环和所述第四密封环对准，所述第三导电柱结构和所述第四导电柱结构上下也完全对准，所述器件芯片与所述承载晶圆接合，所述第三导电柱结构和所述第四导电柱结构之间接触，进而形成电连接。
其中，可以通过任何适合的方法实现所述承载晶圆和所述器件芯片、所述MEMS芯片的接合，例如承载晶圆利用热键和的方式进行接合，或者承载晶圆利用键合材料层通过粘接工艺相键合。示例性地，所述键合材料层可以为有机薄膜，有机薄膜可以包括各种有机膜层，例如芯片连接薄膜(die attach film，DAF)、干膜(dry film)等。键合材料层的厚度根据需要设置，并且键合材料层的层数也不限于一层，而可以是两层或更多层。
芯片连接薄膜(die attach film，DAF)可以是本领域技术人员熟知的任何适合的材料，例如可以是树脂胶，特别是高导热的树脂胶。
干膜是一种高分子的化合物，它通过紫外线的照射后能够产生一种聚合反应形成一种稳定的物质附着于衬底和第二芯片的待粘接表面，干膜可以包括三层，一层是PE保护膜，中间是干膜层，另一层是PET保护层，干膜层位于PE保护膜和PET保护层之间。
所述有机薄膜的厚度可以根据器件需要进行合理设定，在此不做具体限定，只要能够保证芯片牢固的固定在衬底上的任意厚度均可以适用于本发明。
在所述承载晶圆上还形成有注塑层308并覆盖所述MEMS芯片和器件芯片。
其中，注塑材料可以选用常规的材料，例如可以为导热塑胶材料等，并不局限于某一种，例如环氧树脂等。
在本发明的另外一实施例中，所述第一密封环的材料为导电材料或绝缘材料。可选地，所述在所述MEMS芯片上形成与所述MEMS器件电连接的第一导电柱结构402。
在该实施例中与上述实施例不同的是，所述第一导电柱结构绝缘地内嵌于所述第一密封环中。
其中，所述绝缘地内嵌于所述第一密封环中是指，所述第一导电柱结构和所述第一密封环之间不能电连接，必须相互隔离。
其中，所述第一密封环的材料不同时，所述第一密封环和所述第一导电柱结构的设置也是不同的：
当所述第一密封环选用绝缘材料时，所述第一导电柱结构402直接内嵌于所述第一密封环403中即可，如图6D所示，并且所述第一导电柱结构和所述第一密封环之间可以相互接触，当然第一导电柱结构和所述第一密封环之间也可以具有一定的间隔。相应地，在所述承载晶圆中，所述第二导电柱结构直接内嵌于所述第二密封环。
当所述第一密封环选用导电材料时，如图7A和7B所示，在所述第一导电柱结构402和所述第一密封环403之间设置有第一绝缘层405，以将所述第一导电柱结构和所述第一密封环相隔离。相应地，在所述承载晶圆中，所述第二导电柱结构和所述第二密封环之间设置有第二绝缘层。
进一步，当所述第一密封环选用导电材料时，由于在所述第一导电柱结构402和所述第一密封环403之间设置有第一绝缘层405，因此存在5层结构层，随着器件的不断缩小，在MEMS空间内为了更好地设置上述5层结构，所述承载晶圆中设置有凹槽，如图10所示，所述第二导电柱结构、所述第二密封环和所述第二绝缘层设置于所述凹槽中，并且所述第二导电柱结构、所述第二密封环和所述第二绝缘层的顶部表面均低于所述承载晶圆的顶部表面。
进一步，所述第二绝缘层的顶部表面不高于所述第二导电柱结构和所述第二密封环的顶部表面。
其中，所述MEMS芯片中在所述第一导电柱结构402和所述第一密封环403之间设置有第一绝缘层405的高度与所述第二导电柱结构、所述第二密封环和所述第二绝缘层的高度匹配对应。
类似地，在所述器件芯片中导电柱结构和密封环的设置可以参照上述MEMS芯片中导电柱结构和密封环的设置，如图8A和8B所示。
进一步，所述第一导电柱结构可以为多个彼此间隔设置的柱状结构，如图7B所示。
本发明的MEMS器件晶圆级系统封装结构由于使用了前述的MEMS器件晶圆级系统封装方法制备获得，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (20)

1.一种MEMS器件晶圆级系统封装方法，其特征在于，所述方法包括：
提供MEMS芯片，在所述MEMS芯片上形成有MEMS器件和位于所述MEMS器件外侧的第一密封环；
提供承载晶圆，在所述承载晶圆上形成有与所述第一密封环上下对应的第二密封环；
通过所述第一密封环和所述第二密封环将所述MEMS芯片与所述承载晶圆接合，以在所述MEMS芯片和所述承载晶圆之间形成容纳所述MEMS器件的密闭的空腔。
2.如权利要求1所述的封装方法，其特征在于，所述方法包括：
在所述MEMS芯片上形成与所述MEMS器件电连接的第一导电柱结构；
在所述承载晶圆上形成与所述第一导电柱结构上下对应的第二导电柱结构，所述MEMS芯片与所述承载晶圆接合之后，所述第一导电柱结构和所述第二导电柱结构相接触。
3.如权利要求2所述的封装方法，其特征在于，在所述MEMS芯片上，所述第一导电柱结构位于所述第一密封环的内侧或外侧，或所述第一导电柱结构绝缘地内嵌于所述第一密封环中。
4.如权利要求2所述的封装方法，其特征在于，所述第一导电柱结构内嵌于所述第一密封环中，所述第二导电柱结构内嵌于所述第二密封环中，并且在所述第一导电柱结构和所述第一密封环之间设置有第一绝缘层，所述第二导电柱结构和所述第二密封环之间设置有第二绝缘层。
5.如权利要求4所述的封装方法，其特征在于，所述承载晶圆中形成有凹槽，所述第二导电柱结构、所述第二密封环和所述第二绝缘层形成于所述凹槽中，并且所述第二导电柱结构、所述第二密封环和所述第二绝缘层的顶部表面均低于所述承载晶圆的顶部表面，所述第二绝缘层的顶部表面不高于所述第二导电柱结构和所述第二密封环的顶部表面。
6.如权利要求1所述的封装方法，其特征在于，所述第一密封环的材料为导电材料或绝缘材料。
7.如权利要求1至6之一所述的封装方法，其特征在于，所述方法还包括：
提供器件芯片，其中，所述MEMS芯片和所述器件芯片间隔、交替设置，在所述器件芯片上形成有功能器件和位于所述功能器件外侧的第三密封环；
在所述承载晶圆上形成有与所述第三密封环上下对应的第四密封环；
通过所述第三密封环和所述第四密封环将所述器件芯片与所述承载晶圆接合，以在所述器件芯片和所述承载晶圆之间形成密闭的空腔。
8.如权利要求1至6之一所述的封装方法，其特征在于，所述MEMS芯片的制备方法包括：
提供MEMS晶圆，在所述MEMS晶圆上形成有多个所述MEMS芯片，在所述MEMS芯片上制作第一导电柱和第一密封环，所述第一导电柱制作在MEMS芯片上，或先在所述MEMS晶圆的正面形成重布线层，所述第一导电柱制作在重布线层上；
将所述MEMS晶圆进行切割，以得到多个独立的所述MEMS芯片。
9.如权利要求2所述的封装方法，其特征在于，在将所述MEMS芯片与所述承载晶圆接合之后，所述方法还包括：
执行回流步骤，以使所述第一导电柱结构和所述第二导电柱结构形成稳定的电连接；
对所述承载晶圆的正面进行注塑工艺，以形成注塑层覆盖所述MEMS芯片；
执行芯片切割工艺，以得到包含至少一个所述MEMS芯片的封装体。
10.如权利要求1所述的封装方法，其特征在于，所述承载晶圆包括硅转接板。
11.一种MEMS器件晶圆级系统封装结构，其特征在于，所述封装结构包括：
MEMS芯片，在所述MEMS芯片上形成有MEMS器件和位于所述MEMS器件外侧的第一密封环；
承载晶圆，在所述承载晶圆上形成有与所述第一密封环上下对应的第二密封环；其中，所述MEMS芯片形成有MEMS器件的表面沿垂直所述承载晶圆表面的方向直接堆叠接合于所述承载晶圆上；
密闭的空腔，由所述MEMS芯片、所述承载晶圆、所述第一密封环和第二密封环所限定。
12.如权利要求11所述的封装结构，其特征在于，在所述MEMS芯片上还设置有与所述MEMS器件电连接的第一导电柱结构，在所述承载晶圆上形成有与所述第一导电柱结构上下对应的第二导电柱结构，所述第一导电柱结构和所述第二导电柱结构相接触。
13.如权利要求12所述的封装结构，其特征在于，在所述MEMS芯片上，所述第一导电柱结构位于所述第一密封环的内侧或外侧，或所述第一导电柱结构绝缘地内嵌于所述第一密封环中。
14.如权利要求12所述的封装结构，其特征在于，所述第一导电柱结构内嵌于所述第一密封环中，所述第二导电柱结构内嵌于所述第二密封环中，并且在所述第一导电柱结构和所述第一密封环之间设置有第一绝缘层，所述第二导电柱结构和所述第二密封环之间设置有第二绝缘层。
15.如权利要求14所述的封装结构，其特征在于，所述承载晶圆中设置有凹槽，所述第二导电柱结构、所述第二密封环和所述第二绝缘层设置于所述凹槽中，并且所述第二导电柱结构、所述第二密封环和所述第二绝缘层的顶部表面均低于所述承载晶圆的顶部表面，所述第二绝缘层的顶部表面不高于所述第二导电柱结构和所述第二密封环的顶部表面。
16.如权利要求11所述的封装结构，其特征在于，所述第一密封环的材料为导电材料或绝缘材料；和/或所述承载晶圆包括硅转接板。
17.如权利要求11至16之一所述的封装结构，其特征在于，所述封装结构还包括：
器件芯片，在所述器件芯片上形成有功能器件和位于所述功能器件外侧的第三密封环；
在所述承载晶圆上形成有与所述第三密封环上下对应的第四密封环；其中，所述器件芯片形成有功能器件的表面沿垂直所述承载晶圆表面的方向直接堆叠接合于所述承载晶圆上；
密闭的空腔，由所述器件芯片、所述承载晶圆、所述第三密封环和第四密封环所限定。
18.如权利要求11所述的封装结构，其特征在于，在所述承载晶圆的正面形成有第一UBM；
在所述承载晶圆的背面形成有硅通孔和第二UBM，所述硅通孔和所述第二UBM与所述第一UBM形成电连接；
和/或
在所述承载晶圆的背面形成有焊球，以与所述第二UBM形成电连接。
19.如权利要求11所述的封装结构，其特征在于，所述封装结构还包括注塑层，所述注塑层位于所述承载晶圆的正面并覆盖所述MEMS芯片。
20.一种封装体结构，其特征在于，所述封装体结构通过将权利要求17至31之一所述的晶圆级系统封装结构切割得到，每个所述封装体结构包含至少一个MEMS芯片。
CN201811601719.5A 2018-12-26 2018-12-26 一种mems器件晶圆级系统封装方法以及封装结构 Active CN109665487B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811601719.5A CN109665487B (zh) 2018-12-26 2018-12-26 一种mems器件晶圆级系统封装方法以及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811601719.5A CN109665487B (zh) 2018-12-26 2018-12-26 一种mems器件晶圆级系统封装方法以及封装结构

Publications (2)

Publication Number Publication Date
CN109665487A true CN109665487A (zh) 2019-04-23
CN109665487B CN109665487B (zh) 2020-11-10

Family

ID=66147568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811601719.5A Active CN109665487B (zh) 2018-12-26 2018-12-26 一种mems器件晶圆级系统封装方法以及封装结构

Country Status (1)

Country Link
CN (1) CN109665487B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110531101A (zh) * 2019-09-02 2019-12-03 东南大学 一种改善差分硅振梁加速度计温度特性的陶瓷转接板
CN111298854A (zh) * 2020-02-27 2020-06-19 西人马联合测控（泉州）科技有限公司 芯片的成型方法以及晶圆
WO2021042377A1 (zh) * 2019-09-06 2021-03-11 深圳市汇顶科技股份有限公司 集成装置及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102275863A (zh) * 2010-06-08 2011-12-14 北京广微积电科技有限公司 微机电器件的晶圆级真空封装方法
US20140131820A1 (en) * 2005-03-18 2014-05-15 Invensense, Inc. Method of fabrication of ai/ge bonding in a wafer packaging environment and a product produced therefrom
CN105161431A (zh) * 2015-08-12 2015-12-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
CN105236346A (zh) * 2015-11-13 2016-01-13 华天科技（昆山）电子有限公司 Mems芯片封装结构及其制作方法
CN105347292A (zh) * 2015-11-13 2016-02-24 华天科技（昆山）电子有限公司 可缓解盖板应力的mems封装结构及其封装方法
CN105439073A (zh) * 2015-11-13 2016-03-30 华天科技（昆山）电子有限公司 Mems芯片封装结构及晶圆级封装方法
CN105600738A (zh) * 2015-10-09 2016-05-25 锐迪科微电子（上海）有限公司 一种用于晶圆级封装的密闭结构及其制造方法
CN108807645A (zh) * 2018-06-26 2018-11-13 江苏罗化新材料有限公司 一种倒装芯片正装的led封装结构及其制作方法
CN109065498A (zh) * 2018-07-16 2018-12-21 北京航天控制仪器研究所 一种三维系统封装集成应用的硅转接板制作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140131820A1 (en) * 2005-03-18 2014-05-15 Invensense, Inc. Method of fabrication of ai/ge bonding in a wafer packaging environment and a product produced therefrom
CN102275863A (zh) * 2010-06-08 2011-12-14 北京广微积电科技有限公司 微机电器件的晶圆级真空封装方法
CN105161431A (zh) * 2015-08-12 2015-12-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
CN105600738A (zh) * 2015-10-09 2016-05-25 锐迪科微电子（上海）有限公司 一种用于晶圆级封装的密闭结构及其制造方法
CN105236346A (zh) * 2015-11-13 2016-01-13 华天科技（昆山）电子有限公司 Mems芯片封装结构及其制作方法
CN105347292A (zh) * 2015-11-13 2016-02-24 华天科技（昆山）电子有限公司 可缓解盖板应力的mems封装结构及其封装方法
CN105439073A (zh) * 2015-11-13 2016-03-30 华天科技（昆山）电子有限公司 Mems芯片封装结构及晶圆级封装方法
CN108807645A (zh) * 2018-06-26 2018-11-13 江苏罗化新材料有限公司 一种倒装芯片正装的led封装结构及其制作方法
CN109065498A (zh) * 2018-07-16 2018-12-21 北京航天控制仪器研究所 一种三维系统封装集成应用的硅转接板制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110531101A (zh) * 2019-09-02 2019-12-03 东南大学 一种改善差分硅振梁加速度计温度特性的陶瓷转接板
WO2021042377A1 (zh) * 2019-09-06 2021-03-11 深圳市汇顶科技股份有限公司 集成装置及其制备方法
CN111298854A (zh) * 2020-02-27 2020-06-19 西人马联合测控（泉州）科技有限公司 芯片的成型方法以及晶圆
CN111298854B (zh) * 2020-02-27 2021-08-06 西人马联合测控（泉州）科技有限公司 芯片的成型方法以及晶圆

Also Published As

Publication number Publication date
CN109665487B (zh) 2020-11-10

Similar Documents

Publication Publication Date Title
TWI711090B (zh) 在氧化物接合晶圓堆疊中的晶粒封裝
US11066297B2 (en) MEMS packages and methods of manufacture thereof
KR102111245B1 (ko) 마이크로제작된 초음파 트랜스듀서 및 관련된 장치와 방법
US10053359B2 (en) Microelectronic packages having axially-partitioned hermetic cavities and methods for the fabrication thereof
US9406747B2 (en) Component in the form of a wafer level package and method for manufacturing same
US7709292B2 (en) Processes and packaging for high voltage integrated circuits, electronic devices, and circuits
CN111377393B (zh) Mems封装结构及其制作方法
CN106340497A (zh) 密封管芯、包含该密封管芯的微电子封装以及制造所述微电子封装的方法
CN108091642A (zh) 半导体封装和半导体工艺
CN109665487A (zh) 一种mems器件晶圆级系统封装方法以及封装结构
CN103367245A (zh) 形成半导体器件的方法
US20220165632A1 (en) Three-dimensional packaging structure and method for fan-out of bonding wall of device
CN109860064A (zh) 一种晶圆级系统封装方法以及封装结构
US20170317016A1 (en) Package with vertical interconnect between carrier and clip
CN110745773B (zh) 用于气密密封的薄膜结构
CN107768317A (zh) 一种低剖面多芯片封装结构及其制造方法
WO2020134589A1 (zh) Mems封装结构及其制作方法
CN108336019A (zh) 一种晶圆级封装中形成导电插塞的方法及晶圆级封装结构
CN107611097A (zh) 晶圆级芯片封装结构及其制备方法
CN209583628U (zh) Mems封装结构及晶圆级mems封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant