CN107768317A - 一种低剖面多芯片封装结构及其制造方法 - Google Patents

一种低剖面多芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN107768317A
CN107768317A CN201610679769.XA CN201610679769A CN107768317A CN 107768317 A CN107768317 A CN 107768317A CN 201610679769 A CN201610679769 A CN 201610679769A CN 107768317 A CN107768317 A CN 107768317A
Authority
CN
China
Prior art keywords
chip
groove
packaging structure
low section
multichip packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610679769.XA
Other languages
English (en)
Inventor
李扬渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Mairui Microelectronic Co Ltd
Original Assignee
Suzhou Mairui Microelectronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Mairui Microelectronic Co Ltd filed Critical Suzhou Mairui Microelectronic Co Ltd
Priority to CN201610679769.XA priority Critical patent/CN107768317A/zh
Publication of CN107768317A publication Critical patent/CN107768317A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Toys (AREA)

Abstract

本发明揭示了一种低剖面多芯片封装结构及其制造方法。低剖面多芯片封装结构至少包括一第一芯片和一第二芯片，第一芯片具有有源面及相对该有源面的背面，第一芯片的有源面或背面上设置有凹槽且与凹槽位于同一侧的表面上设置有植球；第二芯片设置并容纳于第一芯片的凹槽中，第二芯片具有接近凹槽底面的第一表面及相对该第一表面且远离凹槽底面的第二表面，且第二表面上设置有植球。相较于现有技术，本发明揭示的多芯片封装结构及其制造方法，可以使得多芯片封装体更轻薄，制造良率更高，同时使不同芯片的信号输出同步。

Description

一种低剖面多芯片封装结构及其制造方法
技术领域
本发明涉及芯片封装领域，特别涉及传感器的多芯片封装及其制造方法。
背景技术
便携式消费电子的流行使得半导体器件封装朝着小型化、薄型化的方向发展。SIP封装（system in a package）是对不同芯片进行并排或叠加的封装方式，将多个具有不同功能的有源电子元件与可选的无源器件，以及诸如MEMS或者光学器件等其他器件优先组装到一起，实现一定功能的单个标准封装件。例如苹果Touch ID 2.0采用的封装方式为首先将传感芯片背面与FPC（柔性电路元件）相贴合，再将另外两颗芯片粘接在传感芯片背面镂空处，传感芯片与另外两颗芯片均通过wire bonding工艺与FPC实现电连接。这在一定程度上降低了封装体的厚度，但制造工艺难度大，良率较低。
而一般堆叠封装随着堆叠层数的增加，其封装体的厚度也相应的增加，信号传输延时差异也越大，制造难度也大幅增加。现有技术中一般通过磨减基板厚度使得封装体积最小化，但当基板磨减至一定厚度时，继续减薄会影响封装体电性能，使良率降低。
发明内容
本发明的目的在于提供一种更轻薄、制造良率更高，且使不同芯片的信号输出同步的低剖面多芯片封装结构及其制造方法。
为实现上述发明目的，本发明采用如下技术方案：
一种低剖面多芯片封装结构，至少包括一第一芯片和一第二芯片。第一芯片具有有源面及相对该有源面的背面，该第一芯片的有源面或背面上设置有凹槽；第二芯片，该第二芯片设置并容纳于第一芯片的凹槽中，第二芯片具有接近凹槽底面的第一表面及相对该第一表面且远离凹槽底面的第二表面。
进一步地，与第一芯片凹槽开口位于同一侧的表面上设置有植球，第二芯片的第二表面上设置有植球。
进一步地，第一芯片为传感器。
作为本发明进一步改进的技术方案，凹槽设置于第一芯片的背面上，植球设置于第一芯片的背面上，有源面与植球电性连接。
作为本发明进一步改进的技术方案，凹槽设置于第一芯片的有源面上，植球设置于有源面上。
作为本发明进一步改进的技术方案，凹槽被设置为具有斜坡的剖面，凹槽的底面与第二芯片的第一表面相贴合。
作为本发明进一步改进的技术方案，凹槽被设置为具有斜坡的剖面，凹槽的底面及侧面与第二芯片的第一表面及侧面相贴合。
作为本发明进一步改进的技术方案，凹槽被设置为具有斜坡的剖面，第二芯片嵌入凹槽中。
作为本发明进一步改进的技术方案，凹槽被设置为具有垂直剖面，凹槽的底面与第二芯片的第一表面相贴合。
作为本发明进一步改进的技术方案，凹槽被设置为具有垂直剖面，凹槽的底面及侧面与第二芯片的第一表面及侧面相贴合。
作为本发明进一步改进的技术方案，本发明还包括塑封模制品，该塑封模制品位于凹槽开口的同一侧，部分包覆位于凹槽内的第二芯片并在对应凹槽周边部分延伸到第一芯片表面上，并使得所述植球的至少部分暴露在外。
作为本发明进一步改进的技术方案，本发明还可以包括一电路组件，与所述植球电性连接。
一种芯片封装结构的制造方法，依次包括以下步骤：
S1、提供一第一芯片；
S2、在第一芯片的表面上形成一凹槽；
S3、在第一芯片形成凹槽的同一面上形成植球；
S4、提供一第二芯片；
S5、将第二芯片设置于所述凹槽中；
S6、在第二芯片与凹槽位于同一侧的表面上形成植球。
作为本发明进一步改进的技术方案，制造方法还可以包括以下步骤：
S7、沿凹槽开口的同一侧注塑形成塑封模制品；
S8、提供一电路组件；
S9、将电路组件与植球相贴合。
作为本发明进一步改进的技术方案，在步骤S7中，塑封模制品部分包覆位于凹槽内的第二芯片并在对应凹槽周边部分延伸到第一芯片表面上，并使得所述植球的至少部分暴露在外。
通过联系附图参考以下具体描述，本发明的其它方面与优点将变得显而易见，附图通过例子说明了所描述实施例的原理。
附图说明
图1a~1e是本发明实施例一所提供的低剖面多芯片封装体剖视结构示意图。
图2a~2e是本发明实施例二所提供的低剖面多芯片封装体剖视结构示意图。
图3a~3e是本发明实施例三所提供的低剖面多芯片封装体剖视结构示意图。
图4a~4e是本发明实施例四所提供的低剖面多芯片封装体剖视结构示意图。
图5是本发明的制造方法流程示意图。
图6是本发明包括塑封膜制品和其他电路组件时的制造方法流程示意图。
图7a~7b说明了本发明包含2个以上芯片时的剖视结构示意图。
图8 说明了根据一些实施例的低剖面多芯片封装体的横截面示图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明的保护范围，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
各实施例中相同或相似的结构采用了相同的标号。
实施例一：
图1a~1e示出了本发明实施例一的低剖面多芯片封装体剖视结构示意图。第一芯片1具有有源面11及相对该有源面的背面12，有源面11和背面12通过TSV通孔4实现导通(TSV为现有技术，在此不再赘述)，有源面11与植球5形成电性连接。第一芯片1的背面12上具有凹槽3，第二芯片2设置于凹槽3中。第二芯片2具有接近凹槽底面31的第一表面21和相对该第一表面21且远离凹槽底面31的第二表面22，第二芯片2的第二表面22上设置有植球。此处应该说明的是，第一芯片1的有源面11和背面12实现电性连接的方式并不局限于此处列举的TSV方式，任何现有技术例如引线结合方式、BGA（焊球阵列封装）方式，或者各种现有方法的组合方式等可以实现有源面11和背面12电性连接的现有技术都应包含在内。
图1a和1b说明了凹槽3与第二芯片2的第一种结合方法。第二芯片2的第一表面21和侧面可以利用粘合剂— 例如胶水或环氧树脂与凹槽3的底面31和侧面预先贴合。凹槽3可以如图1a所示为具有垂直的剖面，也可以如图1b所示具有一定坡度的斜坡剖面。
图1c和1d说明了凹槽3与第二芯片2的第二种结合方法。第二芯片2的第一表面21可以利用粘合剂— 例如胶水或环氧树脂与凹槽3的底面预先贴合。凹槽3可以如图1c所示具有垂直的剖面，也可以如图1d所示具有一定坡度的斜坡剖面。
图1e说明了凹槽3与第二芯片2的第三种结合方法。第二芯片2可以直接嵌入到凹槽3中，凹槽3具有一定坡度的斜坡剖面。
请参加图5，本发明还提供了一种低剖面多芯片封装结构的制造方法，依次包括以下步骤：
S1、提供一第一芯片；
S2、在所述第一芯片的表面上形成一凹槽；
S3、在位于所述第一芯片形成凹槽开口的同一侧的表面上形成植球；
S4、提供一第二芯片；
S5、将所述第二芯片设置于所述凹槽中；
S6、在所述第二芯片的与所述凹槽开口位于同一侧的表面上形成植球。
此处值得注意的是，本发明并不限制设置于凹槽中的芯片的个数，如图7a~7b所示，图7a~7b说明了本发明包含2个以上芯片时的剖视结构示意图。图7a示出了凹槽3设置于第一芯片1的背面12时的情形，第一芯片1包括TSV通孔4；图7b示出了凹槽3设置于第一芯片1的有源面11时的情形。除第二芯片2以外，凹槽3中还可以设置其他单独的芯片例如芯片23。当第一芯片1为传感器时，芯片23可以是用于预处理来自传感器1的信号的信号处理芯片，或向传感器1提供其他单独功能处理的芯片。第二芯片2与其他单独的芯片23在凹槽内并不做电连接，而通过植球与其他电路组件的贴合后实现电性连接。
实施例二：
图2a~2e示出了本发明实施例二的低剖面多芯片封装体剖视结构示意图。第一芯片1具有有源面11及相对该有源面的背面12，有源面11和背面12通过TSV通孔4实现导通(TSV为现有技术，在此不再赘述)，有源面11与植球5形成电性连接。第一芯片1的背面12上具有凹槽3，第二芯片2设置于凹槽3中。第二芯片2具有接近凹槽底面31的第一表面21和相对该第一表面21且远离凹槽底面31的第二表面22，第二芯片2的第二表面22上设置有植球。该实施例还包括塑封模制品6，塑封模制品6位于凹槽3开口的同一侧，部分包覆位于凹槽3内的第二芯片2并在对应凹槽周边部分延伸到第一芯片的背面12上，并使得植球5的至少部分暴露在外。此处应该说明的是，第一芯片1的有源面11和背面12实现电性连接的方式并不局限于此处列举的TSV方式，任何现有技术例如引线结合方式、BGA（焊球阵列封装）方式，或者各种现有方法的组合方式等可以实现有源面11和背面12电性连接的现有技术都应包含在内。
图2a和2b说明了凹槽3与第二芯片2的第一种结合方法。第二芯片2的第一表面21和侧面可以利用粘合剂— 例如胶水或环氧树脂预先与凹槽底面31和侧面贴合，凹槽3可以如图2a所示为具有垂直的剖面，也可以如图2b所示具有一定坡度的斜坡剖面。
图2c和2d说明了凹槽3与第二芯片2的第二种结合方法。第二芯片2的第一表面21可以利用粘合剂— 例如胶水或环氧树脂预先与凹槽底面31贴合，凹槽3可以如图2c所示具有垂直的剖面，也可以如图2d所示具有一定坡度的斜坡剖面。在形成塑封模制品5的过程中，塑封材料例如环氧树脂会溢出到凹槽3的侧面与第二芯片2的侧面形成的空隙311和312中。
图2e说明了凹槽3与第二芯片2的第三种结合方法。第二芯片2可以直接嵌入到凹槽3中，凹槽3具有一定坡度的斜坡剖面。在形成塑封模制品5的过程中，塑封材料例如环氧树脂会溢出到凹槽3的侧面与第二芯片2的侧面形成空隙313中。
请参加图5和图6，本发明还提供了一种低剖面多芯片封装结构的制造方法，在本实施例中依次包括以下步骤：
S1、提供一第一芯片；
S2、在所述第一芯片的表面上形成一凹槽；
S3、在位于所述第一芯片形成凹槽开口的同一侧的表面上形成植球；
S4、提供一第二芯片；
S5、将所述第二芯片设置于所述凹槽中；
S6、在所述第二芯片的与所述凹槽开口位于同一侧的表面上形成植球；
S7、沿凹槽开口的同一侧注塑形成塑封模制品；
S8、提供一电路组件（图未示出）；
S9、将电路组件与植球相贴合。
此处值得注意的是，本发明并不限制设置于凹槽中的芯片的个数，如图7a~7b所示，图7a~7b说明了本发明包含2个以上芯片时的剖视结构示意图。图7a示出了凹槽3设置于第一芯片1的背面12时的情形，第一芯片1包括TSV通孔4；图7b示出了凹槽3设置于第一芯片1的有源面11时的情形。除第二芯片2以外，凹槽3中还可以设置其他单独的芯片例如芯片23。当第一芯片1为传感器时，芯片23可以是用于预处理来自传感器1的信号的信号处理芯片，或向传感器1提供其他单独功能处理的芯片。第二芯片2与其他单独的芯片23在凹槽内并不做电连接，而通过植球后与其他电路组件的贴合实现电性连接。
实施例三：
图3a~3e示出了本发明实施例三的多芯片封装体剖视结构示意图。第一芯片1具有有源面11及相对该有源面的背面12，第一芯片1的有源面11上具有凹槽3，第二芯片2设置于凹槽3中。第二芯片2具有接近凹槽底面31的第一表面21和相对该第一表面21且远离凹槽底面31的第二表面22，第二芯片2的第二表面22上设置有植球。
图3a和3b说明了凹槽3与第二芯片2的第一种结合方法。第二芯片2的第一表面21和侧面可以利用粘合剂— 例如胶水或环氧树脂预先与凹槽底面31和侧面贴合，凹槽3可以如图1a所示为具有垂直的剖面，也可以如图1b所示具有一定坡度的斜坡剖面。
图3c和3d说明了凹槽3与第二芯片2的第二种结合方法。第二芯片2的第一表面21可以利用粘合剂— 例如胶水或环氧树脂预先与凹槽底面31贴合，凹槽3可以如图1c所示具有垂直的剖面，也可以如图1d所示具有一定坡度的斜坡剖面。
图3e说明了凹槽3与第二芯片2的第三种结合方法。第二芯片2可以直接嵌入到凹槽3中，凹槽3具有一定坡度的斜坡剖面。
请参加图5，本发明还提供了一种低剖面多芯片封装结构的制造方法，依次包括以下步骤：
S1、提供一第一芯片；
S2、在所述第一芯片的表面上形成一凹槽；
S3、在位于所述第一芯片形成凹槽开口的同一侧的表面上形成植球；
S4、提供一第二芯片；
S5、将所述第二芯片设置于所述凹槽中；
S6、在所述第二芯片的与所述凹槽开口位于同一侧的表面上形成植球。
此处值得注意的是，本发明并不限制设置于凹槽中的芯片的个数，如图7a~7b所示，图7a~7b说明了本发明包含2个以上芯片时的剖视结构示意图。图7a示出了凹槽3设置于第一芯片1的背面12时的情形，第一芯片1包括TSV通孔4；图7b示出了凹槽3设置于第一芯片1的有源面11时的情形。除第二芯片2以外，凹槽3中还可以设置其他单独的芯片例如芯片23。当第一芯片1为传感器时，芯片23可以是用于预处理来自传感器1的信号的信号处理芯片，或向传感器1提供其他单独功能处理的芯片。第二芯片2与其他单独的芯片23在凹槽内并不做电连接，而通过植球后与其他电路组件的贴合实现电性连接。
实施例四：
图4a~4e示出了本发明实施例四的多芯片封装体剖视结构示意图。第一芯片1具有有源面11及相对该有源面的背面12。第一芯片1的有源面11上具有凹槽3。第二芯片2设置于凹槽3中，且第二芯片2的第一表面或第二表面与凹槽3的底面结合。第一芯片1的有源面11上和第二芯片2的远离凹槽3的底面的表面上设置有植球。该实施例还包括塑封模制品5，塑封模制品5使植球的部分暴露在外。
图4a和4b说明了凹槽3与第二芯片2的第一种结合方法。第二芯片2可以利用粘合剂— 例如胶水或环氧树脂预先与凹槽3的底面和侧面贴合，凹槽3可以如图4a所示为具有垂直的剖面，也可以如图4b所示具有一定坡度的斜坡剖面。
图4c和4d说明了凹槽3与第二芯片2的第二种结合方法。第二芯片2可以利用粘合剂— 例如胶水或环氧树脂预先与凹槽3的底面贴合，凹槽3可以如图4c所示具有垂直的剖面，也可以如图4d所示具有一定坡度的斜坡剖面。在形成塑封模制品5的过程中，塑封材料例如环氧树脂会溢出到凹槽3与第二芯片2的侧面形成空隙311和312中。
图4e说明了凹槽3与第二芯片2的第三种结合方法。第二芯片2可以直接嵌入到凹槽3中，凹槽3具有一定坡度的斜坡剖面。在形成塑封模制品5的过程中，塑封材料例如环氧树脂会溢出到凹槽3与第二芯片2的侧面形成空隙313中。
请参加图5和图6，本发明还提供了一种低剖面多芯片封装结构的制造方法，在本实施例中依次包括以下步骤：
S1、提供一第一芯片；
S2、在所述第一芯片的表面上形成一凹槽；
S3、在位于所述第一芯片形成凹槽开口的同一侧的表面上形成植球；
S4、提供一第二芯片；
S5、将所述第二芯片设置于所述凹槽中；
S6、在所述第二芯片的与所述凹槽开口位于同一侧的表面上形成植球；
S7、沿凹槽开口的同一侧注塑形成塑封模制品；
S8、提供一电路组件（图未示出）；
S9、将电路组件与植球相贴合。
此处值得注意的是，本发明并不限制设置于凹槽中的芯片的个数，如图7a~7b所示，图7a~7b说明了本发明包含2个以上芯片时的剖视结构示意图。图7a示出了凹槽3设置于第一芯片1的背面12时的情形，第一芯片1包括TSV通孔4；图7b示出了凹槽3设置于第一芯片1的有源面11时的情形。除第二芯片2以外，凹槽3中还可以设置其他单独的芯片例如芯片23。当第一芯片1为传感器时，芯片23可以是用于预处理来自传感器1的信号的信号处理芯片，或向传感器1提供其他单独功能处理的芯片。第二芯片2与其他单独的芯片23在凹槽内并不做电连接，而通过植球后与其他电路组件的贴合实现电性连接。
图8说明了根据一些实施例的低剖面多芯片封装体的横截面示图。如图8所示，低剖面多芯片封装体结构包括第一芯片1和设置于凹槽3中的第二芯片2，在与凹槽开口位于同一侧的第一芯片1和第二芯片2的表面上分布有植球5.
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (15)

1.一种低剖面多芯片封装结构，其特征在于，所述低剖面多芯片封装结构至少包括一第一芯片和一第二芯片:
所述第一芯片具有有源面及相对该有源面的背面，所述第一芯片的有源面或背面上设置有凹槽；所述第二芯片设置并容纳于所述第一芯片的凹槽中，所述第二芯片具有接近所述凹槽底面的第一表面及相对该第一表面且远离所述凹槽底面的第二表面。
2.如权利要求1所述的一种低剖面多芯片封装结构，其特征在于，与所述第一芯片凹槽开口位于同一侧的表面上设置有植球，所述第二芯片的第二表面上设置有植球。
3.如权利要求1所述的一种低剖面多芯片封装结构，其特征在于，所述第一芯片为传感器。
4.如权利要求1所述的一种低剖面多芯片封装结构，其特征在于，
所述凹槽设置于所述第一芯片的背面上，所述植球设置于所述第一芯片的，所述有源面与所述植球电性连接。
5.如权利要求1所述的一种低剖面多芯片封装结构，其特征在于，
所述凹槽设置于所述第一芯片的有源面上，所述植球设置于有源面上，所述有源面与所述植球电性连接。
6.如权利要求4或5所述的一种低剖面多芯片封装结构，其特征在于，所述凹槽被设置为具有斜坡剖面，所述凹槽的底面与所述第二芯片的第一表面相贴合。
7.如权利要求4或5所述的一种低剖面多芯片封装结构，其特征在于，所述凹槽被设置为具有斜坡剖面，所述凹槽的底面及侧面与所述第二芯片的第一表面及侧面相贴合。
8.如权利要求4或5所述的一种低剖面多芯片封装结构，其特征在于，所述凹槽被设置为具有斜坡剖面，所述第二芯片的第一表面对应所述凹槽的底面嵌入到凹槽中。
9.如权利要求4或5所述的一种低剖面多芯片封装结构，其特征在于，所述凹槽被设置为具有垂直剖面，所述凹槽的底面与所述第二芯片的第一表面相贴合。
10.如权利要求4或5所述的一种低剖面多芯片封装结构，其特征在于，所述凹槽被设置为具有垂直剖面，所述凹槽的底面及侧面与所述第二芯片的第一表面及侧面相贴合。
11.如权利要求2所述的一种低剖面多芯片封装结构，其特征在于，所述多芯片封装结构还包括塑封模制品，所述塑封模制品位于所述凹槽开口的同一侧，部分包覆位于凹槽内的第二芯片并在对应凹槽周边部分延伸到第一芯片表面上，并使得所述植球的至少部分暴露在外。
12.如权利要求2所述的一种低剖面多芯片封装结构，其特征在于，所述多芯片封装结构还可以包括一电路组件，与所述植球电性连接。
13.一种低剖面多芯片封装结构的制造方法，其特征在于，依次包括以下步骤：
S1、提供一第一芯片；
S2、在所述第一芯片的表面上形成一凹槽；
S3、在位于所述第一芯片形成凹槽开口的同一侧的表面上形成植球；
S4、提供一第二芯片；
S5、将所述第二芯片设置于所述凹槽中；
S6、在所述第二芯片的与所述凹槽开口位于同一侧的表面上形成植球。
14.如权利要求13所述的一种低剖面多芯片封装结构的制造方法，其特征在于，所述制造方法还可以包括以下步骤：
S7、沿所述凹槽开口的同一侧注塑形成塑封模制品；
S8、提供一电路组件；
S9、将所述一电路组件与所述植球相贴合。
15.如权利要求14所述一种低剖面多芯片封装结构的制造方法，其特征在于，所述步骤S7中，所述塑封模制品部分包覆位于凹槽内的第二芯片组并在对应凹槽周边部分延伸到第一芯片表面上，并使得所述植球的至少部分暴露在外。
CN201610679769.XA 2016-08-18 2016-08-18 一种低剖面多芯片封装结构及其制造方法 Pending CN107768317A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610679769.XA CN107768317A (zh) 2016-08-18 2016-08-18 一种低剖面多芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610679769.XA CN107768317A (zh) 2016-08-18 2016-08-18 一种低剖面多芯片封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN107768317A true CN107768317A (zh) 2018-03-06

Family

ID=61260232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610679769.XA Pending CN107768317A (zh) 2016-08-18 2016-08-18 一种低剖面多芯片封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN107768317A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109761186A (zh) * 2018-12-29 2019-05-17 华进半导体封装先导技术研发中心有限公司 一种薄型三维集成封装方法及结构
CN109795976A (zh) * 2018-12-29 2019-05-24 华进半导体封装先导技术研发中心有限公司 超薄型三维集成封装方法及结构
CN110491792A (zh) * 2019-09-16 2019-11-22 中国电子科技集团公司第五十八研究所 一种树脂型三维扇出集成封装方法及结构
CN110491853A (zh) * 2019-09-16 2019-11-22 中国电子科技集团公司第五十八研究所 一种硅基三维扇出集成封装方法及结构
CN111048503A (zh) * 2019-12-27 2020-04-21 华天科技（昆山）电子有限公司 一种内埋芯片的扇出型封装方法以及封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090206466A1 (en) * 2008-01-25 2009-08-20 Rohm Co., Ltd. Semiconductor device
CN102117799A (zh) * 2010-11-25 2011-07-06 日月光半导体制造股份有限公司 埋入型多芯片半导体封装结构及其制造方法
TW201436171A (zh) * 2010-07-23 2014-09-16 Tessera Inc 具有嵌入微電子元件的載體上主動晶片或疊層晶片
CN104600058A (zh) * 2015-02-03 2015-05-06 华天科技（昆山）电子有限公司 多芯片半导体封装结构及制作方法
CN205984949U (zh) * 2016-08-18 2017-02-22 苏州迈瑞微电子有限公司 一种低剖面多芯片封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090206466A1 (en) * 2008-01-25 2009-08-20 Rohm Co., Ltd. Semiconductor device
TW201436171A (zh) * 2010-07-23 2014-09-16 Tessera Inc 具有嵌入微電子元件的載體上主動晶片或疊層晶片
CN102117799A (zh) * 2010-11-25 2011-07-06 日月光半导体制造股份有限公司 埋入型多芯片半导体封装结构及其制造方法
CN104600058A (zh) * 2015-02-03 2015-05-06 华天科技（昆山）电子有限公司 多芯片半导体封装结构及制作方法
CN205984949U (zh) * 2016-08-18 2017-02-22 苏州迈瑞微电子有限公司 一种低剖面多芯片封装结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109761186A (zh) * 2018-12-29 2019-05-17 华进半导体封装先导技术研发中心有限公司 一种薄型三维集成封装方法及结构
CN109795976A (zh) * 2018-12-29 2019-05-24 华进半导体封装先导技术研发中心有限公司 超薄型三维集成封装方法及结构
CN110491792A (zh) * 2019-09-16 2019-11-22 中国电子科技集团公司第五十八研究所 一种树脂型三维扇出集成封装方法及结构
CN110491853A (zh) * 2019-09-16 2019-11-22 中国电子科技集团公司第五十八研究所 一种硅基三维扇出集成封装方法及结构
CN111048503A (zh) * 2019-12-27 2020-04-21 华天科技（昆山）电子有限公司 一种内埋芯片的扇出型封装方法以及封装结构

Similar Documents

Publication Publication Date Title
CN107768317A (zh) 一种低剖面多芯片封装结构及其制造方法
US9615456B2 (en) Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
US7829961B2 (en) MEMS microphone package and method thereof
US9401338B2 (en) Electronic devices with embedded die interconnect structures, and methods of manufacture thereof
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
KR101026488B1 (ko) 반도체 패키지
EP2033220A2 (en) Stack die packages
KR20120040039A (ko) 적층 반도체 패키지 및 그 제조 방법
CN101236910A (zh) 将半导体部件导电连接至衬底的方法和半导体结构
CN104241220A (zh) 一种超小尺寸无塑封装
CN107634049A (zh) Fc芯片系统堆叠扇出封装结构及其制备方法
CN109665487A (zh) 一种mems器件晶圆级系统封装方法以及封装结构
CN205984949U (zh) 一种低剖面多芯片封装结构
US8907464B2 (en) Helix substrate and three-dimensional package with same
US20080237831A1 (en) Multi-chip semiconductor package structure
CN104282657A (zh) 超薄多层封装体及其制作方法
KR20160017412A (ko) 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법
CN104409424B (zh) 一种基于玻璃转接板的叠层封装体及其制备方法
US9362257B2 (en) Mirco-electro-mechanical system module and manufacturing method thereof
US20110304044A1 (en) Stacked chip package structure and its fabrication method
US20110204514A1 (en) Package device and fabrication method thereof
US11041774B2 (en) Pressure sensor package
US20100164085A1 (en) Multi-die building block for stacked-die package
US9024427B2 (en) Multiple helix substrate and three-dimensional package with same
JPS6370532A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180306