CN110491792A - 一种树脂型三维扇出集成封装方法及结构 - Google Patents
一种树脂型三维扇出集成封装方法及结构 Download PDFInfo
- Publication number
- CN110491792A CN110491792A CN201910870943.2A CN201910870943A CN110491792A CN 110491792 A CN110491792 A CN 110491792A CN 201910870943 A CN201910870943 A CN 201910870943A CN 110491792 A CN110491792 A CN 110491792A
- Authority
- CN
- China
- Prior art keywords
- chip
- sub
- group
- mother
- dimensional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011347 resin Substances 0.000 title claims abstract description 62
- 229920005989 resin Polymers 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000005538 encapsulation Methods 0.000 title claims abstract description 24
- 239000011159 matrix material Substances 0.000 claims abstract description 36
- 238000004806 packaging method and process Methods 0.000 claims abstract description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052802 copper Inorganic materials 0.000 claims abstract description 29
- 239000010949 copper Substances 0.000 claims abstract description 29
- 239000003292 glue Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 23
- 229910000679 solder Inorganic materials 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 238000004528 spin coating Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005520 cutting process Methods 0.000 claims abstract description 6
- 238000000227 grinding Methods 0.000 claims abstract description 6
- 238000011946 reduction process Methods 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 11
- 229920002521 macromolecule Polymers 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 238000000608 laser ablation Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims description 2
- 239000004576 sand Substances 0.000 claims description 2
- 239000007921 spray Substances 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 3
- 238000005422 blasting Methods 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 235000013399 edible fruits Nutrition 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开一种树脂型三维扇出集成封装方法及结构，属于集成电路封装技术领域。首先提供旋涂有临时键合胶的载板，并在临时键合胶上设置母芯片和铜柱；然后进行第一次塑封，通过倒装焊工艺使第一组子芯片和母芯片电性互连，再次进行塑封；接着通过减薄工艺使母芯片露出背面硅基，在母芯片背面和树脂基体刻蚀出若干个凹槽并分别埋入第二组子芯片；用干膜材料填充所述第二组子芯片和凹槽的空隙，并制作n层再布线；制作阻焊层和锡球凸点，最后通过研磨、切割制作成单颗三维扇出型封装体。通过树脂基体的塑封方式，在树脂基体两面埋入子芯片，也在最初埋入的母芯片背面埋入子芯片，最大化利用了树脂基体，完成了最高密度的树脂型三维扇出集成封装。
Description
技术领域
本发明涉及集成电路封装技术领域，特别涉及一种树脂型三维扇出集成封装方法及结构。
背景技术
当前各类电子产品进一步向小型化和多功能化发展，随着“Moore Law”的发展，依靠减小特征尺寸来不断提高集成度的方式因为特征尺寸越来越小而逐渐接近物理极限，从而到达发展瓶颈期。然而在高密度晶圆级扇出型封装方面，可以实现更高密度集成，从而实现信息处理模组的小型化。以晶圆级封装、倒扣焊、3D堆叠、TSV、扇出型封装为代表的封装技术成为继续延续摩尔定律的最佳选择。
晶圆级扇出型封装技术可以解决信息处理模组芯片种类多、数量大的高难度差异化集成问题，进一步实现微系统集成。微系统集成就是要尽可能多的将实现功能所需的各类器件集成于一个系统。但是传统的集成方式一般只能将完全相同或体积、功能、I/O类似的芯片进行集成，这显然无法满足微系统集成发展方向的要求。要实现完整功能的微系统集成，就需要进行差异化芯片集成，扇出型集成的圆片重构技术就可以满足这种需求。圆片重构技术是采用树脂基或者硅基为基体，将多种芯片，按需求高精度嵌入基体圆片的技术，当圆片重构完成后，再利用极多层再布线技术实现各类芯片的互连。如果芯片的种类及数量太多，二维圆片重构的面积太大，则通过将各类芯片先进行二维集成，再通过垂直互连和三维堆叠进行三维再集成，这样可以大大扩充微系统的容量。因此通过扇出型集成的二维圆片重构，再辅以三维再集成，可以满足差异化芯片集成的要求。
扇出型封装都是使用树脂型塑封料包覆若干芯片，使芯片嵌入其中，再进行圆片级工艺。目前三维扇出型封装都是在树脂基体的一个面嵌入芯片，树脂基体的另外一面仅仅进行重布线和植球完成对外连接。很显然，这种三维扇出型封装没有最大化的将树脂基体利用起来，也没有完成微系统组件尽可能的高密度集成。
发明内容
本发明的目的在于提供一种树脂型三维扇出集成封装方法及结构，以解决现有的扇出型封装集成度不高的问题。
为解决上述技术问题，本发明提供一种树脂型三维扇出集成封装方法，包括：
提供旋涂有临时键合胶的载板，并在所述临时键合胶上设置母芯片和铜柱；
进行第一次塑封，通过倒装焊工艺使第一组子芯片和所述母芯片电性互连，再次进行塑封；
通过减薄工艺使所述母芯片露出背面硅基，在母芯片背面和树脂基体刻蚀出若干个凹槽并分别埋入第二组子芯片；
用干膜材料填充所述第二组子芯片和凹槽的空隙，并制作n层再布线；
制作阻焊层和锡球凸点，最后通过研磨、切割制作成单颗三维扇出型封装体。
可选的，所述母芯片通过贴装方法设置，且其金属焊盘朝下；所述铜柱通过植柱方法设置；
所述母芯片和所述铜柱的数量均不小于1个，所述母芯片厚度不高于所述铜柱高度。
可选的，进行第一次塑封，通过倒装焊工艺使第一组子芯片和所述母芯片电性互连，再次进行塑封包括：
通过树脂基体进行晶片级塑封，使其完全包裹所述母芯片和所述铜柱；
拆除所述载板并清洗干净所述临时键合胶；
通过多层再布线工艺在所述母芯片的金属焊盘处形成n层再布线，并生长凸点；
使用倒装焊工艺使第一组子芯片与所述母芯片电性互连；
通过树脂基体再次进行塑封，使其完全包裹所述第一组子芯片。
可选的，刻蚀出若干个凹槽并分别埋入第二组子芯片包括：
利用光刻或干法刻蚀工艺在所述母芯片背面刻蚀若干个第一凹槽；利用激光烧蚀或喷砂工艺在第一次塑封的树脂基体处制作若干个第二凹槽；
在所述第一凹槽和所述第二凹槽中通过永久键合胶埋入第二组子芯片，其金属焊盘朝外；
所述永久键合胶为高分子材质。
可选的，用干膜材料填充所述第二组子芯片和凹槽的空隙，并制作n层再布线包括：
通过真空压干膜工艺将干膜材料填充到所述第二组子芯片和凹槽的空隙，并铺满整个平面；
在所述母芯片和所述第二组子芯片的金属焊盘和所述铜柱处开口并利用光刻、物理气相沉积、电镀和化镀工艺制作n层再布线；其中，
所述干膜材料为高分子材质。
可选的，所述第一组子芯片和所述第二组子芯片均是包括数模、射频、无源器件、DSP、存储和桥连接的芯片，其数量均不小于1个。
可选的，所述母芯片是包括FPGA、CPU和GPU的处理器芯片。
可选的，所述载板的材质为金属或玻璃。
可选的，所述临时键合胶为高分子材质。
本发明还提供了一种树脂型三维扇出集成封装结构，包括：
塑封在树脂基体中的母芯片和铜柱，所述母芯片和铜柱的第一面通过n层再布线和凸点与第一组子芯片电连；所述第一组子芯片塑封在树脂基体中；
所述母芯片的第二面和树脂基体中埋置有第二组子芯片，所述第二组子芯片依次连有n层再布线和凸点，通过所述凸点与外部电连。
在本发明中提供了一种树脂型三维扇出集成封装方法及结构，首先提供旋涂有临时键合胶的载板，并在所述临时键合胶上设置母芯片和铜柱；然后进行第一次塑封，通过倒装焊工艺使第一组子芯片和所述母芯片电性互连，再次进行塑封；接着通过减薄工艺使所述母芯片露出背面硅基，在母芯片背面和树脂基体刻蚀出若干个凹槽并分别埋入第二组子芯片；用干膜材料填充所述第二组子芯片和凹槽的空隙，并制作n层再布线；最后制作阻焊层和锡球凸点，最后通过研磨、切割制作成单颗三维扇出型封装体。
本发明通过使用树脂基体的塑封方式，在树脂基体两面埋入子芯片，也在最初埋入的母芯片背面埋入子芯片，最大化利用了树脂基体，完成了最高密度的树脂型三维扇出集成封装。
附图说明
图1是本发明提供的树脂型三维扇出集成封装方法的流程示意图；
图2是旋涂有临时键合胶的载板示意图；
图3是在载板上放置铜柱和母芯片的示意图；
图4是第一次塑封后示意图；
图5是形成n层再布线和凸点示意图；
图6是第一组子芯片倒装焊后示意图；
图7是第二次塑封的示意图；
图8是减薄使母芯片露出背面硅基的示意图；
图9是在母芯片背面刻蚀第一凹槽的示意图；
图10是在第一次塑封的树脂基体处制作第二凹槽的示意图；
图11是在第一凹槽和第二凹槽中埋入第二组子芯片的示意图；
图12是制作n层再布线的示意图；
图13是制作阻焊层和凸点并切割完成最终封装示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种树脂型三维扇出集成封装方法及结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明实施例一提供了一种树脂型三维扇出集成封装方法，其流程如图1所示，包括如下步骤：
步骤S11、提供旋涂有临时键合胶的载板，并在所述临时键合胶上设置母芯片和铜柱；
步骤S12、进行第一次塑封，通过倒装焊工艺使第一组子芯片和所述母芯片电性互连，再次进行塑封；
步骤S13、通过减薄工艺使所述母芯片露出背面硅基，在母芯片背面和树脂基体刻蚀出若干个凹槽并分别埋入第二组子芯片；
步骤S14、用干膜材料填充所述第二组子芯片和凹槽的空隙，并制作n层再布线；
步骤S15、制作阻焊层和锡球凸点，最后通过研磨、切割制作成单颗三维扇出型封装体。
具体的，首先提供旋涂有临时键合胶202的载板201，如图2所示。所述载板201为玻璃或者金属材质；所述临时键合胶202为高分子材料。然后在所述临时键合胶202上设置母芯片301和铜柱101，如图3；其中，所述母芯片301通过贴装方法设置，且其金属焊盘302朝下；所述铜柱101通过植柱方法设置；所述母芯片301和所述铜柱101的数量均不小于1个，所述母芯片301厚度不高于所述铜柱101高度。所述母芯片301是包括FPGA、CPU和GPU的处理器芯片。
接着如图4，通过树脂基体102进行晶片级塑封，使其完全包裹所述母芯片301和所述铜柱101；拆除所述载板201并清洗干净所述临时键合胶202，露出所述金属焊盘302；通过多层再布线工艺在所述金属焊盘302处形成n层再布线103，并生长凸点104，如图5所示；
使用倒装焊工艺使第一组子芯片（包括子芯片303和子芯片304）与所述母芯片301电性互连，所述第一组子芯片是包括数模、射频、无源器件、DSP、存储和桥连接的芯片，其子芯片的数量不小于1个。
通过树脂基体102再次进行塑封，使其完全包裹所述第一组子芯片，如图7所示。
如图8，通过减薄工艺使所述母芯片301露出背面硅基，利用光刻或干法刻蚀工艺在所述母芯片301背面刻蚀若干个第一凹槽，如图9；利用激光烧蚀或喷砂工艺在第一次塑封的树脂基体处制作若干个第二凹槽，如图10。在本实施例一中，所述第一凹槽的数量是1个，为凹槽305；所述第二凹槽的数量是2个，为两个凹槽306；请参阅图11，在所述第一凹槽（即凹槽305）和所述第二凹槽（即两个凹槽306）中通过永久键合胶308埋入第二组子芯片（包括子芯片307、子芯片310和子芯片311），其金属焊盘309朝外；其中所述永久键合胶308为高分子材质。进一步的，所述第一凹槽和所述第二凹槽的尺寸大于所述第二组子芯片的厚度；所述第二组子芯片是包括数模、射频、无源器件、DSP、存储和桥连接的芯片，其数量不小于1个。
请参阅图12，用干膜材料108填充所述第二组子芯片和凹槽（包括凹槽305和两个凹槽306）的空隙，并利用光刻、物理气相沉积、电镀和化镀工艺制作n层再布线105；
最后利用旋涂或丝网印刷工艺制作阻焊层106，通过印刷或植球工艺制作锡球凸点107，最后通过研磨、切割制作成单颗三维扇出型封装体，如图13。
通过本发明提供的树脂型三维扇出集成封装方法制备出的树脂型三维扇出集成封装结构如图13所示，包括塑封在树脂基体中的母芯片301和铜柱101，所述母芯片301和所述铜柱101的数量均不小于1个并且所述母芯片301厚度不高于所述铜柱101高度。所述母芯片301和铜柱101的第一面通过n层再布线103和凸点104与第一组子芯片电连；所述第一组子芯片包括子芯片303和子芯片304。
所述母芯片301的第二面和树脂基体中埋置有第二组子芯片，所述第二组子芯片依次连有n层再布线105和凸点107，通过所述凸点107与外部电连；所述第二组子芯片包括子芯片307、子芯片310和子芯片311。其中，所述n层再布线103、所述凸点104和所述第一组子芯片塑封在树脂基体中。所述母芯片301第二面及其所在平面制作有阻焊层106。
具体的，所述第二组子芯片通过永久键合胶308埋置在所述母芯片301的第一凹槽和树脂基体的第二凹槽中。所述第一凹槽通过光刻或干法刻蚀工艺在所述母芯片301第二面刻蚀形成；所述第二凹槽通过激光烧蚀或喷砂工艺在所述树脂基体制作形成。所述第一凹槽和所述第二凹槽的尺寸大于所述第二组子芯片的厚度。进一步的，所述永久键合胶308为高分子材质；更进一步的，所述第一组子芯片和所述第二组子芯片均是包括数模、射频、无源器件、DSP、存储和桥连接的芯片，其数量均不小于1个；所述母芯片301是包括FPGA、CPU和GPU的处理器芯片。。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种树脂型三维扇出集成封装方法，其特征在于，包括：
提供旋涂有临时键合胶的载板，并在所述临时键合胶上设置母芯片和铜柱；
进行第一次塑封，通过倒装焊工艺使第一组子芯片和所述母芯片电性互连，再次进行塑封；
通过减薄工艺使所述母芯片露出背面硅基，在母芯片背面和树脂基体刻蚀出若干个凹槽并分别埋入第二组子芯片；
用干膜材料填充所述第二组子芯片和凹槽的空隙，并制作n层再布线；
制作阻焊层和锡球凸点，最后通过研磨、切割制作成单颗三维扇出型封装体。
2.如权利要求1所述的树脂型三维扇出集成封装方法，其特征在于，所述母芯片通过贴装方法设置，且其金属焊盘朝下；所述铜柱通过植柱方法设置；
所述母芯片和所述铜柱的数量均不小于1个，所述母芯片厚度不高于所述铜柱高度。
3.如权利要求1所述的树脂型三维扇出集成封装方法，其特征在于，进行第一次塑封，通过倒装焊工艺使第一组子芯片和所述母芯片电性互连，再次进行塑封包括：
通过树脂基体进行晶片级塑封，使其完全包裹所述母芯片和所述铜柱；
拆除所述载板并清洗干净所述临时键合胶；
通过多层再布线工艺在所述母芯片的金属焊盘处形成n层再布线，并生长凸点；
使用倒装焊工艺使第一组子芯片与所述母芯片电性互连；
通过树脂基体再次进行塑封，使其完全包裹所述第一组子芯片。
4.如权利要求1所述的树脂型三维扇出集成封装方法，其特征在于，刻蚀出若干个凹槽并分别埋入第二组子芯片包括：
利用光刻或干法刻蚀工艺在所述母芯片背面刻蚀若干个第一凹槽；利用激光烧蚀或喷砂工艺在第一次塑封的树脂基体处制作若干个第二凹槽；
在所述第一凹槽和所述第二凹槽中通过永久键合胶埋入第二组子芯片，其金属焊盘朝外；
所述永久键合胶为高分子材质。
5.如权利要求1所述的树脂型三维扇出集成封装方法，其特征在于，用干膜材料填充所述第二组子芯片和凹槽的空隙，并制作n层再布线包括：
通过真空压干膜工艺将干膜材料填充到所述第二组子芯片和凹槽的空隙，并铺满整个平面；
在所述母芯片和所述第二组子芯片的金属焊盘和所述铜柱处开口并利用光刻、物理气相沉积、电镀和化镀工艺制作n层再布线；其中，
所述干膜材料为高分子材质。
6.如权利要求1所述的树脂型三维扇出集成封装方法，其特征在于，所述第一组子芯片和所述第二组子芯片均是包括数模、射频、无源器件、DSP、存储和桥连接的芯片，其数量均不小于1个。
7.如权利要求1所述的树脂型三维扇出集成封装方法，其特征在于，所述母芯片是包括FPGA、CPU和GPU的处理器芯片。
8.如权利要求1所述的树脂型三维扇出集成封装方法，其特征在于，所述载板的材质为金属或玻璃。
9.如权利要求1所述的树脂型三维扇出集成封装方法，其特征在于，所述临时键合胶为高分子材质。
10.一种树脂型三维扇出集成封装结构，其特征在于，包括：
塑封在树脂基体中的母芯片和铜柱，所述母芯片和铜柱的第一面通过n层再布线和凸点与第一组子芯片电连；所述第一组子芯片塑封在树脂基体中；
所述母芯片的第二面和树脂基体中埋置有第二组子芯片，所述第二组子芯片依次连有n层再布线和凸点，通过所述凸点与外部电连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910870943.2A CN110491792A (zh) | 2019-09-16 | 2019-09-16 | 一种树脂型三维扇出集成封装方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910870943.2A CN110491792A (zh) | 2019-09-16 | 2019-09-16 | 一种树脂型三维扇出集成封装方法及结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110491792A true CN110491792A (zh) | 2019-11-22 |
Family
ID=68558071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910870943.2A Pending CN110491792A (zh) | 2019-09-16 | 2019-09-16 | 一种树脂型三维扇出集成封装方法及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110491792A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911291A (zh) * | 2019-12-17 | 2020-03-24 | 中国电子科技集团公司第五十八研究所 | 一种树脂型晶圆级扇出集成封装方法及结构 |
| CN115312496A (zh) * | 2022-07-12 | 2022-11-08 | 武汉大学 | 基于后通孔技术的三维半导体集成封装结构及工艺 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080157316A1 (en) * | 2007-01-03 | 2008-07-03 | Advanced Chip Engineering Technology Inc. | Multi-chips package and method of forming the same |
| CN105575821A (zh) * | 2015-12-22 | 2016-05-11 | 华进半导体封装先导技术研发中心有限公司 | 多层堆叠扇出型封装及其制备方法 |
| CN106129015A (zh) * | 2016-07-11 | 2016-11-16 | 华天科技（昆山）电子有限公司 | 一种含有埋入芯片和倒装芯片互连的封装结构及其制作方法 |
| CN107768317A (zh) * | 2016-08-18 | 2018-03-06 | 苏州迈瑞微电子有限公司 | 一种低剖面多芯片封装结构及其制造方法 |
| CN210296299U (zh) * | 2019-09-16 | 2020-04-10 | 中国电子科技集团公司第五十八研究所 | 一种树脂型三维扇出集成封装结构 |
-
2019
- 2019-09-16 CN CN201910870943.2A patent/CN110491792A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080157316A1 (en) * | 2007-01-03 | 2008-07-03 | Advanced Chip Engineering Technology Inc. | Multi-chips package and method of forming the same |
| CN105575821A (zh) * | 2015-12-22 | 2016-05-11 | 华进半导体封装先导技术研发中心有限公司 | 多层堆叠扇出型封装及其制备方法 |
| CN106129015A (zh) * | 2016-07-11 | 2016-11-16 | 华天科技（昆山）电子有限公司 | 一种含有埋入芯片和倒装芯片互连的封装结构及其制作方法 |
| CN107768317A (zh) * | 2016-08-18 | 2018-03-06 | 苏州迈瑞微电子有限公司 | 一种低剖面多芯片封装结构及其制造方法 |
| CN210296299U (zh) * | 2019-09-16 | 2020-04-10 | 中国电子科技集团公司第五十八研究所 | 一种树脂型三维扇出集成封装结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911291A (zh) * | 2019-12-17 | 2020-03-24 | 中国电子科技集团公司第五十八研究所 | 一种树脂型晶圆级扇出集成封装方法及结构 |
| CN115312496A (zh) * | 2022-07-12 | 2022-11-08 | 武汉大学 | 基于后通孔技术的三维半导体集成封装结构及工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206322692U (zh) | 电子装置 | |
| US9111870B2 (en) | Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof | |
| EP3422398A1 (en) | Silicon substrate embedded, fan-out, 3d package structure | |
| TWI475652B (zh) | 晶片尺寸堆疊晶粒封裝 | |
| CN107833864A (zh) | 封装结构及其形成方法 | |
| US20070035033A1 (en) | Stackable tier structure comprising high density feedthrough | |
| CN107452689A (zh) | 三维系统级封装应用的内嵌扇出型硅转接板及制作方法 | |
| CN107533985A (zh) | 包括第一级裸片、背对背堆叠的第二级裸片和第三级裸片以及对应的第一再分配层、第二再分配层和第三再分配层的竖直堆叠系统级封装及其制造方法 | |
| CN105225965A (zh) | 一种扇出型封装结构及其制作方法 | |
| CN103681533B (zh) | 包括块体金属的扇出封装件 | |
| CN105118823A (zh) | 一种堆叠型芯片封装结构及封装方法 | |
| CN110707075A (zh) | 超高密度多芯片模组的三维扇出型封装结构与制备方法 | |
| CN106783779B (zh) | 一种高堆叠扇出型系统级封装结构及其制作方法 | |
| CN107146785A (zh) | 具有3d堆叠天线的扇出型封装结构及其制备方法 | |
| CN110379780B (zh) | 一种硅基扇出型晶圆级封装方法及结构 | |
| CN110310895A (zh) | 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构 | |
| CN206931599U (zh) | 具有3d堆叠天线的扇出型封装结构 | |
| CN110491853A (zh) | 一种硅基三维扇出集成封装方法及结构 | |
| CN104332456A (zh) | 晶圆级扇出型堆叠封装结构及其制造工艺 | |
| CN107706520A (zh) | 扇出型天线封装结构及其制备方法 | |
| CN101567322B (zh) | 芯片的封装结构及其封装方法 | |
| CN110491792A (zh) | 一种树脂型三维扇出集成封装方法及结构 | |
| CN110610868A (zh) | 一种3d扇出型封装方法及结构 | |
| CN209029376U (zh) | 一种基于基板的ipd集成封装结构 | |
| CN210296299U (zh) | 一种树脂型三维扇出集成封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |