CN100530572C - 晶片级封装的方法 - Google Patents

晶片级封装的方法 Download PDF

Info

Publication number
CN100530572C
CN100530572C CNB2006100715300A CN200610071530A CN100530572C CN 100530572 C CN100530572 C CN 100530572C CN B2006100715300 A CNB2006100715300 A CN B2006100715300A CN 200610071530 A CN200610071530 A CN 200610071530A CN 100530572 C CN100530572 C CN 100530572C
Authority
CN
China
Prior art keywords
wafer
upper cover
cover wafer
engaged
bearing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100715300A
Other languages
English (en)
Other versions
CN101047134A (zh
Inventor
陈至贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chinese Gredmann Taiwan Ltd By Share Ltd
Original Assignee
Touch Micro System Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Touch Micro System Technology Inc filed Critical Touch Micro System Technology Inc
Priority to CNB2006100715300A priority Critical patent/CN100530572C/zh
Publication of CN101047134A publication Critical patent/CN101047134A/zh
Application granted granted Critical
Publication of CN100530572C publication Critical patent/CN100530572C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16235Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

首先将具有凹槽的上盖晶片接合于承载晶片上,并蚀穿部分上盖晶片。接着,将上盖晶片自承载晶片上移除,并将上盖晶片与透明晶片接合,再去除对应凹槽的部分上盖晶片,使未去除的上盖晶片形成多个支撑块。提供元件晶片。最后将支撑块与元件晶片接合,由此支撑块与透明晶片可将元件晶片的元件气密封合。

Description

晶片级封装的方法
技术领域
本发明涉及一种晶片级封装的方法,尤指一种可提供晶片级测试,并具有气密视窗的晶片级封装的方法。
背景技术
封装工艺为半导体或微机电制造后段工艺中相当重要的一个环节,其对于整体工艺的成品率与成本具有关键性的影响。
请参阅图1至图4,图1至图4为公知封装方法的示意图。如图1所示,首先提供元件晶片10,元件晶片10上包含有多个已制作完成而待封装的元件12、内连线层(图未示)与接触垫(图未示)等设于其中。接着利用切割机台进行切割工艺,根据预先定义的切割道将元件晶片10切割成多个分离的元件管芯14。
如图2所示,接着提供上盖晶片20,并同样地进行切割工艺将上盖晶片20切割成多个保护上盖22。保护上盖22的尺寸等于或略小于元件管芯14的尺寸。如第3图所示,随后在元件管芯14的表面涂布接合胶30,例如高分子胶,作为接合元件管芯14与保护上盖22的介质。最后如图4所示,利用接合胶30将保护上盖22粘着于元件管芯14上,并进行清洗。
对于光学元件与微机电元件而言,由于光学元件的感光区与微机电元件的动作空间要求,因此上述元件在封装后通常必须形成气密空间或可透光的气密视窗,由此除了保护元件免于受到空气、灰尘和湿气等影响污染之外,同时避免元件受到机械方面和辐射的影响,以及避免气密空间内灌注的保护气体外泄或真空状态的破坏。由此可知,对于光学元件与微机电元件而言,构成气密空间或气密视窗的保护上盖决定了此类元件的可靠度。
然而公知封装的方法中所使用的接合胶,如高分子胶由于热稳定性不良,因此容易影响元件的可靠度,特别是对于气密性要求较高的光学元件与微机电元件,公知封装的方法更无法适用。再者,公知封装方法是先将元件晶片切割成多个元件管芯后,才进行元件的封装,换言之,必须个别地对每一元件管芯加以封装,甚至必须利用人工方式生产,而此举严重影响后段封装工艺的效率与成品率,同时并大幅增加成本。
发明内容
本发明的目的之一在于提供一种晶片级封装的方法,以提升封装工艺的成品率与可靠度。
为达上述目的,本发明提供一种晶片级封装的方法。根据上述方法,首先提供一上盖晶片,并在上盖晶片的第一表面形成多个凹槽。接着将上盖晶片的第一表面接合于承载晶片上,并由该上盖晶片的第二表面蚀刻该上盖晶片,以蚀穿所述凹槽周围的该上盖晶片。随后,将上盖晶片自承载晶片上移除,并将上盖晶片的第一表面与透明晶片接合。再自上盖晶片的第二表面去除对应凹槽的部分上盖晶片,以使未去除的上盖晶片形成多个支撑块。提供元件晶片,其包含有多个元件及多个接触垫。最后将支撑块与元件晶片接合,由此支撑块与透明晶片可将元件气密封合。
为了能更近一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用,并非用来对本发明加以限制。
附图说明
图1至图4为公知封装方法的示意图。
图5至图22为本发明的优选实施例的晶片级封装的方法示意图。
附图标记说明
10元件晶片            12元件
14元件管芯            20上盖晶片
22保护上盖            30接合胶
50上盖晶片            52掩模图案
54凹槽                56支撑块
60承载晶片            62粘着层
64掩模图案            70透明晶片
80元件晶片            82元件
84接触垫            90切割框架
92可扩张薄膜        100封装元件结构
具体实施方式
请参考图5至图22。图5至图22为本发明的优选实施例的晶片级封装的方法示意图。如图5所示,首先提供上盖晶片50,其中在本实施例中,上盖晶片50使用半导体晶片,如硅晶片,但并不限于此。接着如图6所示,在上盖晶片50的第一表面上形成掩模图案52,作为后续蚀刻工艺的硬掩模。掩模图案52的材料可选用光致抗蚀剂图案、介电层图案或其他适合材料,并利用光刻或网印等方式形成。如图7所示,随后进行蚀刻工艺,在上盖晶片50的第一表面定义出多个凹槽54,其中凹槽54的深度可视后续欲形成的气密空间的需求调整,例如于本实施例中,凹槽54的深度约介于5至10微米。另外,蚀刻工艺可选用干式蚀刻,例如反应性离子蚀刻,或是湿式蚀刻,例如利用氢氧化钾(potassium hydroxide,KOH)溶液、乙二胺邻苯二酚(ethylenediamine-pyrocatechol-water,EDP)溶液或氢氧化四甲基铵tetramethylammonium hydroxide,TMAH)溶液等进行蚀刻。
如图8所示,去除上盖晶片50上的掩模图案52。接着如图9所示,提供承载晶片60,并利用粘着层62将上盖晶片的第一表面接合于承载晶片60上。承载晶片60作为固定承座之用,用以对上盖晶片50作进一步加工,并将在后续工艺中被去除,因此承载晶片60的材料应考量其与粘着层62之间的粘着性。另外,若欲重复使用承载晶片60,则亦必须考量其与粘着层62之间的分离便利性。至于粘着层62的材料则亦需考量其与上盖晶片50及承载晶片60间的粘着性以及分离便利性。在本实施例中,承载晶片60选用玻璃晶片,但于实际应用上并不限于此,而可选用石英晶片、塑料晶片或半导体晶片等,而粘着层62的材料则可使用常用的接合材料,如光致抗蚀剂、环氧树脂(epoxy)、干膜、热分离胶带或紫外线胶带等。
如图10所示,接着可视上盖晶片50的厚度需求选择性地进行薄化工艺,由此将上盖晶片50薄化至所需的厚度。薄化工艺可选用粗磨(grinding)、抛光(polishing)、化学机械抛光(CMP)或蚀刻等工艺。如图11所示,随后在上盖晶片50的第二表面上形成掩模层。掩模层包含有多个对应于凹槽54的掩模图案64,且各掩模图案64的尺寸略大于各凹槽54。掩模层的材料可选用光致抗蚀剂或其他适合材料。如图12所示,进行蚀刻工艺,例如反应性离子蚀刻工艺,蚀穿未被掩模图案64覆盖的上盖晶片50,而粘着层62在此也可发挥蚀刻停止层的效果。
如图13所示,随后将掩模图案64自上盖晶片50的第二表面去除。如图14所示,接着移除粘着层62,使上盖晶片50自承载晶片60的表面脱离。如图15所示,将上盖晶片50的第一表面与透明晶片70接合,其中在本实施例中透明晶片70选用玻璃晶片,同时接合的方式系利用阳极接合或扩散接合达成。值得注意的是由于上盖晶片50的凹槽54未与透明晶片70接触,因此不会与透明晶片70产生接合反应。另外,透明晶片70亦可选用其他如石英或塑料等材料,并利用任何适当方式与上盖晶片50接合。
如图16所示,接着自上盖晶片50的第二表面去除对应凹槽54的部分上盖晶片50,使未被去除的上盖晶片50形成多个支撑块56,其中支撑块56与透明晶片70即构成用以封装的上盖结构。值得说明的是,在本实施例中是利用切割工艺去除部分的上盖晶片50,由于上盖晶片50的凹槽54部分并未与透明晶片70接触,因此可避免透明晶片70在切割工艺中受损,同时被切除的上盖晶片50的尺寸略小于凹槽54的尺寸,因此支撑块56具有L型结构,可利于后续切割透明晶片70的工艺的进行。另外,形成支撑块56的步骤亦可通过其他方式,例如蚀刻方式加以达成,而不限于切割工艺。
如图17所示,提供元件晶片80。元件晶片80包含有多个已制作完成而待封装的元件82(例如半导体元件、光学元件或微机电元件等)、接触垫84与内连线层(图未示)等设于其中。接着将透明晶片70与元件晶片80进行对位,以使各元件82分别对准两个相邻的支撑块56之间的位置。接着如图18所示,将支撑块56与元件晶片80接合,由此支撑块56与透明晶片70可形成一气密视窗,将元件82气密封合。在本实施例中,接合支撑块56元件晶片80的方式可为共晶接合(eutectic bonding)或玻璃胶接合(glass frit bonding),但并不局限于此。
如图19所示,对透明晶片70进行一切割工艺,切除对应于接触垫84的透明晶片70,以暴露出接触垫84。如前所述,由于支撑块56具有L型结构,因此切割工艺可在不对支撑块56造成损伤的情况下暴露出接触块84。如图20所示,由于此时各元件82仍未被单体化,因此可利用暴露出的接触垫84对所有元件82进行晶片级测试,大幅缩减测试时间。
如图21所示,随后进行单体化工艺。首先,提供切割框架90,且切割框架90包含有可扩张薄膜92。接着,将元件晶片80粘贴于可扩张薄膜92上,并进行切割工艺,沿元件晶片80上预先定义的切割道进行切割,以将元件晶片80切割成多个封装元件结构。最后,通过拉撑可扩张薄膜92进行自动扩片暨捡晶工艺。如图22所示,在捡晶后即可形成具有气密视窗的封装元件结构100。
综上所述,本发明晶片级封装的方法具有高气密性、高成品率与批次生产等优点,同时更可提供晶片级测试,并相容于一般半导体工艺等优势。
以上所述仅为本发明的优选实施例,凡依本发明的权利要求所做的等同变化与修饰,皆应属本发明的涵盖范围。

Claims (15)

1、一种晶片级封装的方法,包含有:
提供上盖晶片;
在所述上盖晶片的第一表面形成多个凹槽;
将所述上盖晶片的所述第一表面接合于承载晶片上;
由所述上盖晶片的第二表面蚀刻所述上盖晶片,以蚀穿所述凹槽周围的所述上盖晶片;
将所述上盖晶片自所述承载晶片上移除,并将所述上盖晶片的所述第一表面与透明晶片接合;
自所述上盖晶片的所述第二表面去除对应所述凹槽的部分所述上盖晶片,以使未去除的所述上盖晶片形成多个支撑块;
提供元件晶片,所述元件晶片包含有多个元件及多个接触垫;以及
将所述支撑块与所述元件晶片接合,由此所述支撑块与所述透明晶片将所述元件气密封合。
2、如权利要求1所述的方法,还包含有在接合所述支撑块与所述元件晶片之后,去除对应所述接触垫的所述透明晶片,以暴露出所述接触垫。
3、如权利要求2所述的方法,还包含有通过所述暴露出的接触垫进行晶片级测试。
4、如权利要求2所述的方法,还包含有在暴露出所述接触垫后,进行单体化工艺,以形成多个封装元件结构。
5、如权利要求4所述的方法,其中所述单体化工艺包含有:
提供切割框架,且所述切割框架包含有可扩张薄膜;
将所述元件晶片粘贴于所述可扩张薄膜上;
进行切割工艺,沿所述元件晶片的切割道进行切割;以及
进行自动扩片暨捡晶工艺。
6、如权利要求1所述的方法,其中所述上盖晶片选自半导体晶片。
7、如权利要求1所述的方法,其中所述凹槽利用蚀刻方式形成。
8、如权利要求1所述的方法,其中所述承载晶片选自玻璃晶片、石英晶片、塑料晶片或半导体晶片。
9、如权利要求1所述的方法,其中所述上盖晶片通过粘着层接合于所述承载晶片上。
10、如权利要求1所述的方法,还包含有在将所述上盖晶片的所述第一表面接合于所述承载晶片上后,对所述上盖晶片进行薄化工艺。
11、如权利要求1所述的方法,其中所述透明晶片选自玻璃晶片、石英晶片或塑料晶片。
12、如权利要求1所述的方法,其中所述上盖晶片与所述透明晶片由阳极接合或扩散接合进行接合。
13、如权利要求1所述的方法,其中各所述支撑块为具有L型结构。
14、如权利要求1所述的方法,其中所述支撑块与所述元件晶片通过共晶接合或玻璃胶接合进行接合。
15、如权利要求1所述的方法,其中所述元件包含有光学元件、微机电元件或半导体元件。
CNB2006100715300A 2006-03-29 2006-03-29 晶片级封装的方法 Expired - Fee Related CN100530572C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100715300A CN100530572C (zh) 2006-03-29 2006-03-29 晶片级封装的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100715300A CN100530572C (zh) 2006-03-29 2006-03-29 晶片级封装的方法

Publications (2)

Publication Number Publication Date
CN101047134A CN101047134A (zh) 2007-10-03
CN100530572C true CN100530572C (zh) 2009-08-19

Family

ID=38771564

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100715300A Expired - Fee Related CN100530572C (zh) 2006-03-29 2006-03-29 晶片级封装的方法

Country Status (1)

Country Link
CN (1) CN100530572C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8409925B2 (en) * 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof
CN104340952A (zh) * 2013-08-09 2015-02-11 比亚迪股份有限公司 Mems圆片级真空封装方法及结构

Also Published As

Publication number Publication date
CN101047134A (zh) 2007-10-03

Similar Documents

Publication Publication Date Title
US8343369B2 (en) Method of producing a MEMS device
US20060228831A1 (en) Method and system of releasing a MEMS structure
US20020076873A1 (en) Method and device for protecting micro electromechanical systems structures during dicing of a wafer
CN106098625B (zh) 等离子划片的芯片包封结构及制作方法
CN100595897C (zh) 晶圆级封装对象及其形成的方法
GB2454603A (en) MEMS device
US20120015456A1 (en) System and method for providing access to an encapsulated device
CN101009230A (zh) 晶片级封装和切割的方法
TW200910435A (en) Method of wafer-level segmenting capable of protecting contact pad
US20130307137A1 (en) Chip package and method for forming the same
US7598125B2 (en) Method for wafer level packaging and fabricating cap structures
CN107331644A (zh) 一种晶圆临时键合方法
CN100445195C (zh) 一种圆片级微机械器件或光电器件的低温气密性封装方法
CN100416802C (zh) 晶片级封装方法及结构
CN106876289B (zh) 一种芯片的封装方法
US7510947B2 (en) Method for wafer level packaging and fabricating cap structures
JP2001523046A (ja) 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ
US7361284B2 (en) Method for wafer-level package
US20070166958A1 (en) Method of wafer level packaging and cutting
CN100530572C (zh) 晶片级封装的方法
CN113241300A (zh) 半导体及其制作方法
US7470565B2 (en) Method of wafer level packaging and cutting
WO2012120694A1 (ja) ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ
US20070004087A1 (en) Chip packaging process
CN100536098C (zh) 晶片级封装与制作上盖结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: CHINA TAIWAN GELEIMENG CO., LTD.

Free format text: FORMER OWNER: TOUCH MICRO-SYSTEM TECHNOLOGY CORP.

Effective date: 20140520

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140520

Address after: Taiwan, Taipei, China three East Road, No. 170, 9 floor

Patentee after: Chinese gredmann Taiwan Limited by Share Ltd

Address before: China Taiwan Taoyuan County

Patentee before: Touch Micro-System Technology Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20140329