CN100595897C - 晶圆级封装对象及其形成的方法 - Google Patents

晶圆级封装对象及其形成的方法 Download PDF

Info

Publication number
CN100595897C
CN100595897C CN200810041985A CN200810041985A CN100595897C CN 100595897 C CN100595897 C CN 100595897C CN 200810041985 A CN200810041985 A CN 200810041985A CN 200810041985 A CN200810041985 A CN 200810041985A CN 100595897 C CN100595897 C CN 100595897C
Authority
CN
China
Prior art keywords
wafer
level packaging
substrate
packaging object
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810041985A
Other languages
English (en)
Other versions
CN101350320A (zh
Inventor
邵鸣达
俞国庆
王蔚
李瀚宇
黄小花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
CHINA WLCSP Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHINA WLCSP Ltd filed Critical CHINA WLCSP Ltd
Priority to CN200810041985A priority Critical patent/CN100595897C/zh
Priority to US12/352,858 priority patent/US7795074B2/en
Publication of CN101350320A publication Critical patent/CN101350320A/zh
Application granted granted Critical
Publication of CN100595897C publication Critical patent/CN100595897C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本申请提供晶圆级封装对象及其形成的方法。在形成晶圆级封装对象的方法中，将小尺寸的单个芯片、含有两个以上芯片的晶圆部件或经过一道以上封装步骤形成的芯片封装半成品重组在一个衬底上；或者用整个晶圆切割而形成的具有至少两个芯片的晶圆部件与粘合用基底进行粘合，用以形成晶圆级封装对象，使得较大尺寸的晶圆可以在较小尺寸的晶圆级封装设备上进行晶圆级封装，延长了晶圆级封装设备的使用寿命，降低了成本，并且能使企业在不进行大量更新设备的情况下，能跟上市场的发展和晶圆不断增大的趋势。

Description

晶圆级封装对象及其形成的方法
技术领域
本申请涉及晶圆级封装对象及其形成的方法。
背景技术
晶圆级芯片尺寸封装(Wafer Level Chip Size Packaging，WLCSP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)、有机无引线芯片载具(OrganicLeadless Chip Carrier)和数码相机模块式的模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。
随着晶圆尺寸的增大，晶圆级封装设备的机台和其他部件要做相应的放大，或者更换全新的晶圆级封装设备，这会大幅提高晶圆级封装的设备更新成本。
另外，晶圆在生产过程中难免会产生裂痕，如果用已有裂痕的晶圆进行常规的晶圆级封装，会出现裂痕延长等问题。
发明内容
本申请所要解决的技术问题是如何将不同尺寸的芯片、晶圆、晶圆部件或封装半成品对象在同一尺寸的封装机台上进行晶圆级封装，以便延长设备使用周期，大幅降低硬件升级的成本。
上述技术问题可以分成两个方面，第一个方面是如何将较小尺寸的芯片、晶圆部件或封装半成品重组为较大尺寸的晶圆级封装对象。
为解决上述技术问题的第一个方面，本申请提供一种形成晶圆级封装对象的方法，包括步骤：提供两个以上的重组单元和衬底；将所述重组单元有电路一面的相对面粘接在所述衬底上，形成晶圆级封装对象。
可选地，所述重组单元包括单个芯片、含有两个以上芯片的晶圆部件或经过一道以上封装步骤形成的芯片封装半成品。
上述技术问题的第二个方面是如何将较大尺寸的晶圆进行较小尺寸的晶圆级封装。
为解决上述技术问题的第二个方面，本申请还提供另一种形成晶圆级封装对象的方法，包括步骤：提供晶圆切割或晶圆断裂而形成的晶圆部件和粘合用基底，所述晶圆部件上具有至少两个芯片；将所述晶圆部件形成有电路的一面与所述基底进行粘合，形成晶圆级封装对象。
与现有技术相比，本申请将小尺寸的单个芯片、含有两个以上芯片的晶圆部件或经过一道以上封装步骤形成的芯片封装半成品重组在一个衬底上，或者用整个晶圆切割而形成的具有至少两个芯片的晶圆部件与粘合用基底进行粘合，都可以形成晶圆级封装对象，在保留了晶圆级封装优点的同时，使得较大尺寸的晶圆可以在较小尺寸的晶圆级封装设备上进行晶圆级封装，延长了晶圆级封装设备的使用寿命，降低了成本，并且能使企业在不进行大量更新设备的情况下，能跟上市场的发展和晶圆不断增大的趋势。
发明内容部分的描述仅仅是举例说明，不应该用于解释或限制权利要求的范围。
附图说明
图1为形成晶圆级封装对象的方法一个实施例的流程图；
图2为形成晶圆级封装对象的方法另一个实施例中晶圆部件的示意图；
图3为形成晶圆级封装对象的方法又一个实施例中基底的结构示意图；
图4为形成晶圆级封装对象的方法一个实施例中形成的晶圆级封装对象的结构示意图；
图5为形成晶圆级封装对象的方法再一个实施例中将晶圆部件与衬底粘接后的结构示意图；
图6为图4中按III-III’的剖面示意图；
图7为形成晶圆级封装对象的方法又一个实施例的流程图；
图8至图14为封装晶圆级封装对象的示意图。
具体实施方式
本实施例提供形成晶圆级封装对象的方法，所要解决的技术问题是如何将不同尺寸的芯片、晶圆、晶圆部件或封装半成品对象在同一尺寸的基台上进行晶圆级封装。
下面结合附图进行详细说明。
如图1所示，为解决本申请所要解决的技术问题中的一个方面，即如何将较大尺寸的晶圆进行较小尺寸的晶圆级封装，根据本申请的一个实施例，提供一种形成晶圆级封装对象的方法，包括步骤：
S601，提供用整个晶圆切割或晶圆断裂而形成的晶圆部件和粘合用基底，所述晶圆部件上具有至少两个芯片；
S602，将所述晶圆部件有电路一面的相对面与衬底粘接；
S603，去除所述晶圆部件露出所述衬底边缘的部分；
S604，将所述晶圆部件有电路的一面与所述基底进行粘合。
在步骤S601中提供如图2所示的晶圆部件100，以及图3所示的粘合用基底110。由于是晶圆级封装，不同于半导体封装领域惯常使用的单个芯片的封装技术，晶圆级封装的优势是将多个芯片在晶圆的尺寸上进行封装，以提高产率并降低成本。因此，晶圆部件100上具有至少两个芯片101。
上述晶圆部件100可以用整个晶圆切割而成，或者是整个晶圆自身断裂而形成的。因此，晶圆部件100的形状可以是规程的形状，也可以是不规则的形状。将整个晶圆进行切割的方法已为本领域技术人员所熟知，在此不再赘述。
在本申请的背景技术中已经提到，晶圆在生产过程中难免会产生裂痕，如果用已有裂痕的晶圆进行常规的晶圆级封装，会出现裂痕延长等问题。为了解决上述技术问题，可以在对晶圆进行切割时，根据晶圆表面的裂痕来进行，从而去除晶圆表面有裂纹的部分而余下没有裂纹的晶圆部件100。所以，先利用切割来去除晶圆表面有裂纹的部分，再对剩余的没有裂纹的晶圆部件100进行晶圆级封装，可以提高芯片生产的成品率。
步骤S601中提供的粘合用的基底110可以包括基板111和空腔壁112，其结构如图3所示。基板111可以为圆形，以配合原有晶圆级封装中的封装设备的基台形状。基板111可以用玻璃制造，形成平整透明的基板111。当然，本领域技术人员知道，基板111也可以用其他材料制造，例如硅。基板111的一个侧面上可以有多个环状的空腔壁112。空腔壁112的具体形状与芯片101的形状相似。空腔壁112所包围的面积略大于芯片101的面积。空腔壁112在基板111上的排布和间隔与芯片101在晶圆部件100上的排布和间隔相对应，使得在后续的晶圆部件100与基底110的粘合工艺步骤中，晶圆部件100上的芯片101可以对应落入空腔壁112所形成的空腔中。
为了提高晶圆级封装的效率，降低成本，基底110的尺寸不宜过小，基底110轮廓的外接球的直径最好大于等于100mm，也就是说，基底110上的圆形基板111的直径最好至少4英寸。
在后续的现有晶圆级封装工艺中，要对晶圆部件上每个芯片进行晶圆级切削或等离子刻蚀，形成沉积导电金属层的倾斜的侧壁。由于侧壁是倾斜的，而如果晶圆部件100的厚度较厚，将使得切削后的晶圆部件对应形成凸点的一个侧面的面积过小，即供布置凸点的面积过小。为了避免该问题出现，还需要将晶圆部件100进行减薄。减薄的工艺已为本领域技术人员所熟知，在此不再赘述。减薄的步骤可以紧接在步骤S601后执行，也可以在具体实施方式以下的内容中提到的工艺流程位置执行。
为了尽可能地提高晶圆级封装的生产效率，降低封装成本，如图4所示，可以将多个晶圆部件100拼凑成尽可能占据基底110更多面积的形状，然后再在后续步骤中将多个晶圆部件100与基底110进行粘合。
在一个实施例中，为了方便将多个晶圆部件100组合在一起，而在另一个实施例中，为了给晶圆部件100提供支撑力，也方便在后续步骤中将晶圆部件100与基底110进行粘合，可以执行步骤S602，如图5所示，用第一粘接剂层121将晶圆部件100有电路102一面的相对面与衬底120粘接。衬底的形状可以是圆形，以利于在后续工艺中与基底110的配合。衬底120可以是硅衬底。由于硅衬底的散热能力强，有利于封装过程中或封装后的芯片使用过程中的散热需要。衬底120也可以用玻璃等既可以为晶圆部件100提供一定支撑力，又提供一定透明度的材料制造。当然，衬底120还可以用其他能提供支持力的材料制造。
在又一个实施例中，需要执行将晶圆部件100进行再次切割的步骤，以适合重组的需要。
然后可以执行步骤S603，去除晶圆部件100露出衬底120边缘的部分。在上述粘接步骤之后，单个晶圆部件100或经过重组的多个晶圆部件100的轮廓有可能会超出衬底120的外轮廓，这不利于后续封装操作，可以执行切除晶圆部件100超出衬底120外轮廓部分的步骤。
然后执行步骤S604，将晶圆部件100有电路102的一面与基底110进行粘合，形成如图6所示的结构。粘合晶圆部件100及基底110所用的第二粘接剂可以是环氧树脂、聚酰亚胺、BCB树脂或BT树脂。第二粘接剂既可以实现粘接的作用，又可以起到绝缘和密封的作用。在进行粘合时，晶圆部件100上的芯片101对应落入基底110上的空腔壁112所形成的空腔中，使得晶圆部件100与基底110夹合形成密闭芯片101上的电路102的封闭结构。
由于不同芯片的封装需要，有时需要将衬底120去除，即步骤S604之后还可以包括去除衬底120的步骤。如果需要在后续工艺步骤中去除衬底120，则粘接晶圆部件100和衬底120所使用的粘接剂层121为粘接性能可降低或消除的粘接剂，例如UV胶或蜡粘合剂。所述UV胶被UV光照射之后，其粘接性能大幅降低或消失。而蜡粘合剂在被加热至一定温度后，其粘接性能也会大幅降低。
根据不同封装的需要，还可以在去除衬底120之后，执行对晶圆部件100进行减薄的步骤。
在本申请中，芯片101包含一个广义的范围，包括例如处理器、存储器以及控制器等集成电路芯片，也包括例如CCD、COMS图像传感器等光学传感器芯片或者热传感器芯片、运动传感器芯片等其他传感器芯片，还包括微机电元件(MEMS)芯片等。也就是说，芯片101中的电路102可以包含光学、热力、运动传感器或微机电元件。
如图7所示，为解决本申请所要解决的技术问题中的另一个方面，即如何将较小尺寸的芯片、晶圆部件或封装半成品重组为较大尺寸的晶圆级封装对象，根据本申请的一个实施例，提供一种形成晶圆级封装对象的方法，包括步骤：
S701，提供两个以上的重组单元和衬底，所述重组单元包括单个芯片、含有两个以上芯片的晶圆部件或经过一道以上封装步骤形成的芯片封装半成品；
S702，将所述重组单元有电路一面的相对面粘接在所述衬底上，形成晶圆级封装对象。
在本申请的一个实施例中，形成步骤S701中的封装半成品的步骤可以至少包括两步：将晶圆与基底粘合形成双层结构；将双层结构切割成封装半成品。与晶圆进行粘合的基底的结构和材料可以参考步骤S601中对基底的结构和材料的描述。将粘合形成的双层结构进行切割的步骤中，可以切割成包括一个芯片的封装半成品，也可以切割成包括多个芯片的封装半成品。
当然，形成封装半成品的方法并不限于此，本领域技术人员知道，在晶圆级封装过程中的任何一步所形成的封装半成品，无论该封装半成品经过切割与否，也无论该封装半成品包括单个芯片或多个芯片以及其尺寸的大小，都可以成为重组单元。
然后执行步骤S702，将所述重组单元有电路一面的相对面粘接在所述衬底上，形成晶圆级封装对象。本领域技术人员知道，在晶圆级封装中，芯片的阵列式排布有利于后续封装步骤的执行，因此在步骤S702中，可以将重组单元在衬底上排布形成阵列。在执行步骤S702之后，实际上是将单个芯片重组为一个类似完整的晶圆。因而上述实施例所要解决的技术问题是如何将两个以上由晶圆切割而形成的芯片进行晶圆级封装。
当重组单元是单个芯片、含有两个以上芯片的晶圆部件或者是并未经过与基底粘合的封装半成品时，在步骤S702之后，还可以包括步骤：将重组单元与基底进行粘合。该步骤的执行方法以及基底的结构和材料等细节可以参考对步骤S601的相应具体描述，在此不再赘述。
步骤S701-S702中关于晶圆部件的形成、芯片的种类、衬底的尺寸、粘接剂以及可以额外包括的例如去除衬底和减薄等步骤，均可以参考对步骤S601-S604的相关描述。
当然，本领域技术人员知道，在步骤S701之前增加将晶圆切割为多个芯片的步骤所形成的技术方案，也可以用来解决如何将较大尺寸的晶圆进行较小尺寸的晶圆级封装的技术问题。
如图8至图14所示，封装上述实施例所形成的晶圆级封装对象的方法包括步骤：
如图8所示，切削晶圆级封装对象中芯片801有电路一面的相对面，使芯片801上形成与有电路的一面倾斜的侧壁，并暴露芯片焊垫802；
如图9所示，在晶圆级封装对象的芯片801一侧涂覆绝缘层803至封闭所述芯片801；
在绝缘层上形成支撑层804和焊料屏障层805；
如图10所示，在芯片801交界处刻蚀所述支撑层804、绝缘层803、焊垫802及空腔壁806至暴露基板807，形成沟槽；
如图11所示，于焊料屏障层805上和沟槽内覆盖中介金属层808，并使中介金属层808与所述焊垫802电连通；
图形化支撑层上的中介金属层808；
如图12所示，于中介金属层808上形成掩膜层809；
图形化掩膜层809至部分暴露中介金属层808，从而形成掩膜通孔；
如图13所示，在掩膜通孔内形成金属凸点810；
如图14所示，以凹槽底部中心为界切割基板，形成完整的单个芯片封装结构。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (25)

1.一种形成晶圆级封装对象的方法，其特征在于，包括步骤：
提供两个以上的重组单元和衬底、基底，每个重组单元上具有至少两个芯片，所述基底上形成有空腔壁；将所述两个以上的重组单元有电路一面的相对面粘接在所述衬底上；
将粘接在所述衬底上的重组单元有电路的一面与基底进行粘合，所述重组单元上的芯片落入所述基底上的空腔壁所形成的空腔内，形成晶圆级封装对象。
2.如权利要求1所述的形成晶圆级封装对象的方法，其特征在于：将所述重组单元按阵列排布粘接在所述衬底上。
3.如权利要求1所述的形成晶圆级封装对象的方法，其特征在于，还包括步骤：去除所述衬底。
4.如权利要求3所述的形成晶圆级封装对象的方法，其特征在于，还包括步骤：对所述重组单元形成有电路一面的相对面进行减薄。
5.如权利要求1所述的形成晶圆级封装对象的方法，其特征在于：制造所述基底的材料包括玻璃或硅。
6.如权利要求1所述的形成晶圆级封装对象的方法，其特征在于：所述重组单元包括单个芯片、含有两个以上芯片的晶圆部件或封装半成品。
7.如权利要求6所述的形成晶圆级封装对象的方法，其特征在于，所述封装半成品经过下述步骤形成：
将晶圆与基底粘合形成双层结构；
将所述双层结构切割成封装半成品。
8.如权利要求6所述的形成晶圆级封装对象的方法，其特征在于：所述晶圆部件由晶圆切割或晶圆断裂而形成。
9.如权利要求8所述的形成晶圆级封装对象的方法，其特征在于：所述晶圆切割去除晶圆表面有裂纹的部分。
10.如权利要求6或7所述的形成晶圆级封装对象的方法，其特征在于：所述封装半成品内封装有单个芯片或含有两个以上芯片的晶圆部件。
11.如权利要求6所述的形成晶圆级封装对象的方法，其特征在于：所述芯片包括集成电路芯片、传感器芯片或微机电元件。
12.如权利要求1所述的形成晶圆级封装对象的方法，其特征在于：粘接所述重组单元和衬底的粘接剂为UV胶或蜡粘合剂。
13.如权利要求1所述的形成晶圆级封装对象的方法，其特征在于：所述衬底轮廓的外接球的直径大于等于100mm。
14.由权利要求1至13中的任一项所述方法形成的晶圆级封装对象。
15.一种形成晶圆级封装对象的方法，其特征在于，包括步骤：
提供晶圆切割或晶圆断裂而形成的晶圆部件和粘合用的基底、衬底，所述晶圆部件上具有至少两个芯片，所述基底上形成有空腔壁；
将所述两个以上的重组单元有电路一面的相对面粘接在所述衬底上；
将所述晶圆部件形成有电路的一面与所述基底进行粘合，所述重组单元上的芯片落入所述基底上的空腔壁所形成的空腔内，形成晶圆级封装对象。
16.如权利要求15所述的形成晶圆级封装对象的方法，其特征在于，还包括步骤：去除所述晶圆部件露出所述衬底边缘的部分。
17.如权利要求15所述的形成晶圆级封装对象的方法，其特征在于，还包括步骤：去除所述衬底。
18.如权利要求15或17所述的形成晶圆级封装对象的方法，其特征在于，还包括步骤：对所述晶圆部件形成有电路一面的相对面进行减薄。
19.如权利要求17所述的形成晶圆级封装对象的方法，其特征在于：所述晶圆部件有两个以上。
20.如权利要求17所述的形成晶圆级封装对象的方法，其特征在于：粘接所述晶圆部件和衬底的粘接剂为UV胶或蜡粘合剂。
21.如权利要求15所述的形成晶圆级封装对象的方法，其特征在于：制造所述基底的材料包括玻璃或硅。
22.如权利要求15所述的形成晶圆级封装对象的方法，其特征在于：所述基底轮廓的外接球的直径大于等于100mm。
23.如权利要求15所述的形成晶圆级封装对象的方法，其特征在于：所述晶圆切割去除晶圆表面有裂纹的部分。
24.如权利要求15所述的形成晶圆级封装对象的方法，其特征在于：所述芯片包括集成电路芯片、传感器芯片或微机电元件。
25.由权利要求15至24中的任一项所述方法形成的晶圆级封装对象。
CN200810041985A 2008-08-20 2008-08-20 晶圆级封装对象及其形成的方法 Active CN100595897C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200810041985A CN100595897C (zh) 2008-08-20 2008-08-20 晶圆级封装对象及其形成的方法
US12/352,858 US7795074B2 (en) 2008-08-20 2009-01-13 WLCSP target and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810041985A CN100595897C (zh) 2008-08-20 2008-08-20 晶圆级封装对象及其形成的方法

Publications (2)

Publication Number Publication Date
CN101350320A CN101350320A (zh) 2009-01-21
CN100595897C true CN100595897C (zh) 2010-03-24

Family

ID=40269037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810041985A Active CN100595897C (zh) 2008-08-20 2008-08-20 晶圆级封装对象及其形成的方法

Country Status (2)

Country Link
US (1) US7795074B2 (zh)
CN (1) CN100595897C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8462109B2 (en) 2007-01-05 2013-06-11 Invensense, Inc. Controlling and accessing content using motion processing on mobile devices
US8508039B1 (en) * 2008-05-08 2013-08-13 Invensense, Inc. Wafer scale chip scale packaging of vertically integrated MEMS sensors with electronics
US8952832B2 (en) 2008-01-18 2015-02-10 Invensense, Inc. Interfacing application programs and motion sensors of a device
US8250921B2 (en) 2007-07-06 2012-08-28 Invensense, Inc. Integrated motion processing unit (MPU) with MEMS inertial sensing and embedded digital electronics
US9269679B2 (en) 2013-11-05 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level packaging techniques
CN104952810B (zh) * 2014-03-26 2019-05-21 中芯国际集成电路制造(上海)有限公司 一种接合晶圆及其制备方法
WO2016084767A1 (ja) * 2014-11-27 2016-06-02 国立研究開発法人産業技術総合研究所 半導体用円形支持基板
CN105390403B (zh) * 2015-10-13 2017-10-20 中国电子科技集团公司第五十四研究所 一种ltcc厚薄膜混合基板制造中的基板腔体填充方法
CN107785280A (zh) * 2016-08-25 2018-03-09 鸿骐新技股份有限公司 重组式晶圆的对贴方法
US10593602B2 (en) 2018-04-27 2020-03-17 Semiconductor Components Industries, Llc Semiconductor substrate crack mitigation systems and related methods
CN110376506B (zh) * 2019-07-17 2022-01-14 上海华虹宏力半导体制造有限公司 一种碎片芯片的测试方法
CN112331567A (zh) * 2020-11-06 2021-02-05 苏州日月新半导体有限公司 芯片连体覆晶封装方法及产品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386081B1 (ko) * 2000-01-05 2003-06-09 주식회사 하이닉스반도체 반도체 패키지 및 그 제조 방법
US6521485B2 (en) * 2001-01-17 2003-02-18 Walsin Advanced Electronics Ltd Method for manufacturing wafer level chip size package
CN1886834A (zh) * 2003-11-27 2006-12-27 松下电器产业株式会社 具备静电破坏保护元件的半导体装置
JP3863161B2 (ja) * 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
US7400037B2 (en) 2004-12-30 2008-07-15 Advanced Chip Engineering Tachnology Inc. Packaging structure with coplanar filling paste and dice and with patterned glue for WL-CSP
CN101009230A (zh) 2006-01-24 2007-08-01 探微科技股份有限公司 晶片级封装和切割的方法
US7394152B2 (en) * 2006-11-13 2008-07-01 China Wafer Level Csp Ltd. Wafer level chip size packaged chip device with an N-shape junction inside and method of fabricating the same

Also Published As

Publication number Publication date
US7795074B2 (en) 2010-09-14
US20100044857A1 (en) 2010-02-25
CN101350320A (zh) 2009-01-21

Similar Documents

Publication Publication Date Title
CN100595897C (zh) 晶圆级封装对象及其形成的方法
CN102344110B (zh) 微机电系统器件的方形扁平无引脚封装结构及方法
CN103400808B (zh) 影像传感器的晶圆级封装结构及封装方法
CN104716103B (zh) 具有间隙的底部填充图案
CN101553923A (zh) 边缘连接晶片级叠置
CN103681374A (zh) 封装件的制法
CN102157400A (zh) 高集成度晶圆扇出封装方法
CN101488476B (zh) 封装方法
CN109411377B (zh) 一种超薄来料封装方法及封装结构
CN103426832A (zh) 晶片封装体及其形成方法
CN100416802C (zh) 晶片级封装方法及结构
JP2011514686A (ja) チップをウェハ上にボンディングするための方法
TWI283056B (en) Circuit board and package structure thereof
JP2002368028A (ja) 半導体パッケージ及びその製造方法
CN103165794B (zh) 光学半导体装置用基台、其制造方法以及光学半导体装置
CN102593016A (zh) 一种在柔性基板上安装薄芯片的方法
CN101162711A (zh) 封装盖板、芯片封装结构及其制造方法
CN103420322A (zh) 晶片封装体及其形成方法
US20070004087A1 (en) Chip packaging process
TW201729308A (zh) 晶圓級封裝結構的製造方法
US10304716B1 (en) Package structure and manufacturing method thereof
CN104037135B (zh) 晶片封装体及其形成方法
CN105977271A (zh) 封装结构及封装方法
CN202297105U (zh) 微机电系统mems器件的方形扁平无引脚封装qfn结构
US11390519B2 (en) Method for manufacturing a MEMS sensor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SUZHOU WAFER LEVEL CSP LTD.

Free format text: FORMER NAME: CHINA WAFER LEVEL CSP LTD.

CP03 Change of name, title or address

Address after: 215126 Jiangsu province Suzhou Industrial Park Xinglong Street No. 428 Suchun industrial square 11B/C

Patentee after: Suzhou Wafer Level CSP Technology Co., Ltd.

Address before: Suzhou City, Jiangsu province 215126 Industrial Park Suzhou Xinglong Street No. 428 Suchun industrial square 11B/C

Patentee before: China WLCSP Ltd.