CN104952810B - 一种接合晶圆及其制备方法 - Google Patents
一种接合晶圆及其制备方法 Download PDFInfo
- Publication number
- CN104952810B CN104952810B CN201410114959.8A CN201410114959A CN104952810B CN 104952810 B CN104952810 B CN 104952810B CN 201410114959 A CN201410114959 A CN 201410114959A CN 104952810 B CN104952810 B CN 104952810B
- Authority
- CN
- China
- Prior art keywords
- bonded wafers
- wafer
- spacer region
- edge
- gasket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明涉及一种接合晶圆结构及其制备方法,所述接合晶圆的边缘设置有若干垫片区域,所述接合晶圆的边缘仅所述垫片区域中不形成图案,用于放置垫片。本发明所述接合晶圆的优点在于;(1)由于垫片区域的设置,所述垫片不会和所述金属图案接触,所述垫片选用不锈钢材料,所述垫片区域的表面为氧化物层,因此可以避免垫片粘连的问题。(2)可以进一步提高顶部接合晶圆和底部接合晶圆之间对准的精确度,以提高器件的良率。(3)由于所述垫片区域仅仅占所述晶圆的边缘很小的一部分,除垫片区域以外的地方设置有图案,起到支撑,避免了在研磨过程中发生碎裂现象,提高器件的良率。
Description
技术领域
本发明涉及半导体领域,具体地,本发明涉及一种接合晶圆结构及其制备方法。
背景技术
在电子消费领域,多功能设备越来越受到消费者的喜爱,相比于功能简单的设备,多功能设备制作过程将更加复杂,比如需要在电路版上集成多个不同功能的芯片,因而出现了3D集成电路(integrated circuit,IC)技术,3D集成电路(integrated circuit,IC)被定义为一种系统级集成结构,将多个芯片在垂直平面方向堆叠,从而节省空间。
3D IC是将原裸晶尺寸的处理器晶片、可程式化逻辑闸(FPGA)晶片、记忆体晶片、射频晶片(RF)或光电晶片,打薄之后直接叠合,并透过TSV钻孔连接。在3D IC立体叠合技术,硅通孔(TSV)、中介板(Interposer)等关键技术/封装零组件的协助下,在有限面积内进行最大程度的晶片叠加与整合,进一步缩减SoC晶片面积/封装体积并提升晶片沟通效率。
现有技术中晶圆接合涉及各种器件和领域,例如在集成CMOS和微机电系统(MEMS)中均涉及晶圆接合的步骤,但也并不局限于所列举的领域,现有技术中所述晶圆接合过程如图1a所示,通常在底部晶圆101和顶部晶圆102之间设置垫片103,所述垫片的设置方式可以如图1a-图1b所示,在接合过程中对顶部晶圆102施加压力,如图2a所示,同时将所述垫片103抽离,继续施加应力,如图2b所示,在较高的温度下实现底部晶圆101和顶部晶圆102之间的接合,如图2c所示。
但是现有技术所述晶圆的设计以及接合方法存在很多弊端,如图2d所示,其中所述顶部晶圆102和所述底部晶圆101上设置有相对应的图案,因此在接合的过程中需要将所述顶部晶圆102和所述底部晶圆101对准设置,但是由于所述接合工艺需要较大的应力以及较高的温度,例如400-500℃,而晶圆上的图案通常为金属材料,在较高的温度下所述垫片103会和所述晶圆上的金属图案发生粘连,在抽离的时候通常会导致晶圆的移动,从而使所述顶部晶圆102和所述底部晶圆101的对准出现偏差,从而不能实现有效的接合,如图2e所示。
为了解决所述垫片和所述晶圆结合的问题,在所述顶部晶圆102和所述底部晶圆101中距离边缘3mm以内的地方不再设置任何图案,但是在较大的区域内不设置任何图案在该区域内也就没有任何支撑,在晶圆接合完成之后通常还包括对顶部晶圆102进行研磨打磨的步骤,以使所述顶部晶圆102厚度减小,但是由于在接合过程中在晶圆的边缘设置垫片的地方出现空腔,在研磨的过程中使所述晶圆的边缘发生碎裂,如图2f所示。
因此,现有技术中所述晶圆的设计以及接合方法存在上述很多弊端,导致晶圆不能有效的接合,使器件的良率降低,需要对现有的晶圆结构进行改进,以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题,提供了一种接合晶圆,所述接合晶圆的边缘设置有若干垫片区域,所述接合晶圆的边缘仅所述垫片区域中不形成图案,用于放置垫片。
作为优选,在所述接合晶圆的边缘除所述垫片区域以外均设置有金属图案,接合后在所述接合晶圆的边缘形成支撑结构。
作为优选,所述接合晶圆包括顶部接合晶圆和底部接合晶圆,其中所述顶部接合晶圆和所述底部接合晶圆的边缘均设置有所述垫片区域,且上下相互对应。
作为优选,所述垫片放置于所述顶部接合晶圆的所述垫片区域和所述底部接合晶圆的所述垫片区域形成的空腔内。
作为优选,所述若干垫片区域均匀的分布在所述接合晶圆的边缘上。
作为优选,所述垫片区域的表面为氧化物层。
作为优选,所述垫片选用不锈钢的垫片。
本发明还提供了一种上述接合晶圆的制备方法,包括:
提供晶圆;
在所述晶圆上形成光罩;
曝光显影,以在所述光罩上除所述垫片区域以外的区域形成目标图案;
以所述掩膜层为掩膜蚀刻所述晶圆,以在所述晶圆上形成所述目标图案和所述垫片区域。
作为优选,在所述晶圆上形成与所述晶圆大小为1:1的所述光罩。
本发明还提供了一种半导体器件,包括上述的接合晶圆。
本发明为了解决现有技术中存在的问题,提供了一种新的接合晶圆及其制备方法,所述接合晶圆中为了避免距离边缘3mm的区域中不设置图案在研磨时容易发生碎裂的问题,在所述晶圆的边缘设置垫片区域,所述垫片区域均匀的分散于所述晶圆的边缘,而且所述垫片区域不设置图案,但所述晶圆的边缘除了垫片区域以外均设置图案,例如金属图案,以在研磨过程中起到支撑的作用,通过所述设置不仅能够解决接合晶圆边缘容易碎裂的问题,同时由于垫片区域的设置,还能解决现有技术中所述垫片和金属图案发生粘连的问题。
本发明所述接合晶圆的优点在于;
(1)由于垫片区域的设置,所述垫片不会和所述金属图案接触,所述垫片选用不锈钢材料,所述垫片区域的表面为氧化物层,因此可以避免垫片粘连的问题。
(2)可以进一步提高顶部接合晶圆和底部接合晶圆之间对准的精确度,以提高器件的良率。
(3)由于所述垫片区域仅仅占所述晶圆的边缘很小的一部分,除垫片区域以外的地方设置有图案,起到支撑,避免了在研磨过程中发生碎裂现象,提高器件的良率。
(4)由于所述垫片不会发生粘连,避免了垫片在所述晶圆上形成残留,提高了所述垫片的使用寿命。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的装置及原理。在附图中,
图1a-1b为现有技术中接合晶圆以及间隔器件的结构示意图;
图2a-2f为本发明一具体实施方式中所述晶圆接合的过程示意图以及存在的缺陷的示意图;
图3a-3b为本发明一具体实施方式中所述晶圆结构的结构的示意图;
图4为本发明一具体实施方式中所述晶圆结构的制备工艺流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
本发明为了解决目前半导体器件制备过程中存在的问题,提供了一种接合晶圆,所述接合晶圆的边缘设置有若干垫片区域,所述接合晶圆的边缘仅所述垫片区域中不形成图案,以放置垫片。
其中,在所述接合晶圆的边缘除所述垫片区域以外均设置有金属图案,接合后在所述晶圆的边缘形成支撑结构,以避免在研磨过程中发生碎裂。
下面结合附图对本发明的所述接合晶圆以及实施方式做进一步的说明。
实施例1
下面结合附图3a-3b对本发明的所述接合晶圆做进步的说明。
首先,如图3a所示,以底部接合晶圆201为例,在所述底部接合晶圆201的边缘设置有垫片区域204,其中图3中所述垫片区域不设置任何图案,而在所述垫片区域以外的晶圆的边缘区域上设置有金属图案,因此在所述垫片区域203中会形成凹槽状的空间,用于放置所述垫片。
在图3a中所述底部接合晶圆201为完整的晶圆,并非缺失,为了更好地说明所述垫片区域204,在所述底部接合晶圆201的边缘形成如图所示的空白区域。
其中所述接合晶圆包括顶部接合晶圆202和底部接合晶圆201,其中所述顶部接合晶圆202和底部接合晶圆201的边缘均设置有垫片区域204,并且所述顶部接合晶圆202的垫片区域和所述底部接合晶圆201的垫片区域上下相互对应,接合后,所述顶部接合晶圆202的垫片区域和所述底部接合晶圆201的垫片区域形成空腔,例如方形空间,用于放置垫片。
其中,所述垫片位于所述垫片区域形成的空腔中,用于将所述顶部接合晶圆202和所述底部接合晶圆201间隔开,如图3b所示,形成一定的距离,以用于接合。
其中所述垫片的形状可以为条状结构,例如金属条、金属块等,其可以为方形柱状结构、多边形的柱状结构等,并不局限于某一种。
作为优选,所述垫片选用不锈钢材料,所述垫片区域204的表面为氧化物层,而且所述垫片设置于所述垫片区域,不会和所述金属图案相接触,如图3b所示,在高温接合过程中,所述垫片和所述垫片区域的氧化物层不会发生粘连,从而避免了所述顶部接合晶圆202和所述底部接合晶圆201之间的相对位移,避免了对准发生误差的情况,以提高器件的良率。
作为优选,所述若干垫片区域均匀的分布在所述接合晶圆的边缘上。
进一步,所述垫片区域204的数目可以根据版图设计的需要进行选择并不局限于某一数值范围,如图3a所示,在所述接合晶圆中设置有3个垫片区域204,所述3个垫片区域204均匀的分散于所述底部接合晶圆201的圆周上。
其中,所述垫片区域204设置于所述接合晶圆的边缘3-5mm处,优选为3mm,即设置于所述晶圆的边缘往里3-5mm处。
在本发明中所述接合晶圆的边缘仅仅垫片区域204不设置金属图案,而其他区域均设置有金属图案,而所述垫片区域204所占晶圆的边缘很小的一部分。
此外,在所述顶部接合晶圆202和底部接合晶圆201中,除所述垫片区域以外的晶圆的边缘区域上设置的金属图案,在所述顶部接合晶圆202和底部接合晶圆201接合后,所述金属图案可以起到支撑的作用,避免了在研磨过程中发生碎裂现象,提高器件的良率。
在所述顶部接合晶圆202和所述底部接合晶圆201接合过程中,如图3b所示,所述垫片203设置于所述顶部接合晶圆202的垫片区域和所述底部接合晶圆201的垫片区域形成空腔中,以将所述顶部接合晶圆202和底部接合晶圆201分离,在接合过程中对顶部接合晶圆202施加压力,同时将所述垫片203抽离,继续施加应力,在较高的温度下实现所述顶部接合晶圆202和底部接合晶圆201。
由于所述垫片位于所述垫片区域中,不会和所述金属图案接触,不会发生粘连,而且在垫片以外的区域形成有金属图案,接合后在晶圆的边缘形成支撑,避免了研磨过程中发生碎裂。
实施例2
本发明还提供了一种所述接合晶圆的制备方法,所述方法包括:
步骤201提供晶圆。
在该步骤中所述晶圆为用于是实现接合的晶圆。
步骤202在所述晶圆上形成光罩。
具体地,在晶片上形成光刻胶的方法,可以为涂布法或其他合适的方法。
作为优选,在所述晶圆上形成和所述晶圆大小为1:1的所述光罩。
步骤203曝光显影,以使所述光罩上在所述垫片区域以外的区域形成目标图案。
所述曝光方法可以选用本领域常用的方法,在此不再赘述。
步骤204以所述掩膜层为掩膜蚀刻所述晶圆,以在所述晶圆上形成所述目标图案和所述垫片区域。
本发明还提供了一种半导体器件,所述半导体器件包括上述接合晶圆。
至此,完成了本发明实施例的接合晶圆的制造方法的相关步骤的介绍。在步骤204之后,还可以包括形成晶体管的步骤以及其他相关步骤,此处不再赘述。并且,除了上述步骤之外,本实施例的制造方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤,这些步骤均可以通过现有技术中的各种工艺来实现,此处不再赘述。
本发明为了解决现有技术中存在的问题,提供了一种新的接合晶圆及其制备方法,所述接合晶圆中为了避免距离边缘3mm的区域中不设置图案在研磨时容易发生碎裂的问题,在所述晶圆的边缘设置垫片区域,所述垫片区域均匀的分散于所述晶圆的边缘,而且所述垫片区域不设置图案,而所述晶圆的边缘除了垫片区域以外均设置图案,例如金属图案,以在研磨过程中起到支撑的作用,通过所述设置不仅能够解决接合晶圆边缘容易碎裂的问题,同时由于垫片区域的设置,还能解决现有技术中所述垫片和金属图案发生粘连的问题。
本发明所述接合晶圆的优点在于;
(1)由于垫片区域的设置,所述垫片不会和所述金属图案接触,所述垫片选用不锈钢材料,所述垫片区域的表面为氧化物层,因此可以避免垫片粘连的问题。
(2)可以进一步提高顶部接合晶圆和底部接合晶圆之间对准的精确度,以提高器件的良率。
(3)由于所述垫片区域仅仅占所述晶圆的边缘很小的一部分,除垫片区域以外的地方设置有图案,起到支撑,避免了在研磨过程中发生碎裂现象,提高器件的良率。
(4)由于所述垫片不会发生粘连,避免了垫片在所述晶圆上形成残留,提高了所述垫片的使用寿命。
图4为本发明一具体实施方式中所述晶圆结构的制备工艺流程图,具体包括以下步骤:
步骤201提供晶圆;
步骤202在所述晶圆上形成光罩;
步骤203曝光显影,以在所述光罩上除所述垫片区域以外的区域形成目标图案;
步骤204以所述掩膜层为掩膜蚀刻所述晶圆,以在所述晶圆上形成所述目标图案和所述垫片区域。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种接合晶圆,所述接合晶圆的边缘设置有若干垫片区域,所述接合晶圆的边缘仅所述垫片区域中不形成图案,用于放置在晶圆接合之后可抽离的垫片,以避免所述接合晶圆在研磨过程中发生碎裂现象。
2.根据权利要求1所述的接合晶圆,其特征在于,在所述接合晶圆的边缘除所述垫片区域以外均设置有金属图案,接合后在所述接合晶圆的边缘形成支撑结构。
3.根据权利要求1所述的接合晶圆,其特征在于,所述接合晶圆包括顶部接合晶圆和底部接合晶圆,其中所述顶部接合晶圆和所述底部接合晶圆的边缘均设置有所述垫片区域,且上下相互对应。
4.根据权利要求3所述的接合晶圆,其特征在于,所述垫片放置于所述顶部接合晶圆的所述垫片区域和所述底部接合晶圆的所述垫片区域形成的空腔内。
5.根据权利要求1所述的接合晶圆,其特征在于,所述若干垫片区域均匀的分布在所述接合晶圆的边缘上。
6.根据权利要求1所述的接合晶圆,其特征在于,所述垫片区域的表面为氧化物层。
7.根据权利要求1所述的接合晶圆,其特征在于,所述垫片选用不锈钢的垫片。
8.一种权利要求1至7之一所述接合晶圆的制备方法,包括:
提供晶圆;
在所述晶圆上形成光罩;
曝光显影,以在所述光罩上除所述垫片区域以外的区域形成目标图案;
以掩膜层为掩膜蚀刻所述晶圆,以在所述晶圆上形成所述目标图案和所述垫片区域。
9.根据权利要求8所述的方法,其特征在于,在所述晶圆上形成与所述晶圆大小为1:1的所述光罩。
10.一种半导体器件,所述半导体器件包括权利要求1至7之一所述的接合晶圆。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410114959.8A CN104952810B (zh) | 2014-03-26 | 2014-03-26 | 一种接合晶圆及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410114959.8A CN104952810B (zh) | 2014-03-26 | 2014-03-26 | 一种接合晶圆及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104952810A CN104952810A (zh) | 2015-09-30 |
CN104952810B true CN104952810B (zh) | 2019-05-21 |
Family
ID=54167372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410114959.8A Active CN104952810B (zh) | 2014-03-26 | 2014-03-26 | 一种接合晶圆及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104952810B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101350320A (zh) * | 2008-08-20 | 2009-01-21 | 晶方半导体科技(苏州)有限公司 | 晶圆级封装对象及其形成的方法 |
CN103378067A (zh) * | 2012-04-25 | 2013-10-30 | 台湾积体电路制造股份有限公司 | 具有承载晶圆的晶圆组件 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080164606A1 (en) * | 2007-01-08 | 2008-07-10 | Christoffer Graae Greisen | Spacers for wafer bonding |
CN101327572B (zh) * | 2007-06-22 | 2012-01-25 | 中芯国际集成电路制造(上海)有限公司 | 晶圆背面减薄工艺 |
US7838395B2 (en) * | 2007-12-06 | 2010-11-23 | Stats Chippac, Ltd. | Semiconductor wafer level interconnect package utilizing conductive ring and pad for separate voltage supplies and method of making the same |
CN101226887B (zh) * | 2008-02-15 | 2012-08-29 | 日月光半导体制造股份有限公司 | 晶片切割方法 |
SG193124A1 (en) * | 2012-02-28 | 2013-09-30 | Johnson & Johnson Vision Care | Method of arranging ring segments on a wafer for functionalized layers of an ophthalmic lens |
CN102629552B (zh) * | 2012-04-13 | 2014-07-02 | 南京理工大学 | 应用于非制冷红外焦平面的硅锗薄膜平行转移方法 |
US20140070405A1 (en) * | 2012-09-13 | 2014-03-13 | Globalfoundries Inc. | Stacked semiconductor devices with a glass window wafer having an engineered coefficient of thermal expansion and methods of making same |
-
2014
- 2014-03-26 CN CN201410114959.8A patent/CN104952810B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101350320A (zh) * | 2008-08-20 | 2009-01-21 | 晶方半导体科技(苏州)有限公司 | 晶圆级封装对象及其形成的方法 |
CN103378067A (zh) * | 2012-04-25 | 2013-10-30 | 台湾积体电路制造股份有限公司 | 具有承载晶圆的晶圆组件 |
Also Published As
Publication number | Publication date |
---|---|
CN104952810A (zh) | 2015-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101763022B1 (ko) | 하이브리드 본드 패드 구조물 | |
US9865567B1 (en) | Heterogeneous integration of integrated circuit device and companion device | |
US20200411482A1 (en) | Thermal pads between stacked semiconductor dies and associated systems and methods | |
TWI717407B (zh) | 包括高密度互連橋之封裝配置 | |
US8338267B2 (en) | Systems and methods for vertically integrating semiconductor devices | |
CN104094398A (zh) | 使用可转移的再分布层制造再分布的晶片的方法 | |
CN105097777B (zh) | 一种半导体器件及其制备方法 | |
US20150333014A1 (en) | Semiconductor devices and methods for backside photo alignment | |
CN105448748A (zh) | 一种半导体器件及其制备方法、电子装置 | |
US20150048496A1 (en) | Fabrication process and structure to form bumps aligned on tsv on chip backside | |
CN102844850B (zh) | 用于制造贯穿衬底的微通道的方法 | |
US10643911B2 (en) | Scribe line structure | |
CN104952810B (zh) | 一种接合晶圆及其制备方法 | |
CN104752322A (zh) | 一种半导体器件及其制备方法 | |
CN105990222B (zh) | 半导体器件制作方法、半导体器件及电子装置 | |
CN105374741B (zh) | 晶圆键合的方法以及晶圆的键合部件 | |
US8309396B2 (en) | System and method for 3D integrated circuit stacking | |
US20170213746A1 (en) | Sealing structure for a bonded wafer and method of forming the sealing structure | |
CN104285280A (zh) | 横越多个导电柱的平坦化的半导体构造和方法 | |
TWI548094B (zh) | 半導體構造及形成半導體構造之方法 | |
US20120153425A1 (en) | Process for fabricating integrated-circuit chips | |
CN105448650A (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN107749397A (zh) | 一种晶圆减薄方法 | |
CN105097774B (zh) | 芯片晶圆及其制作方法 | |
TW201304120A (zh) | 組件載體複合物及用於製造複數個組件載體區域的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |