CN102844850B - 用于制造贯穿衬底的微通道的方法 - Google Patents

Abstract

本发明公开一种在集成电路中形成大的微通道的方法，其通过在衬底内蚀刻被包围的沟槽并随后薄化后侧以露出沟槽的底部并且去除被沟槽包围的材料以形成大的微通道。同时形成大的和小的微通道的方法。在微通道周围的衬底的后侧形成结构以配合另一器件的方法。

Description

用于制造贯穿衬底的微通道的方法

技术领域

本发明涉及集成电路领域。更具体地，本发明涉及创建贯穿集成电路晶片的微通道。

背景技术

电路越来越多地被集成到化学分析系统中。对于这些应用，需要从外部源提供液体到集成硅微电路传感器。这种微电路可以组合电信号部件、传感器部件和液体通道以向特定传感器输送流体以便测试和电子记录或者注射样本到微分析板中。有时期望数十、数百或者甚至数千的不同液体配方被输送到这种微电路中。应用可以包括例如化学物质的分析、体液、DNA序列和核苷酸的分析以及其它医疗应用。

另外，随着集成电路继续扩大，电路密度和功率密度增加。这就必须开发从集成电路有效地去除热的方式。一种这种方式是将微通道构建到集成电路中，通过该微通道可以泵送冷却剂。

当叠置多个芯片在多芯片模块中时，可以期望从上部芯片到下部芯片运行信号。可以形成大的贯穿硅通孔以提供通道，通过该通道导线从上部芯片穿到下部芯片。

形成微通道的一个方法是使用激光钻孔，其限制可以形成的微通道的数量，因为他们一次只能被钻一个。第二个方法是使用深反应离子蚀刻（DRIE），其较耗时，特别是如果要形成大直径的微通道。第三个方法是使用例如诸如四甲替氢氧化铵（TMAH）这样的蚀刻剂的湿法蚀刻，通常形成具有高度倾斜（约55%坡度）侧壁的微通道，这是由于沿着硅晶体平面的加速的蚀刻。第四个方法是使用喷砂，其不精确并且不如以上描述的清洁。通过一些上述方法，同时形成不同大小的微通道可能有问题，因为蚀刻速率相对微通道大小的差。

发明内容

在隔离之前或者之后，但是在构建集成电路之前，深孔或者沟槽被蚀刻到半导体衬底晶片。通过形成包围衬底的各个区域的沟槽，可以形成不同大小的微通道而不明显改变蚀刻负载效应。用能够承受用于构建晶体管的处理温度和条件的材料填充这些孔或者沟槽，接着去除该材料以形成微通道。在完成集成电路处理之后，晶片的后侧被薄化以露出孔或者沟槽的底部并且材料被去除以形成微通道。在大的微通道的情况下，当材料被从包围衬底的一部分的沟槽去除时，衬底的被包围部分也被去除以形成大的微通道开口。如果期望，则在从沟槽去除材料之前可以在晶片的后侧上进行附加处理，以构建适用于与流体输送系统或者用于与某个其它器件匹配的结构。

附图说明

图1A-图1B是具有贯穿硅微通道的集成电路的截面图。

图2A-图2L说明根据实施方式的制造带有大和小贯穿硅微通道的集成电路的步骤。

图3A-图3F说明根据实施方式的制造带有不同大小的贯穿硅微通道的集成电路的步骤。

图4A-图4C说明制造具有带有与例如冷却系统这样的另一个器件配对的锥形背侧结构的贯穿衬底微通道的集成电路的步骤。

图5A-图5C说明制造具有带有与例如冷却系统这样的另一个器件配对的背侧结构的贯穿衬底微通道的集成电路的步骤。

具体实施方式

图1A1000示出耦合到传感器1014、1016和1018的带有贯穿衬底微通道1006的集成电路1004。微通道1006是在集成电路1004形成之前贯穿衬底1002形成的。传感器1014、1016和1018可以作为集成电路的一部分制造或者可以之后附接到集成电路。流体或者气体输送系统1020还可以被附接到衬底1002以输送流体或者气体1008和1010穿过微通道1006到传感器1014、1016和1018。传感器可以检测颜色、温度、黏度、不透明性、密度，或者可以测量例如流体中的一些成分的浓度。

在第二示例中，图1B的带有大的微通道1122的集成电路1100包含之上已经制造了集成电路1004的衬底1002。微通道1122提供导管，导线1124可以通过其穿过以提供从电路1004或者从集成电路1100上方的一些其它芯片到下方的芯片（未示出）的信号路径。在此集成电路1100中的微通道1122是大的并且可以具有30um或者更大的直径。微通道1100可以代替地用作通道，冷却流体可以通过其流动以例如从集成电路1100去除热量。

图2A到图2L例示根据实施方式的通过可与形成小的微通道的处理时间使用深反应离子蚀刻DRIE在集成电路中同时形成大和小的微通道的方法。在此实施方式中，包围衬底的一部分的沟槽限定大的微通道的直径。之后在处理中，衬底的包围部分被去除以打开大的微通道。

图2A示出形成在衬底2004上的光致抗蚀剂微通道图案2010的截面图2000。该图案可以是在晶片上进行的第一步骤，或者可以在形成微通道图案2010之前在晶片上生长氧化物。另选地，可以在形成微通道图案2010之前在衬垫氧化物膜2006上沉积氮化物膜2008，例如，如图2A所示。

图2B是图2A中所示的集成电路2000的俯视图。贯穿硅通孔（TSV）图案2010形成具有小的沟槽宽度2012的大的沟槽2014TSV并且还形成小的TSV2016。大的沟槽内部和图案2018的部分的下方的衬底材料以后被去除以形成大的TSV。

尽管在本实施方式中在隔离之前形成微通道，但是可以等同地在隔离值形成微通道。隔离可以是浅沟槽隔离（STI）或者LOCOS。如果在隔离之前形成微通道并且如果第一衬垫氧化物2006加上第一氮化物2008被使用，则可以剥离第一衬垫氧化物2006和氮化物2008膜并且可以在STI或者LOCOS之前形成第二衬垫氧化物加上第二氮化物，或者第一衬垫氧化物2006和氮化物2008可以用于形成STI或者LOCOS隔离。通过任意选项，在衬底表面上形成晶体管和其它器件之前形成微通道。

在此实施方式中同时形成大的微通道2014和小的微通道2016。使用矩形形状来例示大的微通道，用圆形形状来例示小的微通道，但是还可以使用其它形状。大的沟槽2012的宽度可以是5到50微米的数量级，而使用该沟槽形成的大的微通道2014的宽度可以在30微米到100微米或者更大的数量级。

使用诸如深反应离子蚀刻这样的蚀刻工序，大的微通道沟槽2120和小的微通道2122被蚀刻到图2C中的衬底2004中。由于蚀刻负载效应，包括被沟槽2120包围的衬底2018整个大微通道开口2014的蚀刻时间将明显长于沟槽2120的蚀刻时间。通过蚀刻窄的矩形沟槽并且之后去除包围的衬底形成大的微通道明显减少蚀刻时间并且提高TSV蚀刻深度均匀性。

在图2D所示的优选实施方式中，在大的微通道沟槽2120和小的微通道2122的壁上沉积或者生长诸如氧化物或者氮化物或者氮氧化物这样的电介质层2224。接着用诸如多晶硅这样的承受包括温度的集成电路制造条件的材料2226填充微通道开口，并且之后可以被去除而不损害完全形成的集成电路。尽管优选实施方式是用电介质加TSV衬里并且用多晶硅填充TSV，但是TSV可以被蚀刻接着用诸如玻璃上旋涂例如HSQ或者SiLK的其它材料2226填充而不首先在TSV的侧壁上形成电介质衬里。

图2E示出在通过诸如回蚀或者CMP（化学-机械抛光）这样的处理去除了过量的填充材料2226之后的经部分处理的集成电路2000。CMP是优选方法。

图2F和图2G示出集成电路2000完成晶体管和互联工序以构建包括晶体管和互连件的电路结构2428之后俯视图2400和截面图2500。可以在形成电路结构2428之后形成微通道2120和2122，但是不是优选实施方式。除了蚀刻衬底，为了形成集成电路而在衬底的顶部上添加的全部台阶也必须被蚀刻。在构建了电路结构2428之后形成的沟槽的长宽比明显大于电路结构2428之前形成的沟槽的长宽比。电路结构2428已经在大的微通道2120的边界之外和小的微通道2122之外形成。在大的微通道2120的内部区域2018上不形成电路结构。该内部区域2018之后被去除以形成大的微通道2120开口。

在图2H中，使用粘接剂2630来将支架或者手柄晶片2632附接到集成电路2000。

如图2I所示，接着翻转晶片并且通过研磨或者抛光或者通过蚀刻将衬底2004从后侧薄化，以露出大的微通道沟槽2120和小的微通道2122的底部。优选方法是首先背部研磨接着抛光或者蚀刻掉在背部研磨期间形成的损害层。

在图2J中，沟槽填充材料2226被去除。去除沟槽填充材料释放微通道2120的内部区域2018，造成其脱落。大的微通道2120与小的微通道2122一样被打开。此方法避免了使用DRIE来蚀刻大的微通道的内部区域，明显减少处理时间并且增加跨晶片沟槽深度均匀性。优选方法是使用多晶硅作为沟槽填充材料2226并且使用诸如四甲替氢氧化铵（TMAH）的湿法蚀刻来去除多晶硅。

图2K示出完成的微通道2120和2122的俯视图。电路结构2428包围微通道。在优选实施方式中，电介质衬里2224包裹微通道的侧壁。如果微通道被蚀刻接着用例如玻璃上旋涂HSQ、MSQ或者SiLK这样的电介质材料填充，则在填充之前不必须在微沟槽侧壁2120和2122上形成诸如2224这样的电介质，并且在去除填充材料2226之后将没有电介质保留在微沟槽侧壁上。

图2L示出包括大的微通道2120和小的微通道2122的完成的集成电路2000的截面图。可以通过用相同沟槽宽度的沟槽包围不同形状和面积的衬底同时形成不同大小的大的微通道。

图3A-图3F例示同时形成不同大小的小的贯穿衬底微通道3004和3006的第二实施方式。可以形成带有5um到约50um的范围的开口的小的微通道。

图3A示出带有不同形状和大小的微通道开口3012和3014的微通道光致抗蚀剂图案3010的截面图。在包含浅沟槽隔离（STI）3005的衬底3004上形成的衬垫氧化物层3006的顶部形成微通道光致抗蚀剂图案3010。如图3A所示，在形成STI3005之后和在沉积或者生长衬垫氧化物3006之后在衬底3004上形成微通道光致抗蚀剂图案3010。优选方法是在炉子中生长衬垫氧化物到约10nm的厚度。

通过在形成浅的沟槽隔离（STI）3005之后形成微通道例示此实施方式。还可以在隔离之前形成微通道3012和3014，如先前实施方式例示的。还可以使用Locos隔离来例示本实施方式。

图3C示出如以上实施方式中描述的在微通道3012和3014被蚀刻，用电介质3116加衬里并且用诸如多晶硅这样的沟槽填充材料3118填充之后的集成电路的截面图3100。在通过回蚀或者CMP去除多晶硅过填充之后，构建集成电路3120。

图3D的俯视图3200示出微通道3012和3014周围的不包含集成电路的排除区。如果微通道将用于流体，则排除区的大小可以依赖于流体输送系统的附接要求改变，或者可以在集成电路处理期间或者之后在微通道3012和3014上方的集成电路的层内建立附加的通道。依赖于微通道如何使用以及附接哪种类型的器件，可以带来其它排除区要求。

图3E示出晶片的后侧被薄化以露出微通道3012和3014的底部之后的集成电路的截面图3300。

图3F示出沟槽填充材料3118被去除以打开微通道3012和3014之后的集成电路的截面图3400。

如以前提到，可以使用诸如玻璃上旋涂（例如HSQ或者SiLK）这样的其它牺牲性的沟槽填充材料3118而不是优选实施方式的多晶硅。在此情况下，电介质沟槽填充材料3118微通道衬里3116可以被省略。

在去除微通道填充材料之前在晶片的后侧进行附加处理以促进宏观环境和围观环境之间的接口可以是有利的。例如，改变微通道周围的晶片的后侧以适应流体输送系统的附接要求、附接到另一个集成电路或者附接到其它器件可以是有利的。

图4A-图4C例示在晶片的后侧上的微通道周围形成锥形开口。如先前实施方式中描述的在完成晶片的后侧薄化以露出微通道的底部之后，在晶片的后侧形成图案4010。晶片仍然被附接到手柄晶片4028。接着使用锥形蚀刻以形成图4B所示的微通道的锥形部分示出4128。可以使用等离子体蚀刻进行蚀刻，以相同速率同时蚀刻硅4004、电介质4014和多晶硅4018。还可以使用湿法锥形蚀刻针对硅4004和多晶硅4018进行该蚀刻，随后是电介质4014湿法或者干法蚀刻。具有约1:1的硅和电介质的蚀刻选择性的等离子体蚀刻是优选实施方式。

在锥形蚀刻和图案去除之后，多晶硅4018被去除并且手柄晶片4028被去除。图4C示出完成的带有锥形后侧开口4128到微通道4224的的集成电路4200。

图5A-图5C呈现后侧处理以形成适应附接到流体输送系统或者附接到一些其它器件的结构的另一个示例。

在图5A中，在后侧被薄化以露出微通道5024的底部之后，在晶片的后侧上形成图案5010。

接着硅被蚀刻以形成图5B所示的结构。如先前所述地可以使用等离子体蚀刻或者湿法蚀刻来蚀刻衬底。具有约1:1的硅和电介质的选择性的等离子体蚀刻是优选实施方式，从而电介质5014也被去除。

如图5C所示，多晶硅5018接着被去除，并且手柄晶片5028被去除以形成完成的集成电路5200。在此示例实施方式中同时形成小的微通道5024和大的微通道5230。

本领域技术人员将理解的是很多其它实施方式和变型也可能在要求保护的发明的范围内。具有在具有全部或者仅仅一些这些特征或者步骤的示例实施方式的上下文中描述的一个或者更多个特征或者步骤的不同组合的实施方式还旨在在此被覆盖。

Claims (14)

1.一种形成带有微通道的集成电路的方法，所述方法包括：

在所述集成电路的衬底上的光致抗蚀剂中形成微通道图案，其中至少一个所述微通道图案是包围所述衬底的一部分的沟槽图案；

将沟槽蚀刻入所述集成电路的衬底；

将所述集成电路的所述衬底的后侧薄化以露出所述沟槽的底部；以及

去除所述衬底的所述一部分以形成所述微通道。

2.根据权利要求1所述的方法，还包括在薄化所述后侧之前，用沟槽填充材料填充所述沟槽；以及在薄化所述后侧之后，去除所述沟槽填充材料。

3.根据权利要求1所述的方法，其中在形成所述微通道图案之前所述集成电路被制造；以及在所述沟槽被蚀刻到所述衬底中之前所述沟槽被蚀刻贯穿形成所述集成电路的层。

4.根据权利要求1所述的方法，其中在所述微通道形成之后所述集成电路被制造。

5.一种形成带有微通道的集成电路的方法，包括：

在形成电路结构之前在所述集成电路的衬底上形成至少两个微通道图案；其中所述至少两个微通道图案中的至少一个是包围所述衬底的一部分的沟槽图案；

将沟槽蚀刻到所述衬底中；

用沟槽填充材料填充所述沟槽，所述沟槽填充材料能够承受用于形成所述电路结构的处理条件；

去除所述沟槽填充材料的过填充；

在包含所述沟槽的所述衬底上形成电路结构；

将所述衬底的后侧薄化以露出所述沟槽的底部；

从所述沟槽去除所述材料；以及

去除所述衬底的所述一部分。

6.根据权利要求5所述的方法，还包括在用所述沟槽填充材料填充所述沟槽之前在所述沟槽的侧壁上形成电介质衬里。

7.根据权利要求6所述的方法，其中所述电介质层是氧化物、氮化物和氮氧化物中的至少一种，并且其中所述沟槽填充材料是多晶硅。

8.根据权利要求5所述的方法，其中所述衬底的所述被包围部分的宽度大于20微米。

9.根据权利要求5所述的方法，其中所述沟槽的深度是在15到50微米的范围内，以及所述沟槽的宽度在5到50微米的范围内。

10.一种形成带有微通道的集成电路的方法，所述集成电路具有在后侧上用于耦合到另一器件的结构，所述方法包括：

设置带有部分处理的微通道的所述集成电路，其中所述集成电路的衬底已经被薄化以露出所述部分处理的微通道的底部，以及其中填充所述微通道的材料未被去除；

在所述衬底的后侧上形成光致抗蚀剂图案，其中所述光致抗蚀剂图案开口包围所述微通道中的至少一个；

蚀刻所述衬底的一部分和围绕所述微通道的电介质以形成所述结构；以及

在蚀刻所述衬底的一部分之后，从所述微通道去除所述材料，以及去除由所述微通道中的至少一个包围的所述衬底的内部部分。

11.根据权利要求10所述的方法，其中所述另一器件是流体输送系统或者气体输送系统。

12.根据权利要求10所述的方法，其中所述结构具有倾斜的壁，以放大在所述衬底的所述后侧上的所述微通道的部分。

13.根据权利要求10所述的方法，还包括：

在所述衬底上的光致抗蚀剂中形成微通道图案，其中至少一个所述微通道图案是包围所述衬底的一部分的沟槽图案；

将沟槽蚀刻入所述衬底；

将所述衬底的后侧薄化以露出所述沟槽的底部；以及

去除所述衬底的所述一部分以形成所述微通道。

14.根据权利要求10所述的方法，还包括：

在形成电路结构之前在所述集成电路的衬底上形成至少两个微通道图案；其中，所述至少两个微通道图案中的至少一个是包围所述衬底的一部分的沟槽图案；

将沟槽蚀刻到所述衬底中；

用能够承受用于形成所述电路结构的处理条件的沟槽填充材料填充所述沟槽；

去除所述沟槽填充材料的过填充；

在包含所述沟槽的所述衬底上形成电路结构；

将所述衬底的后侧薄化以露出所述沟槽的底部；

从所述沟槽去除所述材料；以及

去除所述衬底的所述一部分。