JP2015057821A - 基板の活性領域と基板裏面又は基板裏面の一部との分離方法 - Google Patents

基板の活性領域と基板裏面又は基板裏面の一部との分離方法 Download PDF

Info

Publication number
JP2015057821A
JP2015057821A JP2014162499A JP2014162499A JP2015057821A JP 2015057821 A JP2015057821 A JP 2015057821A JP 2014162499 A JP2014162499 A JP 2014162499A JP 2014162499 A JP2014162499 A JP 2014162499A JP 2015057821 A JP2015057821 A JP 2015057821A
Authority
JP
Japan
Prior art keywords
substrate
cavity
predetermined
group
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014162499A
Other languages
English (en)
Inventor
ローラン グルヌイエ
Laurent Clavelier
ローラン グルヌイエ
モ ヴィネ
Maud Vinet
モ ヴィネ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2015057821A publication Critical patent/JP2015057821A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00626—Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Element Separation (AREA)
  • Light Receiving Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】基板前面の活性領域を、支持層としての基板の裏面部分から分離する方法と絶縁する方法を提供する。
【解決手段】トレンチと、トレンチを拡大してトレンチよりも幅が広くなるようにキャビティ群５１が形成され、トレンチを拡大して得られたキャビティ群は他のキャビティ群３１と隣接し、キャビティ群が所定の充填材料３６で充填される時に、活性領域と、後に切り離される基板１の所定の部分１０ｂの間に分離領域を形成する。
【選択図】図１Ｋ

Description

本発明は電子工学に関し、特に、電子デバイスの製造方法の分野において適用される。
この分野において、デバイスの集積密度増加とともに、デバイスサイズの縮小化の試みが進行中である。これを達成するための注目すべき方法の一つは、所謂活性層を含む基板を積層することによる所謂三次元デバイスを作製することである。それらの積層の合計膜厚を減らすための試みの一つは、総厚さが数１００μｍを超え、例えば４００μｍから８００μｍ程度の基板の、不要な又は不要になった部分を除去することで、例えば１００μｍ以下の一般に薄い基板の活性層のみを積み重ねることである。
支持基板として用いられる基板から活性層を分離するためのよく知られた技術の一つに、例えば、脆弱層を形成するための活性層と支持層の間への水素注入と、活性層を切り離すための熱処理及び／又は機械的処理との組み合わせがある。
米国特許出願公開第２００５／０１４８１６３号明細書、米国特許出願公開第２００８／００６４１８２号明細書及び国際公開第２００９／０６９７０９号は、そのような技術を用いる製造方法を開示しており、そこでは、活性層が支持基板から剥離されるのを促進するために、ハンドル基板が活性層に接合される技術が用いられる。この技術固有の欠点は、注入種がこの活性層を通過する結果、活性層内に欠陥を生成してしまうことである。
他の分離技術が絶縁層上の半導体型の基板、言い換えると、絶縁層に覆われた支持基板自体が活性層となる半導体層に覆われた基板に対して適用可能である。この技術は、例えば研磨によって絶縁層に達するまで支持基板をエッチングすることと、絶縁層をエッチストッパとして用いるエッチングの組み合わせからなる。
しかしながら、この方法の欠点は非常に高価な支持層の大部分を除去してしまうことである。更に、それは支持層を積極的に利用する装置、言い換えると、少なくとも一つの能動素子又は受動素子が支持層に部分的に形成されるような装置には適用することはできない。そのため、前述した欠点の無い、基板の活性層を、支持層の基板の他の部分から分離できる新しい電子工学的方法の探索という課題が生じる。更に一般には、基板の活性層と、支持層としての基板の他の部分との間に分離領域を形成する新しい方法の探索という課題が生じる。
本発明の一実施形態は、基板前面の活性領域を、支持層としての基板の裏面部分から分離する方法と絶縁する方法に関する。
一実施形態はそれゆえ、以下を具備する電子デバイスの作製方法に関する。
・一つ又は複数の構成要素を備える活性領域を含む基板の前面に、複数のトレンチ群を形成すること、
・前記トレンチ群を拡大することで形成された少なくとも一つのキャビティが、他の前記トレンチを拡大することで形成された他のキャビティと隣接するように、トレンチよりも広いキャビティを形成すること、
・前記キャビティを少なくとも一つの材料で充填することである。
トレンチとは基板の主面にほぼ垂直に延びる空洞を意味する。トレンチよりも幅の広いキャビティとは、基板の主面方向の寸法がトレンチの寸法よりも大きい空洞を意味する。
所定の材料で充填されたキャビティは、前記活性領域と、前記材料と異なる材料からなる基板の裏面部分とを分離する。
少なくとも一つのトレンチを拡大して形成された全てのキャビティは、横方向に、隣接する他のキャビティへ広がり、一つのトレンチに隣接する他のトレンチを拡大して形成された他のキャビティとともに所定の材料で充填されたトンネルを形成する。
この場合、キャビティ充填材料で満たされたトンネルは、活性層と、キャビティ充填材料と異なる材料からなる表面の反対側の裏面に位置する部分とを分離する。
基板の活性領域と、その裏面に位置する基板の所定の部分との分離方法も更に提供する。
これを達成するために、前記トレンチに対向する基板の前面と反対側の裏面部分が、キャビティが満たされた後に分離される。前記部分は前記材料とは異なる材料より成る。
本発明はまた、基板の裏面側からの新しい薄膜化方法を提供する。
これを達成するために、キャビティを充填するステップの後に、前記基板の所定の部分を除去するステップを更に具備する。
そのような方法はＳＯＩ基板のような絶縁基板上の半導体層において用いられ得る。
ＳＯＩ基板が用いられる場合において、例えば埋め込み酸化膜である基板の絶縁層を保持したまま、基板の裏面部分を除去するために用いられる。
そのような方法はまた、絶縁層下に位置する半導体の支持層の領域を保持したまま、ＳＯＩ基板の裏面部分を除去するために用いられる。
この方法は例えばバルク基板のような他種の基板に対しても適用できる。
基板の前記裏面部分を除去するための第一の実施形態によると、このステップは、キャビティ充填材料に対して前記他の材料からなる基板の裏面部分を選択的にエッチングすること、又は、エッチストッパとして作用する前記キャビティ充填材料に到達するまで、エッチングか平坦化によって基板の裏面部分を除去することから成る。
平坦化とは、本質的には機械的なステップを意味するが、研磨も含み、化学的に補助され得る。
基板の前記所定の部分は次のように有利に除去され得る。
基板裏面の所定の領域はマスクされ、裏面の他の領域は露出され、マスクを通してここでの他の領域がエッチングされる。
それゆえ、基板の裏面のある部分が、基板裏面全体がエッチングされることなく分離される。
この方法は更に、前記基板裏面の所定の部分を除去した後に裏面の材料を平坦化するステップを含む。
基板の裏面から所定の部分を除去した後、この裏面には単層か積層の層が堆積されるか、他の支持基板と組み合わされ得る。
この方法はまた、前記所定の材料の平坦化の後、例えば光学デバイスの作製の場合には、裏面側へ反射防止層などの少なくとも一層を堆積するステップを含み得る。
この方法はまた、変形例として、前記材料の平坦化の後に例えば直接接合によって基板の裏面側に支持基板を組み合わせるステップを含み得る。
一つの可能な実施例によると、基板の前記所定の部分を除去した後にこの充填材料が除去され得る。
この充填材料は、例えば導電体などの異なる物性を有する材料に置き換えられ得る。
変形例として、基板の残存部分のブロックが、例えばピラミッド型のような、キャビティと互いに相補的な形状で露出されるように充填材料は除去され、これらのブロックは特にレンズを形成するように設計される。
一つ又は複数のキャビティが基板の側面で横方向に広がって基板の所定の領域を除去する第二の実施例によると、前記所定の材料を前記他の材料に対して選択的にエッチングすることによって除去される。
活性領域と基板の所定の部分とは、キャビティ充填材料の除去によって分離され得る。
一つの可能な実施例によると、基板の裏面部分を除去するステップは、除去される裏面部分の面積と基板の主面の面積が等しい場合には、所謂“ｆｕｌｌ ｗａｆｅｒ”除去が用いられ得る。
一つの可能な実施例によると、前記トレンチを形成し、前記拡大されたキャビティを形成し、キャビティを充填する一連のステップは次を含む。
・基板の前面に第一のトレンチ群を形成し、
・第一のトレンチ群を拡大して、第一のトレンチ群よりも広い第一のキャビティ群を形成し、
・前記所定の材料を用いて第一のキャビティ群を充填し、
・基板の前面に第二の複数のトレンチ群を形成し、
・第二のトレンチ群を拡大して、第二のトレンチ群よりも広い第二のキャビティ群を形成し、
所定の材料を用いて第二のキャビティ群を充填する。
特に“ｆｕｌｌ ｗａｆｅｒ”除去を行う際は、トレンチとキャビティの形成に複数のステップが伴う。この実施例において、トレンチやキャビティの形成は、その周りに充填材料で満たされたトレンチやキャビティが形成された基板のブロックが、基板内の全領域に形成される。所定の材料で充填された第一のトレンチ群と第一のキャビティ群はそれゆえ、その周りにトレンチやキャビティが形成された基板のブロックを支持する。
一つの可能な実施例によると、キャビティが前記所定の材料で充填された後、トレンチを閉ざすために第一の保護層が基板前面に形成される。
この保護層は、この保護層に対して充填材料が選択的にエッチングされるように設計される。
それゆえ、基板の前面を保護しつつ、基板の裏面から充填材料をエッチングすることが可能である。
一つの可能な実施例によると、キャビティが充填された後で基板の前記所定の部分が除去される前に、充填材料の密度を増加させるためにアニールをしてもよい。このアニールはキャビティ充填材料の密着性を強化し得る。
一つの可能な実施例によると、キャビティが充填された後で基板の裏面部分が除去される前に、ハンドル基板が基板前面に接合されてもよい。
一つの可能な実施例によると、トレンチとそれに隣接するトレンチは所定の間隔ｐを有し得る。キャビティは、基板をエッチングすることでテーパー形状の側壁を有するように形成され、このエッチングは側壁間の幅ΔがΔ＞ｐとなるように行われる。
一つの特別な実施例によると、基板から除去される部分はＳｉであり結晶面（１００）を有する。この場合、キャビティは（１１１）面方向にエッチングされて形成され得る。
それゆえ、基板の主面に対して所定の傾斜、例えば５２°程度の傾斜を有するキャビティが形成され得る。
一つの可能な実施例によると、キャビティ充填材料はＳｉＯ２のような誘電体であり得る。
この場合、誘電体で満たされたトンネルが、活性層と基板の裏面部分とを電気的に分離するために用いられる。
変形例として、キャビティ充填材料は金属でもよい。その方法は、キャビティ形成後かつ充填前にバリア拡散層をキャビティの内壁に形成するステップを含み得る。
一つの可能な実施例によると、いくつかのキャビティ群は基板の異なる深さに位置し得る。
これはまた、基板の所定の部分について一定ではない厚さで除去できる。
本発明による方法は例えば撮像装置の作製に適用可能である。本発明の他の利点及び特徴は、以下に図面の参照とともに示す非限定的な詳細な説明から明らかになるであろう。
図１Ａは、基板の活性層と支持基板としての基板の所定の領域との間に分離領域を形成する方法の第一実施例を示す。 図１Ｂは、基板の活性層と支持基板としての基板の所定の領域との間に分離領域を形成する方法の第一実施例を示す。 図１Ｃは、基板の活性層と支持基板としての基板の所定の領域との間に分離領域を形成する方法の第一実施例を示す。 図１Ｄは、基板の活性層と支持基板としての基板の所定の領域との間に分離領域を形成する方法の第一実施例を示す。 図１Ｅは、基板の活性層と支持基板としての基板の所定の領域との間に分離領域を形成する方法の第一実施例を示す。 図１Ｆは、基板の活性層と支持基板としての記基板の所定の領域との間に分離領域を形成する方法の第一実施例を示す。 図１Ｇは、基板の活性層と支持基板としての基板の所定の領域との間に分離領域を形成する方法の第一実施例を示す。 図１Ｈは、基板の活性層と支持基板としての基板の所定の領域との間に分離領域を形成する方法の第一実施例を示す。 図１Ｉは、基板の活性層と支持基板としての基板の所定の領域との間に分離領域を形成する方法の第一実施例を示す。 図１Ｊは、基板の活性層と支持基板としての基板の所定の領域との間に分離領域を形成する方法の第一実施例を示す。 図１Ｋは、基板の活性層と支持基板としての基板の所定の領域との間に分離領域を形成する方法の第一実施例を示す。 図２Ａは、第一実施例に続き、所定の領域を除去することで基板を薄膜化する方法を示す。 図２Ｂは、第一実施例に続き、所定の領域を除去することで基板を薄膜化する方法を示す。 図２Ｃは、第一実施例に続き、所定の領域を除去することで基板を薄膜化する方法を示す。 図３Ａは、基板の活性領域と支持基板としての基板の所定の領域の間とに分離領域を形成する方法の第二実施例を示す。基板内に形成されたキャビティの充填材料の選択エッチングによって分離される。 図３Ｂは、基板の活性領域と支持基板としての基板の所定の領域の間とに分離領域を形成する方法の第二実施例を示す。基板内に形成されたキャビティの充填材料の選択エッチングによって分離される。 図３Ｃは、基板の活性領域と支持基板としての基板の所定の領域の間とに分離領域を形成する方法の第二実施例を示す。基板内に形成されたキャビティの充填材料の選択エッチングによって分離される。 図３Ｄは、基板の活性領域と支持基板としての基板の所定の領域の間とに分離領域を形成する方法の第二実施例を示す。基板内に形成されたキャビティの充填材料の選択エッチングによって分離される。 図３Ｅは、基板の活性領域と支持基板としての基板の所定の領域の間とに分離領域を形成する方法の第二実施例を示す。基板内に形成されたキャビティの充填材料の選択エッチングによって分離される。 図４は、基板の活性層と、支持基板としての基板の所定の部分とを分離するための基板内に形成されたキャビティの変形例である。 図５は、基板の活性層と、支持基板としての基板の所定の部分とを分離するための基板内に形成されたキャビティの変形例である。 図６は、基板の活性層と、支持基板としての基板の所定の部分とを分離するための基板内に形成されたキャビティの変形例である。 図７は、基板の活性層と、支持基板としての基板の所定の部分とを分離するための基板内に形成されたキャビティの変形例である。 図８Ａは、構成要素が形成された基板の活性層と支持基板としての基板の所定の領域との間に分離領域を形成する方法の第三実施例を示す。前記所定の領域を基板内に形成されて特定材料が充填されているキャビティに至るまで除去することによって分離される。 図８Ｂは、構成要素が形成された基板の活性層と支持基板としての基板の所定の領域との間に分離領域を形成する方法の第三実施例を示す。所定の領域を基板内に形成されて特定材料が充填されているキャビティに至るまで除去することによって分離される。 図８Ｃは、構成要素が形成された基板の活性層と支持基板としての基板の所定の領域との間に分離領域を形成する方法の第三実施例を示す。前記所定の領域を基板内に形成されて特定材料が充填されているキャビティに至るまで除去することによって分離される。 図８Ｄは、構成要素が形成された基板の活性層と支持基板としての基板の所定の領域との間に分離領域を形成する方法の第三実施例を示す。前記所定の領域を基板内に形成されて特定材料が充填されているキャビティに至るまで除去することによって分離される。 図９は、第三実施例の変形例であり、基板裏面側の所定の領域が除去された後、他の支持基板がこれの裏面に貼り付けられる。 図１０は、第三実施例の変形例であり、基板の裏面側の所定の領域が除去された後、これの裏面に層を堆積する。 図１１は、第三実施例の変形例であり、基板の裏面側の所定の領域が除去された後、キャビティ充填材料が除去される。 図１２は、第三実施例の変形例であり、基板の裏面側の所定の領域が除去された後、キャビティ充填材料が除去され、これとは異なる性質の材料に置き換える。 図１３Ａは基板の裏面側の所定の部分の薄板化方法を示す。 図１３Ｂは基板の裏面側の所定の部分の薄板化方法を示す。 図１４は、基板の周辺部は保ったまま中心部を裏面から薄板化する方法を示す。 図１５Ａは、基板の裏面からの薄膜化方法を示す。 図１５Ｂは、基板の裏面からの薄膜化方法を示す。異なる図面において、同一、類似又は等価な部分は、比較を容易にするように同じ符号を用いている。図面の見易さの観点から、図面の異なる部分のスケールは必ずしも同じではない。
図１Ａから図１Ｋを参照して、本発明の第一実施例について説明する。この方法は半導体基板（ＳＯＩ）から出発してよい。そのため、基板１は、例えばＳｉのような半導体層である支持層１０を具備し、それは例えば４００μｍから１ｍｍ（図１Ａで与えた直交座標系のｚ軸方向に沿って測定）である。
基板１はまた、例えばシリコン酸化膜のような、支持層１０に接している絶縁層１１を具備し得る。絶縁層は例えばＢＯＸ（Ｂｕｒｉｅｄ Ｏｘｉｄｅ）タイプで厚さは１４５ｎｍ程度、またＴＢＯＸ（Ｔｉｎ Ｂｕｒｉｅｄ Ｏｘｉｄｅ）タイプで１０ｎｍから２５ｎｍ程度であり得る。
基板１はまた、前記絶縁層１１上でそれに接する表面層と呼ばれる半導体層１２を具備する。この表面上の半導体層１２の厚さは、例えば２０ｎｍ以下であってよく、例えばトランジスタのような構成要素又は構成要素の一部が組み込まれる。
第一のステップ（図１Ａ）は、例えば窒化シリコンＳｉｘＮｙのようなハードマスク層２１を表面の半導体層１２上に形成する。
その後（図１Ｂ）、例えば感光樹脂からなり、所定の間隔で開口部２５を有するマスク２３がハードマスク２１の上に形成される。開口部２５の間隔は例えば２×Ｐであ得、Ｐは後に基板１内に形成されるトレンチの間隔であり、例えば１００ｎｍから１０μｍ程度、例えば１μｍ程度であってもよい。
その後（図１Ｃ）、マスク２３の開口部２５を通してエッチングを行い、“前面“と呼ばれる基板１の表面Ａを通る縦方向の、一つ又は複数の第一のトレンチ群２７形成する。第一のトレンチ群２７は、支持層１０へ突き抜け、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）タイプであり、深さＨ（［Ｏ；ｘ；ｙ；ｚ］直交座標系のｚ軸に平行な方向に沿って測定）は例えば２０ｎｍから１０μｍ程度であり、また例えば２００ｎｍから３００ｎｍでありる。第一のトレンチ群２７は、２×Ｐの間隔で離れている。
その後（図１Ｄ）、保護層２９がトレンチ群２７の垂直壁上に形成され、この保護層はトレンチ群２７の底部が保護されない。それゆえに基板１の支持層１０が露出するように配置される。保護層２９は、保護層２９に対して支持層１０が選択的にエッチングされるような材料が選択される。例えば支持層１０としてシリコンが選択された場合、保護層２９はＳｉｘＮｙ、ＳｉＯ２又はＨｆＯ２のような誘電体材料が選択され得る。保護層２９は、例えばＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法のような堆積法で形成されることができ、トレンチ群２７の底部を露出させるために例えばプラズマを用いたエッチングを行う。保護層２９の厚さは例えば３ｎｍから２０ｎｍであり得る。
第一のトレンチ群２７を拡大することにより第一のキャビティ群３１が形成される（図１Ｅ）。これらの第一のキャビティ群３１は、テーパー形状となるか第一のトレンチ２７よりも広い第一部分３２を具備するように構成される。キャビティ３１の第一部分３２はトレンチ２７との接合部分から支持層１０の更に深部（この場合、基板１の表面Ａから測る。）に向かって広くなる断面積（基板の主面に平行な面において測られる。以下で基板の主面とは、基板を通り、図１Ｅに示すｘｙ平面に平行な面と定義される。）を有する。
図１Ｅに示した実施例において、キャビティの第一部分３２の断面積は基板１の主面に垂直方向に、面Ａから“裏面“と呼ばれる反対側の面Ｂに進むにつれて線形に増加する。よって、キャビティ群３１の第一部分３２は、基板１の主面に平行な面に対して例えば５２°程度に傾斜した内壁３３ａ及び３３ｂを有する。
例えば、このキャビティ群３１の形状は支持層が＜１００＞の結晶方位を有するＳｉである場合に得られ、＜１１１＞面方向にエッチングされる。この時、例えばＨＣｌガス、液相ＢＨＦ−ＮＨ４ＯＨ、ＫＯＨ、ＴＭＡＨを用いてエッチングされ得る。
キャビティ群３１を形成するためのエッチングは、第一のテーパー部分３２が、内壁３３ａ及び３３ｂの間の幅ΔがΔ＞ｐとなるように行われる。
キャビティ群３１は形状において第一部分３２と基板１に平行な面に対して対称な第二部分３４を有し得る。
次のステップ（図１Ｆ）は、支持層１０に用いられる材料とは異なる所定の材料３６をトレンチ群２７及びキャビティ群３１に充填する。
この実施例において、充填材料３６は、支持層１０の半導体材料がこの充填材料３６に対して選択的にエッチングされるように選ばれる。この所定の材料３６は、例えばＳｉＯ２又は、ＳｉＯＣのようなｌｏｗ−Ｋ誘電体又は、ＨｆＯ２であり得る。充填を促進するためにスピンコート堆積法やＨＡＲＰＴＭ（Ｈｉｇｈ Ａｓｐｅｃｔ Ｒａｔｉｏ Ｐｒｏｃｅｓｓ）が用いられる。ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓ Ｑｕｉｏｘａｎｅ）又は、更に一般的にＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）といった材料が想定される。
最後に、充填材量３６の高密度化アニールが施され得る。このアニールは、充填材量３６に依存する温度で行われ、３００℃から１１００℃であり得る。材料３６がＳｉＯ２の場合、例えば１０５０℃で例えば３０分間行われ得る。
次のステップは支持層１０でエッチングされていない領域に、２×Ｐの間隔で開口４５を有する第二のマスク４３を形成する。
次のステップは一つ又は複数の第二のトレンチ群４７を形成するためにマスク４３の開口４５を通して基板１をエッチングし、その底部は基板１の支持層１０内に位置する。そしてマスク４３は除去される（図１Ｈ）。
次のステップは第二のトレンチ群４７の垂直壁に保護層４９を形成するが、第一のトレンチ群２７に形成された保護層２９に類似する（図１Ｉ）。
第二のキャビティ群５１が第二のトレンチ群４７を拡大することによって形成される（図１Ｊ）。第二のキャビティ群５１の形状は既に形成された第一のキャビティ群３１の形状に類似し、それゆえ第二のトレンチ群４７が広がり、テーパー形状であり、深部に向かって断面積が増加する第一の領域を有する。第二のトレンチ群４７と第一のトレンチ群２７の間隔は、第二のキャビティ群５１が、隣接する既に形成された第一のキャビティ群３１につながるように選択される。第二のキャビティ群５１は、既に形成された隣接する第一のキャビティ群３１の充填材量３６まで広がるようにエッチングされる。
第一のトレンチ群２７の充填材料３６及びキャビティ群３１は、その周りに第二のトレンチ群４７及び第二のキャビティ群５１が形成された基板のブロック５０を機械的に支持する。
その後（図１Ｋ）、第二のキャビティ群５１は第一のキャビティ群３１の充填材料３６に類似するか同一の材料５６で充填される。変形例として、第二のキャビティの充填材料５６は、第一のキャビティの充填材料３６と異なってもよい。それにもかかわらず、この場合、支持層に対するエッチングの選択性において、この材料５６のエッチング特性は、材料３６のエッチング特性に近いために有利である。
充填の後には、もし基板１の表面Ａにキャビティ充填材料が残存していれば、それを除去するための化学的機械的研磨（ＣＭＰ）による平坦化が続いてもよい。
充填物質５６を高密度化するためのアニールを行ってもよい。このアニールは、隣接するキャビティの接合部に位置する材料３６と材料５６の領域５８を密閉する。
それゆえ、支持層１０の材料とは異なる少なくとも一種の材料３６、５６で充填されたトンネルを形成するために、支持層１０の中で互いに繋がったキャビティ群３１及び５１を用いる。
このトンネルは、支持層１０の裏面側に位置する所定の部分１０ｂと、薄い半導体層１２がその上に配置され、活性層を支持する所定の部分１０ａとを分離する。
その分離トンネルは基板の表面に平行に（図１Ｋの［Ｏ；ｘ；ｙ］面と平行の面に）、特にキャビティの数、間隔、そして寸法といったキャビティ形成の方法に依存しながら、基板表面に等しい領域へ拡大し得る。
この例では、所定の材料３６及び５６は誘電体であり、材料３６及び５６で充填されたトンネルは、基板１の活性層と所定の部分１０ｂを電気的に分離する。
基板１は裏面Ｂから薄板化されることが望ましい。
そのために、次のステップではハンドルサポート６０を基板の表面Ａに形成する。ハンドルサポート６０は例えば高分子材料の堆積層、又は例えばＳｉＯ２のような直接接合される絶縁層であり得る。言い換えると接合を促進する中間材料は用いない（図２Ａ）。
次のステップ（図２Ｂ）は、基板１の裏面Ｂ側の支持層１０から所定の部分１０ｂを除去する。これは裏面Ｂの研磨によって行われ、例えばＴＭＡＨのような化学エッチングと組み合わせたり、それに続いて行ってもよい。裏面Ｂのエッチングは、エッチストッパとして作用するキャビティ３１及び５１の充填材料３６及び５６に達するまで行われる。基板１の支持層１０から分離された所定の部分１０ｂは、例えば１００μｍから７００μｍの厚さであり得る。
この実施例においては、除去される部分１０ｂの面積は基板前面の面積（図２Ｂの［Ｏ；ｘ；ｙ］面と平行の面に）に等しい所謂“ｆｕｌｌ ｗａｆｅｒ”除去である。
次のステップ（図２Ｃ）では、ＣＭＰのような平坦化手法を用いて基板１の裏面側のキャビティ群３１及び５１の充填材料３６及び５６の平坦化を行う。
薄板化された基板１がこのステップの最後に形成され、充填材料３６及び５６と活性層の間に位置する部分１０ａは保持されるため、支持層１０のうちの重要な部分が分離されるが、その総厚さは変わらない。
他の実施例が図３Ａから図３Ｅに示される。この実施例では、少なくとも一つのキャビティ３１ａと少なくとも一つの他のキャビティ３１ｂが、それぞれ基板１の側面の領域４及び領域５まで広がり、前記領域４及び領域５は支持層１０内に位置する。
この実施例において、トレンチ２７、４７、キャビティ３１及び５１内の充填材料６６は、支持層１０の材料に対して選択的にエッチングされる。支持層がＳｉである場合、材料６６は例えばＳｉＯ２であり得る。
支持層１０内に形成されたキャビティ群３１及び５１の配置は、基板１の側面の第一の領域４と基板１の側面の第二の領域５に伸びる連続したトンネルを形成するために互いに繋がっており、このトンネルには材料６６が充填され、支持層１０に対して選択的にエッチングされる（図３Ａ）。材料６６で充填されたトンネルは縦方向に拡大し、保持される活性層をその上に支持する支持層１０の部分１０ａと、除去されるべき支持層１０の部分１０ｂを分離する。
トレンチとキャビティが材料６６で満たされた後、トレンチ２７及び４７内の材料６６は、例えばＨＦを用いたエッチングで除去される（図３Ｂ）。
次のステップは、基板１の前面に、キャビティ３１及び５１内の材料６６のエッチングに耐える材料から成る保護層６９を形成する。例えば、この保護層６９は、特に充填材料６６がＳｉＯ２である場合には窒化シリコン又はＨｆＯ２のようなＨｉｇｈ−Ｋ材料であり得る。保護層６９はトレンチ２７及び４７内の充填材料６６を覆い、保護プラグ６９ａを形成する（図３Ｃ）。
保護層６９で覆われたトレンチは、例えば再びＳｉＯ２のような充填材料６６で満たされ得る（図３Ｄ）。そのような充填材料は、前面を平坦化させるように設計される。
充填材料６６は、基板１の前面ＡにＣＭＰを施すことで平坦化される。
そして、充填材料６６は除去される（図３Ｅ）。材料６６には、基板１の側面のキャビティ３１ａ及び３１ｂが広がる領域４及び５から到達可能である。この際の除去は、材料６６がＳｉＯ２である場合には例えばＨＦを用いた化学エッチングで行ってもよい。基板の表面Ａにすでに形成されている層６９は化学エッチング時には保護層として作用する。基板前面に予め形成されたマスク７０はトレンチ内の材料を保護し得る。
基板の領域４から５のトンネルは連続的に繋がっているため、このエッチング処理は基板１の裏面側の支持層１０を、特に裏面全体の範囲に渡って除去できる（図３Ｅ）。
既に形成されたトレンチ群は全て等間隔Ｐである必要はない。前述した実施例の変形が図４に示され、隣接するトレンチ２７及び４７を含み、第一の間隔Ｐ１又はＰ２＞Ｐ１となるような第二の間隔Ｐ２を持ち、第一のトレンチ２７はＰ１＋Ｐ２の間隔で分布し、第二のトレンチもＰ１＋Ｐ２の間隔で分布する。
図５は、第一のトレンチ群２７及び第二のトレンチ群４７の高さがそれぞれＨ１及びＨ２で異なり、例えばＨ１＜Ｈ２となる他の実施例である。この例においてはキャビティ群の占める体積がそれぞれ異なり、第一のトレンチ群２７は体積Ｖ１を有するキャビティ群３１に繋がり、一方、第二のトレンチ群４７はＶ２＜Ｖ１となるような体積Ｖ２を有するキャビティ群５１に繋がる。
図６の例においては、複数のキャビティ群は、基板１の表面Ａに対して異なる深さを有するように、深さＨ１、Ｈ２、Ｈ３を有するトレンチ群に繋がる。
基板内の隣接又は近傍のキャビティが互いに繋がり、基板の全範囲（この場合、図６の［Ｏ；ｘ；ｙ］平面で測られる）にわたる連続したトンネルを形成する。キャビティ間の深さの違いにより、分離トンネルは段差のある形状Ｐを形成する。
支持層１０の部分１０ｂは基板の裏面Ｂから様々な厚さで分離されることができ、それはこの形状に従う。
このような実施例は例えば、活性層が表面Ａとキャビティの間に配置され、保持される部分１０ａの厚さの違いに対応して異なる波長の光を検出するように設計されたセルを備える光検知器に適用され得る。
他の変形例が図７に示される。この変形例ではトレンチ群２７及びキャビティ群３１の充填材料は例えば、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）の充填材料に用いられるような、タングステン、銅のような導電材の金属材料７６である。
この場合、トレンチ群２７及びキャビティ群３１が充填される前に、例えばＴａＮのバリア層７５がトレンチ群及びキャビティ群の内壁を覆うように形成され得る。このバリア層７５は基板１への金属拡散を阻止し得る。このような変形例によって、裏面が金属で覆われ、薄板化された基板が利用可能となる。
図８Ａから図８Ｄは本発明の他の実施例を示す。
この例では、図２Ｂから図２Ｃ又は図３Ｄから図３Ｅを参照して既に説明したように、基板１の部分を裏面Ｂから分離するステップの前に、活性層を形成する基板１の半導体層１３に、構成要素が部分的に作製されている。この例では、基板１の表面Ａに作製された構成要素は、トランジスタＴ１，Ｔ２、Ｔ３及びＴ４であって、基板１の表面Ａを覆う保護層７９を貫くコンタクト７７がその上に備えられている。
この保護層７９は、誘電体ああってよく、キャビティ群３１及び５１内の充填材料３６及び５６とは異なる材料であり、好ましくはキャビティ３１及び５１内の充填材料３６及び５６のエッチングに耐える材料が選択される。例えば、キャビティ３１及び５１がＳｉＯ２で満たされている場合には、保護層７９は窒化シリコン（ＳｉｘＮｙ）であり得る（図８Ａ）。
次のステップはハンドルサポート８０を保護層７９に接合する。このハンドルサポートは基板１の前面Ａ側に配置され、例えば高分子材料であり得る（図８Ｂ）。
変形例として、ハンドルサポート８０は酸化シリコン層で覆われた基板でもよい。この場合、ハンドルサポート８０は保護層に例えば酸化膜／酸化膜型のような直接接合で、接着剤や中間材料を用いずに取り付けられ得る。
次のステップは、基板１の裏面Ｂから部分１０ｂを除去する。例えば、キャビティ充填材料３６及び５６に達するまでエッチング及び／又は研磨を行って除去される（図８Ｃ）。
次のステップは、材料３６及び５６からなる平坦層５９を形成するように基板１の裏面Ｂの材料３６及び５６を研磨する（図８Ｄ）。
その後、一つの可能性として、平面が形成された後、層５９には他の構成要素を具備する他のデバイス９０又は他の基板９０が取り付けられ得る（図９）。その接合は、ＳｉＯ２層と他のＳｉＯ２層の間に水素接合が形成される分子接合技術で形成される。
他の可能性として、裏面の平坦化の後、基板１の裏面Ｂの材料３６及び５６から成る層５９上に、一層又は積層が堆積されてもよい。例えば、基板に作製されるデバイスが光電子型や例えば光検知セルである場合、反射防止層９３が平坦化された層５９上に堆積され得る（図１０）。
他の可能性として（図１１）、基板１の裏面Ｂの層５９が平坦化された後、又は図８Ｃを参照して既に説明したように基板の部分１０ｂを除去した後、トレンチ及びキャビティ内の充填材料３６及び５６が除去され得る。これは基板１の裏面Ｂの材料３６及び５６をエッチングし、保護層７９でストップする。そのようなエッチングは、基板１に残存する半導体部分を、基板１の活性層内又はその上の構成要素Ｔ１、Ｔ２、Ｔ３、Ｔ４に対面し、半導体材料のブロック９２の形状で露出させることを可能にする。残存するブロック９２は例えば、図１Ｅを参照して既に説明した方法を用いて形成したキャビティ群３１及び５１である場合、ピラミッド型であり得る。
ある事例においては、例えば撮像機能か撮像回路を含む電子デバイスであり、基板１のサポート層１０の残存するブロック９２は、特にレンズを形成するように設計され得る。
図１２に示した変形例では、基板の裏面Ｂ側からトレンチ群及びキャビティ群内の充填材料３６及び５６を除去した後、これらのトレンチ群及びキャビティ群に他の材料９４を用いて再び充填することができる。ここでの他の材料９４とは例えば銅のような金属であり得る。金属材料９４の平坦化方法は例えばＣＭＰであり、基板１の裏面Ｂを平坦化するように行われる。この金属材料９４の層９５は、基板１の裏面Ｂに電極が形成されるように作製され得る。この金属材料９４の層９５はまた、他のデバイス又は他のサポート又は他の基板と組み合わされるために、例えば銅／銅の分子接合のような、金属層上の金属層の接合のために用いられ得る。
前述の実施例のそれぞれにおいて、基板１の部分１０ｂは基板裏面Ｂの全体にわたって除去され、エッチング後には全体的が露出される。
図１３Ａ及び図１３Ｂに示した変形例にでは、基板の裏面の局所領域のみが露出される。
この目的のために、充填材料３６及び５６をトレンチ群２７及び４７及びキャビティ群３１及び５１に充填した後、支持層１０の部分１０ｂの第一部分１０ｂ１を覆い、支持層１０の部分１０ｂの第二部分１０ｂ２を露出するマスク９９が基板１の裏面Ｂに形成される（図１３Ａ）。
支持層１０はその後、マスク９９で保護されていない第二領域１０ｂ２を除去するために裏面Ｂがエッチングされる。このエッチングはキャビティ３１及び５１の充填材料３６及び５６に達するまで行われる（図１３Ｂ）。それゆえ基板１の裏面Ｂの第一の領域１０ｂ１は完全なまま保持される。
本発明による方法は、基板の活性部を基板の支持層から分離又は切り離し、この支持層は基板の全体に広がっていていてもよいし、局所的な領域のみでもよい。
分離又は切り離しはそれゆえ、ウェハ、一つ又は複数のチップ、又はチップの幾つかの構成要素のスケールで行われ得る。
一つの変形例にとして（図１４）、除去される領域は全て基板の裏面Ｂの中心部１０ｂ３であり、例えばＴＡＩＫＯＴＭを用いて平坦化される。
基板はその後、キャビティ充填材料を平坦化ストッパとして、その裏面をキャビティ充填材料に達するまで研磨される。
中心部の周りで輪を形成する周辺部１０ｂ４は基板と密着したまま保持される。
上述した実施例は絶縁層上の半導体基板に限らずに適用することができる。
トレンチ群２７に沿って拡大することで形成されたキャビティ群３１が、材料３６で充填されているバルク基板１００による他の実施例を図１５Ａから図１５Ｂに示す。
この例におけるトレンチ群２７とキャビティ群３１の配置は、隣接するキャビティは互いに接触しない（図１５Ａ）。基板の主面に平行な面におけるキャビティ群３１の面積は、基板の主面全体に対して２０％から９０％を占めるように作製される。
この方法において、基板１００は例えば材料３６で充填されたキャビティ群３１をストッパとする平坦化によってその裏面から薄板化されることができる（図１５Ｂ）。
特に、本発明はＵＴＢＢ撮像装置のような撮像装置、言い換えると、基板上に形成された例えば１μｍ以下の極薄活性層、そして例えば５０ｎｍ以下の超極薄活性層の作製に適用可能である。

Claims (21)

  1. 電子デバイスの作製方法であって
    一つ又は複数の構成要素（Ｔ１、Ｔ２、Ｔ３、Ｔ４）を備える活性層１３を有する基板（１）の前面（Ａ）に複数のトレンチ群（２７、４７）を形成し、
    前記トレンチ群を拡大して、所定のトレンチ（４７）を拡大して形成された少なくとも一つの所定のキャビティ（５１）が他のトレンチ（２７）を拡大して形成された他のキャビティ（３１）と隣接するように、前記トレンチ群（２７、４７）よりも広いキャビティ群（３１、５１）を形成し、
    前記キャビティ群（３１，５１）に少なくとも一種の所定の材料（３６，５６，６６，７６）を充填し、
    前記所定の材料（３６，５６，６６，７６）とは異なる他の材料から成り、前記基板の前面（Ａ）に対向する裏面（Ｂ）と前記キャビティ群の間に位置する前記基板の少なくとも所定の部分（１０ｂ，１０ｂ２，１０ｂ１）を除去することを更に含む電子デバイスの作製方法。
  2. 前記基板（１）の前記所定の部分（１０ｂ）を除去することは、
    前記所定のキャビティ充填材料（３６、５６）と異なる前記基板の前記他の材料を選択的にエッチングし、又は前記基板の前記他の材料を前記キャビティ充填材料（３６，５６）に達するまで除去し、前記所定の材料はエッチストップ材料である請求項１に記載の電子デバイスの作製方法。
  3. 前記基板（１）の前記所定の部分（１０ｂ２）１０ｂ２）を除去することは、
    前記基板（１）の前記裏面（Ｂ）の前記所定の部分以外の領域を保護し、前記所定の部分１０ｂ２を露出するマスク（９９）を形成し、
    前記マスク（９９）を介して前記他の領域（１０ｂ２）をエッチングする請求項２に記載の電子デバイスの作製方法。
  4. 前記基板（１）の前記所定の部分（１０ｂ）は、前記基板の中心部分であって、キャビティを充填する前記所定の充填材料に達するまで前記他の材料を平坦化することによって除去され、前記所定の材料は平坦化ストップ材料であり、前記基板の周辺部の領域は保持される請求項２に記載の電子デバイスの作製方法。
  5. 前記基板の前記裏面（Ｂ）側を除去した後に、前記所定の材料（３６，５６）を平坦化することを更に含む請求項２乃至請求項４のいずれか一に記載の電子デバイスの作製方法。
  6. 前記所定の材料（３６，５６）を平坦化した後に、前記基板（１）の前記裏面（Ｂ）に少なくとも一層の層、特に反射防止層を形成することを更に含む請求項５に記載の電子デバイスの作製方法。
  7. 前記所定の材料（３６，５６）を平坦化した後に、前記基板１の前記裏面Ｂにハンドルサポート（９０）を、特に分子接合によって取り付けることを更に含む請求項５に記載の電子デバイスの作製方法。
  8. 前記基板１の前記所定の部分（１０ｂ）を除去した後に、前記キャビティ充填材料（３６，５６）を除去するステップを更に含む請求項１乃至請求項５のいずれか一に記載の電子デバイスの作製方法。
  9. 前記電子デバイスは撮像装置であって、前記充填材料が、前記基板（１）ブロックがレンズの形状をなすように除去される請求項８に記載の電子デバイスの作製方法。
  10. 前記所定の材料（３６，５６）を前記キャビティ群（３１，５１）及び前記トレンチ（３７，５７）群から除去した後に、前記所定の材料を導電材料（９４）に置き換える工程を更に含む請求項８に記載の電子デバイスの作製方法。
  11. 一つ又は複数の前記キャビティ群が前記基板の側面の領域（４，５）まで前記基板の面方向に広がるように形成され、前記側面の領域から前記所定の充填材料（６６）に到達可能であり、前記基板の前記所定の部分（１０ｂ）を除去することは、前記基板（１）の前記他の材料に対して前記所定の充填材料（６６）が選択的にエッチングされる請求項１に記載の電子デバイスの作製方法。
  12. 前記所定のキャビティ（５１）は、他のキャビティ（３１）と横方向に連結して前記基板内でトンネルを形成し、前記キャビティ群（３１，５１）は、前記トンネルが前記所定の材料で充填され、前記活性領域１３と基板（１）の前記所定の部分（１０ｂ、１０ｂ２，１０ｂ１）を分離する請求項１乃至請求項１１のいずれか一に記載の電子デバイスの作製方法。
  13. 前記トレンチ群を形成することと、拡大された前記キャビティ群を形成し、前記キャビティ群を充填することは、
    前記基板の前面に第一の複数のトレンチ群（２７）を形成し、
    前記第一のトレンチ群を拡大して前記第一のトレンチ群よりも広い第一のキャビティ群（３１）を形成し、
    前記所定の材料（３６）で前記第一のキャビティ群（３１）を充填し、
    前記基板の前面に第二の複数のトレンチ群（４７）を形成し、
    前記第二のトレンチ群を拡大して前記第二のトレンチ群よりも広い第二のキャビティ群（５１）を形成し、
    前記所定の材料５６で前記第二のキャビティ群（５１）を充填することを更に含む請求項１２に記載の電子デバイスの作製方法。
  14. 前記基板（１）の前面（Ａ）に少なくとも一つの保護層（６９，７９）を形成し、前記キャビティ群（３１，５１）が前記所定の材料（６６）で充填された後に前記トレンチ群（２７，４７）を埋め、前記保護層（６９，７９）の材料に対して充填された前記所定の材料（６６）を選択的にエッチングすることを含む請求項１乃至請求項１３のいずれか一に記載の電子デバイスの作製方法。
  15. 前記キャビティ群（３１，５１）が充填された後、かつ、前記基板（１）の前記所定の部分（１０ｂ）を除去する前に、前記所定の材料（３６，５６，６６）の密度を増加させるためにアニールを行うことを更に含む請求項１乃至請求項１４のいずれか一に記載の電子デバイスの作製方法。
  16. 前記キャビティ群が充填された後、かつ基板の前記部分（１０ｂ）が除去される前に前記基板（１）の前面（Ａ）にハンドル基板（８０）を接合することを更に含む請求項１乃至請求項１５のいずれか一に記載の電子デバイスの作製方法。
  17. 前記トレンチ群において、前記隣接するトレンチは所定の間隔ｐを持ち、前記基板（１）をエッチングして前記キャビティ群が形成され、前記キャビティがテーパー形状を有する内壁（３３ａ，３３ｂ）を成し、前記内壁間の幅Δは、Δ＞ｐとなるようにエッチングする請求項１乃至請求項１６のいずれか一に記載の電子デバイスの作製方法。
  18. 前記基板（１）から除去された前記所定の部分１０ｂは面方位‘（１００）’を有するＳｉであり、キャビティ群（３１，５１）は‘（１１１）’面に沿うエッチングにより形成される請求項１乃至請求項１７のいずれか一に記載の電子デバイスの作製方法。
  19. 前記キャビティ群を充填する前記所定のキャビティ充填材料（３６，５６，６６）は誘電体である請求項１乃至請求項１８のいずれか一に記載の電子デバイスの作製方法。
  20. 前記キャビティを充填する前記所定のキャビティ充填材料は金属であり、前記キャビティ群を形成した後、かつ前記キャビティ群が充填される前に前記キャビティ群の前記内壁を覆うバリア拡散層７５を形成することを含む請求項１乃至請求項１８のいずれか一に記載の電子デバイスの作製方法。
  21. 複数の前記キャビティ群はそれぞれ前記基板１の異なる深さに位置する請求項１乃至請求項２０のいずれか一に記載の電子デバイスの作製方法。
JP2014162499A 2013-08-20 2014-08-08 基板の活性領域と基板裏面又は基板裏面の一部との分離方法 Pending JP2015057821A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1358080 2013-08-20
FR1358080A FR3009887B1 (fr) 2013-08-20 2013-08-20 Procede ameliore de separation entre une zone active d'un substrat et sa face arriere ou une portion de sa face arriere

Publications (1)

Publication Number Publication Date
JP2015057821A true JP2015057821A (ja) 2015-03-26

Family

ID=49237491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014162499A Pending JP2015057821A (ja) 2013-08-20 2014-08-08 基板の活性領域と基板裏面又は基板裏面の一部との分離方法

Country Status (4)

Country Link
US (1) US20150056734A1 (ja)
EP (1) EP2840589B1 (ja)
JP (1) JP2015057821A (ja)
FR (1) FR3009887B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014039034A1 (en) 2012-09-05 2014-03-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for fabricating microelectronic devices with isolation trenches partially formed under active regions
US9396984B2 (en) 2012-09-05 2016-07-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of producing a microelectronic device in a monocrystalline semiconductor substrate with isolation trenches partially formed under an active region
WO2014074096A1 (en) 2012-11-08 2014-05-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for fabricating microelectronic devices with isolation trenches partially formed under active regions
FR3009651B1 (fr) 2013-08-09 2016-12-23 Commissariat Energie Atomique Procede ameliore de realisation de zones dopees et/ou exercant une contrainte sous les espaceurs d'un transistor
FR3021458B1 (fr) 2014-05-23 2016-07-01 Commissariat Energie Atomique Inverseur cmos photonique
FR3023411B1 (fr) 2014-07-07 2017-12-22 Commissariat Energie Atomique Generation localisee de contrainte dans un substrat soi
FR3031835B1 (fr) 2015-01-16 2017-12-22 Commissariat Energie Atomique Procede de realisation d'un circuit electronique integre tridimensionnel

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1043769A1 (en) * 1999-04-07 2000-10-11 STMicroelectronics S.r.l. Process for manufacturing a semiconductor material wafer comprising single-crystal regions separated by insulating material regions, in particular for manufacturing intergrated power devices, and wafer thus obtained
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
WO2005093824A1 (en) * 2004-03-23 2005-10-06 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and semiconductor device obtained by means of said method
WO2007072406A1 (en) * 2005-12-22 2007-06-28 Nxp B.V. Method of manufacturing a semiconductor device
US7628932B2 (en) * 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
FR2905801B1 (fr) 2006-09-12 2008-12-05 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
DE102007043526B4 (de) * 2007-09-12 2020-10-08 Robert Bosch Gmbh Verfahren zum Herstellen einer Vielzahl von Chips und entsprechend hergestellter Chip
JP5465830B2 (ja) 2007-11-27 2014-04-09 信越化学工業株式会社 貼り合わせ基板の製造方法
FR2955205B1 (fr) * 2009-12-16 2012-09-21 St Microelectronics Sa Dispositif microelectronique, en particulier capteur d'image a illumination par la face arriere et procede de fabrication
US8030112B2 (en) * 2010-01-22 2011-10-04 Solid State System Co., Ltd. Method for fabricating MEMS device
US8847400B2 (en) * 2010-09-15 2014-09-30 Ps4 Luxco S.A.R.L. Semiconductor device, method for manufacturing the same, and data processing device

Also Published As

Publication number Publication date
EP2840589A1 (fr) 2015-02-25
FR3009887B1 (fr) 2015-09-25
US20150056734A1 (en) 2015-02-26
FR3009887A1 (fr) 2015-02-27
EP2840589B1 (fr) 2016-05-25

Similar Documents

Publication Publication Date Title
US10483154B1 (en) Front-end-of-line device structure and method of forming such a front-end-of-line device structure
JP2015057821A (ja) 基板の活性領域と基板裏面又は基板裏面の一部との分離方法
US7453150B1 (en) Three-dimensional face-to-face integration assembly
US8519515B2 (en) TSV structure and method for forming the same
US5994756A (en) Substrate having shallow trench isolation
US20120007243A1 (en) Method of making connections in a back-lit circuit
US10793421B2 (en) Wafer level encapsulation for MEMS device
US8207595B2 (en) Semiconductor having a high aspect ratio via
CN101996922B (zh) Soi晶片及其形成方法
KR20140014251A (ko) 최적화된 환상의 구리 tsv
CN104011848A (zh) 一种硅通孔互连结构及其制造方法
US8287980B2 (en) Edge protection seal for bonded substrates
KR102501675B1 (ko) 반도체 장치 및 그 제조 방법
US8703577B1 (en) Method for fabrication deep trench isolation structure
US8709915B2 (en) Method of manufacturing semiconductor device
US8673733B2 (en) Methods of transferring layers of material in 3D integration processes and related structures and devices
CN106024689A (zh) 半导体器件及其制造方法
CN106601758B (zh) 一种半导体器件及其制造方法和电子装置
US6930027B2 (en) Method of manufacturing a semiconductor component
JP2022500869A (ja) ハイブリッド集積用の改良された基板を製造するためのプロセス
TWI680533B (zh) 藉由裝置隔離結構之後單一層轉移製造所形成的裝置及方法
US8847344B2 (en) Process for fabricating a backside-illuminated imaging device and corresponding device
US20050112843A1 (en) Method for anodic bonding of wafers and device
JP4687742B2 (ja) 半導体装置の製造方法
CN106910752B (zh) 一种半导体器件及其制造方法和电子装置