CN102479742A - 用于集成电路的衬底及其形成方法 - Google Patents

用于集成电路的衬底及其形成方法 Download PDF

Info

Publication number
CN102479742A
CN102479742A CN2010105745629A CN201010574562A CN102479742A CN 102479742 A CN102479742 A CN 102479742A CN 2010105745629 A CN2010105745629 A CN 2010105745629A CN 201010574562 A CN201010574562 A CN 201010574562A CN 102479742 A CN102479742 A CN 102479742A
Authority
CN
China
Prior art keywords
groove
layer
dielectric
substrate
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105745629A
Other languages
English (en)
Inventor
钟汇才
梁擎擎
尹海洲
骆志炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2010105745629A priority Critical patent/CN102479742A/zh
Priority to GB1202348.7A priority patent/GB2489075B/en
Priority to PCT/CN2011/000309 priority patent/WO2012071763A1/zh
Priority to US13/159,351 priority patent/US9048286B2/en
Publication of CN102479742A publication Critical patent/CN102479742A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及用于集成电路的衬底及其形成方法。该方法包括：在体硅材料上形成硬掩膜层；蚀刻该硬掩膜层以及该体硅材料以形成至少一个沟槽的第一部分，该第一部分用于实现浅沟槽隔离；在所述沟槽的侧壁上形成电介质膜；进一步蚀刻所述体硅材料，使得所述沟槽加深从而形成所述沟槽的第二部分；完全氧化或氮化所述沟槽的第二部分之间以及所述沟槽的第二部分与所述体硅材料的外侧之间的所述体硅材料的部分；在所述沟槽的第一及第二部分中填充介电材料；以及除去所述硬掩膜层。

Description

用于集成电路的衬底及其形成方法
技术领域
本发明涉及集成电路制造领域，尤其涉及用于集成电路的衬底及其制造方法。
背景技术
在集成电路制造工艺中，常常使用绝缘体上硅(SOI)衬底结合浅沟槽隔离(STI)来实现器件之间的完全隔离。附图4a-d示出了一种现有技术中用于制造SOI衬底的方法。该方法使用硅晶片来制造SOI衬底，形成每个SOI衬底需要两个硅晶片。图5a-d示出了另一种制造SOI衬底的方法，该方法利用智能切割(Smart Cut)技术提高了硅晶片的利用率。图6示出了在SOI衬底上形成STI以实现器件的完全隔离。现有技术中形成SOI衬底的方法复杂且由于使用硅晶片数量多而昂贵，这大大限制了SOI衬底在集成电路工业中的广泛应用。因此，需要一种技术来代替现有SOI衬底制造方法，以简化工艺和降低成本。
发明内容
本发明的目的是提供一种全新的方法来制造用于集成电路的衬底。本发明的方法通过在体材料上引入形成浅沟道隔离(STI)的原始工艺流，实现了与SOI衬底相同的器件隔离效果。
与现有技术相比，本发明使用廉价的体材料，降低了成本，并且本发明的衬底形成方法基于浅沟槽隔离工艺流，使得实现器件完全隔离所需的工艺流程大大简化。
根据本发明的一种衬底制造方法包括步骤：在体硅材料上形成硬掩膜层；蚀刻该硬掩膜层以及该体硅材料以形成至少一个沟槽的第一部分，该第一部分用于实现浅沟槽隔离；在所述沟槽的侧壁上形成电介质膜；进一步蚀刻所述体硅材料，使得所述沟槽加深从而形成所述沟槽的第二部分；完全氧化或氮化所述沟槽的第二部分之间以及所述沟槽的第二部分与所述体硅材料的外侧之间的所述体硅材料的部分；在所述沟槽的第一及第二部分中填充介电材料；以及除去所述硬掩膜层。
根据本发明的另一种衬底制造方法包括步骤：在形成了氮化镓层或碳化硅层的体硅材料上形成硬掩膜层；蚀刻该硬掩膜层以及该氮化镓层或碳化硅层以形成至少一个沟槽的第一部分，该第一部分贯穿所述氮化镓层或碳化硅层并且用于实现浅沟槽隔离；在所述沟槽的侧壁上形成电介质膜；进一步蚀刻所述体硅材料，使得所述沟槽加深从而形成所述沟槽的第二部分；完全氧化或氮化所述沟槽的第二部分之间以及所述沟槽的第二部分与所述体硅材料的外侧之间的所述体硅材料的部分；在所述沟槽的第一及第二部分中填充介电材料；以及除去所述硬掩膜层。
根据本发明的又一种制造衬底的方法包括步骤：在体半导体材料上形成硬掩膜层；蚀刻该硬掩膜层以及该体半导体材料以形成至少一个沟槽的第一部分，该第一部分用于实现浅沟槽隔离；在所述沟槽的侧壁上形成电介质膜；进一步蚀刻所述体硅材料，使得所述沟槽加深从而形成所述沟槽的第二部分；完全绝缘化所述第二部分之间以及所述第二部分与所述体半导体材料的外侧之间的所述体半导体材料的部分；在所述沟槽的第一及第二部分中填充介电材料；以及除去所述硬掩膜层。
本发明还提供一种用于集成电路的衬底，该衬底包括：体半导体材料衬底；位于该体半导体材料衬底上的电介质层；位于所述电介质层上的半导体层，所述半导体层与所述体半导体材料衬底由相同的材料形成；至少一个沟槽，所述至少一个沟槽中的每一个具有第一部分和第二部分，所述第一部分位于所述半导体层中用于形成浅沟槽隔离，所述第二部分位于所述电介质层中并且贯穿所述电介质层，其中所述电介质层是通过氧化或氮化所述体半导体材料衬底的一部分而形成的；并且所述沟槽的第一部分和第二部分中填充有同样的电介质材料，该电介质材料不同于所述电介质层的电介质材料。
根据本发明的另一种衬底包括：体硅衬底；位于该体硅衬底上的电介质层；位于所述电介质层上的半导体层，该半导体层由碳化硅或氮化镓形成；至少一个沟槽，所述至少一个沟槽中的每一个具有第一部分和第二部分，所述第一部分贯穿所述半导体层用于形成浅沟槽隔离，所述第二部分位于所述电介质层中并且贯穿所述电介质层，其中所述电介质层是通过氧化或氮化所述体硅衬底的一部分而形成的；并且其中所述沟槽的第一部分和第二部分中填充有同样的电介质，该电介质不同于形成所述电介质层的材料。
附图说明
图1a-d示出了根据本发明不同实施例的衬底的示意图。
图2a-h示出了根据本发明的一个实施例制造用于集成电路的衬底的工艺流程的俯视图，图3a-h分别示出了沿图2a-h中的AA’线截取的横截面示意图。
图4a-d示出了现有技术中形成SOI衬底的方法，其中，图4a示出了氧化两个硅晶片，图4b示出了将氧化后的两个硅晶片键合在一起，图4c示出了对上层硅晶片进行研磨，图4d示出了经退火和抛光后完成的SOI衬底。
图5a-d示出了现有技术中另一种形成SOI衬底的方法，其中图5a示出了氧化两个硅晶片，图5b示出了将氧化后的硅晶片键合在一起，图5c示出了利用智能切割技术将上层硅晶片的一部分切割以用于制造另一SOI衬底，图5d示出了经退火和抛光后完成的SOI衬底。
图6示意性地示出了在SOI衬底上形成浅沟槽隔离后的结构。
具体实施方式
为了使本发明提供的技术方案更加清楚和明白，以下参照附图并结合具体实施例，对本发明进行更详细的描述。附图是示意性的，并不一定按比例绘制，贯穿附图相同的附图标记表示相同的部分。
图1a和b分别示出了根据本发明实施例的衬底的剖面图。如图1a所示，衬底100a包括体半导体材料衬底1，位于该体半导体材料衬底1上的电介质层2，以及位于电介质层2上的第一半导体层3，其中所述电介质层2是通过氧化或氮化所述体半导体材料衬底1的一部分而形成的。该衬底100a还包括沟槽4，沟槽4具有位于所述体半导体衬底1内的第一部分以及位于所述电介质层2内的第二部分，沟槽4之间的第一半导体层3的部分是要形成器件的区域。沟槽4内填充有电介质材料5，该电介质材料5不同于所述电介质层2的材料。所述第一半导体层3与所述体半导体材料衬底1由相同的材料形成，例如由Si或GaN等形成。在使用Si材料的情况下，所述电介质层2例如是氧化硅或氮化硅，所述电介质材料5例如可以由氧化硅、氮化硅、应力氮化硅或其组合形成。沟槽4的所述第一部分具有10nm-1000nm的深度，沟槽4的所述第二部分具有10nm-100nm的深度。
图1b示出了根据本发明另一实施例的衬底100b，其与上述衬底100a的不同之处仅在于沟槽4的第二部分的侧壁具有“∑”形状。
图1c示出了根据本发明又一个实施例的衬底100c。该衬底与图1a所示的衬底的不同之处仅在于在第一半导体层3上方具有第二半导体层3’，该第二半导体层3’可以由SiGe、GaAs、GaAlN、GaN、SiC或III-V族三元混晶半导体(例如，GaxIn1-xAs，AlxIn1-xSb等)形成，以用于形成基于这些材料的器件。类似地，本发明还提供另一种衬底100d，如图1d中所示，该衬底100d与图1b所示的衬底的不同之处仅在于在第一半导体层3上方具有第二半导体层3’，该半导体层3’可以是GaN或SiC层。尽管在图1c和1d中，在第一半导体层3上方具有由例如GaN或SiC层形成的第二半导体层3’，但是实际上可以用第二半导体层3’代替整个第一半导体层3。
图2a-h示出了根据本发明的一个实施例制造用于集成电路的衬底的工艺流程的俯视图，图3a-h分别示出了沿图2a-h中的AA’线截取的横截面示意图。
首先，如图2a和3a所示，在体硅材料衬底100上形成第一硬掩膜层12和第二硬掩膜层13。第一硬掩膜层12可以使用SiO2形成，第二硬掩膜层13可以使用Si3N4形成。硬掩膜层的数量或材料并不限于上面描述的情况，本领域技术人员可以根据需要选择合适的层数及材料。此外，尽管在图2a中将体硅材料衬底100示为方形，然而，应当理解，衬底100的形状并不限于此，而是可以是任何形状。
接下来，利用光刻以及干法或湿法蚀刻在衬底100中形成沟槽4的第一部分，该第一部分用于浅沟槽隔离，如图2b和3b中所示。该第一部分的深度d1可以为10-1000nm。虽然在所示的实施例中，沟槽4的侧壁垂直于衬底表面，然而，在其它实施例中沟槽4的侧壁可以有小的倾斜。此外，沟槽4的数量并不受限制，可以是任何所需的数量。
随后，如图2c和3c所示，在沟槽4的侧壁、暴露的衬底表面以及第二硬掩膜层13上共形地沉积电介质薄膜15，例如SiO2或Si3N4。通过选择性干法蚀刻除去沟槽4底部以及第二硬掩膜层13上的电介质薄膜15，使得电介质薄膜15仅保留在沟槽4的侧壁上(如图2d和3d所示)。然而，本发明不限于此，事实上只要保留沟槽4的侧壁上的电介质薄膜15而除去沟槽4底部上的电介质薄膜15即可。电介质薄膜15的厚度可选择为3-50nm。
接下来，可以选择使用干法或湿法蚀刻进一步蚀刻体硅材料衬底100，使得沟槽4加深，形成沟槽4的第二部分，沟槽4的第二部分的深度d2为10nm-100nm。该第二部分的形状可以是任何所需的形状。例如，在一个优选实施例中，使用选择性湿法化学蚀刻，所形成的第二部分的侧壁的形状是“∑”形，如图3e所示，形成这种“∑”形的侧壁的好处是在后续的工艺步骤中更容易将沟槽的第二部分之间以及沟槽的第二部分与体半导体材料的外侧之间的半导体材料氧化或氮化。当然，该第二部分的侧壁也可以垂直于衬底表面或略微倾斜。取决于该第二部分的形状，蚀刻可以是各向同性或各向异性的。
“∑”形沟槽的形成可以是这样的，对于晶面取向为<100>衬底，如果通过TMAH或KOH等腐蚀液进行腐蚀，则将得到沿{111}晶面的腐蚀侧壁，这样就形成了“∑”形沟槽。
接下来，以“∑”形的第二部分为例来描述进一步的工艺步骤。如图2f和3f所示，对衬底执行高温或低温氧化，或者高温或低温氮化过程，以完全氧化或氮化要形成器件的区域17下方的体硅材料衬底100的部分10，即，体硅材料衬底的部分10形成为氧化硅或者氮化硅。该氧化或氮化过程可以使用等离子体或正常的氧化工艺来实现。尽管以氧化或氮化过程作为实例进行说明，但是本领域技术人员可以根据衬底100的材料，选择任何合适的方法来使得要形成器件的区域17下方的衬底材料完全绝缘化。
接下来，在沟槽4的第一部分及第二部分中填充介电材料，例如氧化硅、氮化硅、应力氮化硅等等或其组合。在填充介电材料之后使用化学机械抛光(CMP)方法进行表面平坦化，得到了如图3g所示的结构。作为备选实施例，可以在填充介电材料之前通过干法或湿法蚀刻除去沟槽4的侧壁上的电介质薄膜15。
最后，将第一硬掩膜层12和第二硬掩膜层13剥离，以得到如图3h所示的衬底。之后，可以按照需要，在区域17中形成所需的器件。
尽管以上结合体硅材料描述了本发明的形成衬底的方法，然而，本发明并仅不限于应用于硅材料，本发明还可以应用于采用其它半导体材料(例如，SiGe、GaAs、GaAlN、GaN、SiC或诸如GaxIn1-xAs和AlxIn1-xSb的III-V族三元混晶半导体)的IC制造工艺。举例而言，可以使用GaN体材料代替上面所述的硅体材料。或者，例如，在体硅材料衬底100上预先形成另一半导体层，该另一半导体层例如由SiGe、GaAs、GaAlN、GaN、SiC或III-V族三元混晶半导体(例如GaxIn1-xAs，AlxIn 1-xSb)形成，然后执行如图3a-3h所示的工艺流程，即，在图3a所示的步骤中，在该另一半导体层上方形成硬掩膜层12、13，在图3b所示的步骤中，蚀刻硬掩膜层12、13，该另一半导体层，和体硅材料衬底，以形成沟槽4的第一部分，接下来的工艺步骤与图3c-3h相同，在此不再累述。应当注意，在图3b所示的步骤中，并不一定要蚀刻体硅材料衬底，即，沟槽4的第一部分并不一定要延伸到体硅材料衬底100中，而是至少贯穿该另一半导体层即可。
此外，本发明意义上的集成电路也包括含有诸如发光二极管的光电子器件的集成光电子电路。
以上通过示例性实施例描述了本发明的晶体管及制造晶体管的方法，然而，这并不意图限制本发明的保护范围。本领域技术人员可以想到的上述实施例的任何修改或变型都落入由所附权利要求限定的本发明的范围内。

Claims (15)

1.一种制造衬底的方法，该方法包括如下步骤：
在体硅材料上形成硬掩膜层；
蚀刻该硬掩膜层以及该体硅材料以形成至少一个沟槽的第一部分，该第一部分用于实现浅沟槽隔离；
在所述沟槽的侧壁上形成电介质膜；
进一步蚀刻所述体硅材料，使得所述沟槽加深从而形成所述沟槽的第二部分；
完全氧化或氮化所述沟槽的第二部分之间以及所述沟槽的第二部分与所述体硅材料的外侧之间的所述体硅材料的部分；
在所述沟槽的第一及第二部分中填充介电材料；以及
除去所述硬掩膜层。
2.根据权利要求1的方法，其中在体硅材料上形成硬掩膜层之前，在体硅材料上形成另一半导体层，并且蚀刻该硬掩膜层以及该体硅材料以形成至少一个沟槽的第一部分还包括蚀刻所述另一半导体层。
3.根据权利要求1的方法，其中所述另一半导体层由SiGe、GaAs、GaAlN、GaN、SiC或III-V族三元混晶半导体形成。
4.根据权利要求1或2的方法，其中在所述沟槽的侧壁上形成电介质膜的步骤包括如下步骤：
在所述硬掩膜层、所述沟槽的侧壁以及所述沟槽的底部共形地形成电介质膜；以及
蚀刻所述电介质膜，使得仅在所述沟槽的侧壁上保留所述电介质膜。
5.根据权利要求1或2的方法，其中在所述沟槽的第一及第二部分中填充介电材料之前除去在所述沟槽的侧壁上形成的电介质膜。
6.根据权利要求1或2的方法，使用选择性湿法化学蚀刻来形成沟槽的所述第二部分，使得该第二部分的侧壁具有∑形状。
7.根据权利要求1或2的方法，其中所述第一部分的深度为10-1000nm，且所述第二部分的深度为10-100nm。
8.一种制造衬底的方法，该方法包括如下步骤：
在形成了半导体层的体硅材料上形成硬掩膜层，该半导体层是SiGe、GaAs、GaAlN、GaN、SiC或III-V族三元混晶半导体层；
蚀刻该硬掩膜层以及该半导体层以形成至少一个沟槽的第一部分，该第一部分贯穿所述半导体层并且用于实现浅沟槽隔离；
在所述沟槽的侧壁上形成电介质膜；
进一步蚀刻所述体硅材料，使得所述沟槽加深从而形成所述沟槽的第二部分；
完全氧化或氮化所述沟槽的第二部分之间以及所述沟槽的第二部分与所述体硅材料的外侧之间的所述体硅材料的部分；
在所述沟槽的第一及第二部分中填充介电材料；以及
除去所述硬掩膜层。
9.一种制造衬底的方法，该方法包括：
在体半导体材料上形成硬掩膜层；
蚀刻该硬掩膜层以及该体半导体材料以形成至少一个沟槽的第一部分，该第一部分用于实现浅沟槽隔离；
在所述沟槽的侧壁上形成电介质膜；
进一步蚀刻所述体硅材料，使得所述沟槽加深从而形成所述沟槽的第二部分；
完全绝缘化所述第二部分之间以及所述第二部分与所述体半导体材料的外侧之间的所述体半导体材料的部分；
在所述沟槽的第一及第二部分中填充介电材料；以及
除去所述硬掩膜层。
10.一种衬底，包括：
体半导体材料衬底；
位于该体半导体材料衬底上的电介质层；
位于所述电介质层上的半导体层，所述半导体层与所述体半导体材料衬底由相同的材料形成；
至少一个沟槽，所述至少一个沟槽中的每一个具有第一部分和第二部分，所述第一部分位于所述半导体层中用于形成浅沟槽隔离，所述第二部分位于所述电介质层中并且贯穿所述电介质层，
其中所述电介质层是通过氧化或氮化所述体半导体材料衬底的一部分而形成的；并且
所述沟槽的第一部分和第二部分中填充有同样的电介质材料，该电介质材料不同于所述电介质层的电介质材料。
11.根据权利要求9所述的衬底，其中所述半导体层与所述体半导体材料均由硅形成，所述电介质层由氧化硅或氮化硅形成，且所述电介质材料是氧化硅、氮化硅、应力氮化硅或其组合。
12.根据权利要求8或9所述的衬底，其中还包括位于所述半导体层上方的另一半导体层，所述沟槽的第一部分也贯穿该另一半导体层。
13.根据权利要求12所述的衬底，其中所述另一半导体层由SiGe、GaAs、GaAlN、GaN、SiC或III-V族三元混晶半导体形成。
14.根据权利要求9或10所述的衬底，其中所述第二部分的侧壁具有∑形状。
15.一种衬底，包括：
体硅衬底；
位于该体硅衬底上的电介质层；
位于所述电介质层上的半导体层，该半导体层由SiGe、GaAs、GaAlN、GaN、SiC或III-V族三元混晶半导体形成；
至少一个沟槽，所述至少一个沟槽中的每一个具有第一部分和第二部分，所述第一部分贯穿所述半导体层用于形成浅沟槽隔离，所述第二部分位于所述电介质层中并且贯穿所述电介质层，
其中所述电介质层是通过氧化或氮化所述体硅衬底的一部分而形成的；并且
其中所述沟槽的第一部分和第二部分中填充有同样的电介质，该电介质不同于形成所述电介质层的材料。
CN2010105745629A 2010-11-30 2010-11-30 用于集成电路的衬底及其形成方法 Pending CN102479742A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2010105745629A CN102479742A (zh) 2010-11-30 2010-11-30 用于集成电路的衬底及其形成方法
GB1202348.7A GB2489075B (en) 2010-11-30 2011-02-25 Substrate for integrated circuit and method for forming the same
PCT/CN2011/000309 WO2012071763A1 (zh) 2010-11-30 2011-02-25 用于集成电路的衬底及其形成方法
US13/159,351 US9048286B2 (en) 2010-11-30 2011-06-13 Substrate for integrated circuit and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105745629A CN102479742A (zh) 2010-11-30 2010-11-30 用于集成电路的衬底及其形成方法

Publications (1)

Publication Number Publication Date
CN102479742A true CN102479742A (zh) 2012-05-30

Family

ID=46092319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105745629A Pending CN102479742A (zh) 2010-11-30 2010-11-30 用于集成电路的衬底及其形成方法

Country Status (4)

Country Link
US (1) US9048286B2 (zh)
CN (1) CN102479742A (zh)
GB (1) GB2489075B (zh)
WO (1) WO2012071763A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280407A (zh) * 2013-06-03 2013-09-04 上海华力微电子有限公司 ∑形凹槽的制作方法
CN103066007B (zh) * 2012-12-14 2018-01-02 上海集成电路研发中心有限公司 一种全隔离结构的制作方法
CN107660307A (zh) * 2015-06-26 2018-02-02 应用材料公司 氧化硅膜的选择性沉积

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050253194A1 (en) * 2004-05-17 2005-11-17 Yang Ji-Yi SOI-like structure in a bulk semiconductor substrate and method of forming same
CN101064319A (zh) * 2006-04-26 2007-10-31 国际商业机器公司 衬底、半导体器件及其形成方法
US20080048298A1 (en) * 2006-08-28 2008-02-28 Micron Technology, Inc. Semiconductor devices, assemblies and constructions, and methods of forming semiconductor devices, assemblies and constructions
US20090230404A1 (en) * 2006-04-28 2009-09-17 Sumitomo Electric Industries, Ltd. Semiconductor device and manufacturing method therefor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289245A (ja) * 1996-04-23 1997-11-04 Toshiba Corp 半導体装置の製造方法
US7492005B2 (en) * 2005-12-28 2009-02-17 Alpha & Omega Semiconductor, Ltd. Excessive round-hole shielded gate trench (SGT) MOSFET devices and manufacturing processes
TW200816388A (en) * 2006-09-20 2008-04-01 Nanya Technology Corp A manufacturing method of a memory device
CN101017834A (zh) * 2007-03-02 2007-08-15 上海集成电路研发中心有限公司 一种soi集成电路结构及其制作方法
CN101996922B (zh) * 2009-08-13 2013-09-04 上海丽恒光微电子科技有限公司 Soi晶片及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050253194A1 (en) * 2004-05-17 2005-11-17 Yang Ji-Yi SOI-like structure in a bulk semiconductor substrate and method of forming same
CN101064319A (zh) * 2006-04-26 2007-10-31 国际商业机器公司 衬底、半导体器件及其形成方法
US20090230404A1 (en) * 2006-04-28 2009-09-17 Sumitomo Electric Industries, Ltd. Semiconductor device and manufacturing method therefor
US20080048298A1 (en) * 2006-08-28 2008-02-28 Micron Technology, Inc. Semiconductor devices, assemblies and constructions, and methods of forming semiconductor devices, assemblies and constructions

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066007B (zh) * 2012-12-14 2018-01-02 上海集成电路研发中心有限公司 一种全隔离结构的制作方法
CN103280407A (zh) * 2013-06-03 2013-09-04 上海华力微电子有限公司 ∑形凹槽的制作方法
CN107660307A (zh) * 2015-06-26 2018-02-02 应用材料公司 氧化硅膜的选择性沉积

Also Published As

Publication number Publication date
WO2012071763A1 (zh) 2012-06-07
US9048286B2 (en) 2015-06-02
US20120132923A1 (en) 2012-05-31
GB201202348D0 (en) 2012-03-28
GB2489075A (en) 2012-09-19
GB2489075B (en) 2014-12-31

Similar Documents

Publication Publication Date Title
CN100407408C (zh) 混合晶向衬底上的高性能cmos soi器件
US6524929B1 (en) Method for shallow trench isolation using passivation material for trench bottom liner
US9478549B2 (en) FinFET with dielectric isolation by silicon-on-nothing and method of fabrication
US7399686B2 (en) Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
US7521763B2 (en) Dual stress STI
US7705417B2 (en) Semiconductor device and method of fabricating isolation region
US8071461B2 (en) Low loss substrate for integrated passive devices
US11328927B2 (en) System for integration of elemental and compound semiconductors on a ceramic substrate
CN102790054A (zh) 锗和iii-v混合共平面的半导体结构及其制备方法
CN102790084A (zh) 锗和iii-v混合共平面的soi半导体结构及其制备方法
CN102214657A (zh) 一种半导体器件、半导体器件的隔离结构及其制造方法
JP2009081352A (ja) 半導体基板の製造方法及び半導体基板
US7723204B2 (en) Semiconductor device with a multi-plate isolation structure
EP1397832A2 (en) Method for isolating semiconductor devices
CN102479742A (zh) 用于集成电路的衬底及其形成方法
KR100234416B1 (ko) 반도체장치의 소자분리방법
CN108091611B (zh) 半导体装置及其制造方法
US20170005092A1 (en) Low end parasitic capacitance finfet
CN103545241A (zh) 浅沟槽隔离制造方法
US9875926B2 (en) Substrates with buried isolation layers and methods of formation thereof
US20180068872A1 (en) Carrier Substrate For Semiconductor Structures Suitable For A Transfer By Transfer Print And Manufacturing Of The Semiconductor Structures On The Carrier Substrate
US20120261790A1 (en) Substrate structure, semiconductor device, and method for manufacturing the same
US9704738B2 (en) Bulk layer transfer wafer with multiple etch stop layers
CN110783407B (zh) 集成电路及其制造方法
US20170323858A1 (en) Method of Manufacturing a Semiconductor Device Comprising a Support Element and Semiconductor Device Comprising a Support Element

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120530