JP2013524553A - スルー基板マイクロチャネルを製造するための方法 - Google Patents
スルー基板マイクロチャネルを製造するための方法 Download PDFInfo
- Publication number
- JP2013524553A JP2013524553A JP2013505198A JP2013505198A JP2013524553A JP 2013524553 A JP2013524553 A JP 2013524553A JP 2013505198 A JP2013505198 A JP 2013505198A JP 2013505198 A JP2013505198 A JP 2013505198A JP 2013524553 A JP2013524553 A JP 2013524553A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- substrate
- microchannel
- integrated circuit
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title description 26
- 239000000463 material Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000012530 fluid Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000011049 filling Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 20
- 238000002955 isolation Methods 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 238000000708 deep reactive-ion etching Methods 0.000 description 7
- 238000001816 cooling Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000007717 exclusion Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 108091028043 Nucleic acid sequence Proteins 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 210000001124 body fluid Anatomy 0.000 description 1
- 239000010839 body fluid Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 239000012809 cooling fluid Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 238000004452 microanalysis Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00055—Grooves
- B81C1/00071—Channels
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/05—Microfluidics
- B81B2201/058—Microfluidics not provided for in B81B2201/051 - B81B2201/054
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
- B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Analytical Chemistry (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Micromachines (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
Claims (14)
- マイクロチャネルを備えた集積回路を形成する方法であって、
前記集積回路上のフォトレジスト内にマイクロチャネルパターンを形成することであって、前記マイクロチャネルパターンの少なくとも1つが前記集積回路の一部を囲むトレンチパターンであること、
前記集積回路の基板内にトレンチをエッチングすること、
前記トレンチの底部を露出させるように前記集積回路の前記基板の裏側を薄化すること、及び
前記マイクロチャネルを形成するように前記集積回路の一部を取り除くこと、
を含む、方法。 - 請求項1に記載の方法であって、
前記裏側を薄化する前に、前記トレンチをトレンチ充填材料で充填すること、及び
前記裏側の前記薄化の後、前記トレンチ充填材料を取り除くこと、
を更に含む、方法。 - 請求項1に記載の方法であって、
前記マイクロチャネルパターンを形成する前に前記集積回路が製造され、
前記トレンチが前記基板内にエッチングされる前に、前記集積回路を形成する層を介して前記トレンチがエッチングされる、
方法。 - 請求項1に記載の方法であって、前記マイクロチャネルが形成された後前記集積回路が製造される、方法。
- マイクロチャネルを備えた集積回路を形成する方法であって、
回路構造の形成前に前記集積回路の基板上に少なくとも2つのマイクロチャネルパターンを形成することであって、前記少なくとも2つのマイクロチャネルパターンのうち少なくとも1つが前記基板の一部を囲むトレンチパターンであること、
前記基板内にトレンチをエッチングすること、
前記回路構造を形成するために用いられる処理条件に耐えることが可能なトレンチ充填材料で前記トレンチを充填すること、
前記トレンチ充填材料のオーバーフィルを取り除くこと、
前記トレンチを含む前記基板上に回路構造を形成すること、
前記トレンチの底部を露出させるように前記基板の裏側を薄化すること、
前記トレンチから前記材料を取り除くこと、及び
前記基板の一部を取り除くこと、
を含む、方法。 - 請求項5に記載の方法であって、前記トレンチ充填材料で前記トレンチを充填する前に、前記トレンチの側壁上に誘電体ライナーを形成することを更に含む、方法。
- 請求項6に記載の方法であって、前記誘電体層が、酸化物、窒化物、及びオキシナイトライドのうち少なくとも1つであり、前記トレンチ充填材料がポリシリコンである、方法。
- 請求項5に記載の方法であって、前記基板の前記囲まれる部分の少なくとも1つの寸法が20ミクロンより大きい、方法。
- 請求項5に記載の方法であって、前記トレンチの深さが15〜50ミクロンの範囲であり、前記トレンチの幅が5〜50ミクロンの範囲である、方法。
- 別のデバイスへの結合のため裏側上の構造を有する、マイクロチャネルを備えた集積回路を形成する方法であって、
部分的に処理されたマイクロチャネルを前記集積回路に提供することであって、前記部分的に処理されたマイクロチャネルの底部を露出させるように前記基板が薄化されており、前記マイクロチャネルを充填する材料が取り除かれていないこと、
前記基板の裏側上にフォトレジストパターンを形成することであって、前記フォトレジストパターン開口が前記マイクロチャネルの少なくとも1つを囲むこと、
前記構造を形成するように前記基板の一部及び前記マイクロチャネルの周りの誘電体をエッチングすること、及び
前記基板の一部のエッチングの後、前記マイクロチャネルから前記材料を取り除くこと、
を含む、方法。 - 請求項10に記載の方法であって、前記別のデバイスが流体搬送システム又はガス搬送システムである、方法。
- 請求項10に記載の方法であって、前記構造が、前記基板の前記裏側上の前記マイクロチャネルの一部を増大させるように傾斜された壁を有する、方法。
- 請求項10に記載の方法であって、
前記集積回路上のフォトレジスト内にマイクロチャネルパターンを形成することであって、前記マイクロチャネルパターンの少なくとも1つが前記集積回路の一部を囲むトレンチパターンであること、
前記集積回路の基板内にトレンチをエッチングすること、
前記トレンチの底部を露出させるように前記集積回路の前記基板の裏側を薄化すること、及び
前記マイクロチャネルを形成するように前記集積回路の前記部分を取り除くこと、
を更に含む、方法。 - 請求項10に記載の方法であって、
回路構造の形成前に前記集積回路の基板上に少なくとも2つのマイクロチャネルパターンを形成することであって、前記少なくとも2つのマイクロチャネルパターンのうち少なくとも1つが前記基板の一部を囲むトレンチパターンであること、
前記基板内にトレンチをエッチングすること、
前記回路構造を形成するために用いられる処理条件に耐えることが可能なトレンチ充填材料で前記トレンチを充填すること、
前記トレンチ充填材料のオーバーフィルを取り除くこと、
前記トレンチを含む前記基板上に回路構造を形成すること、
前記トレンチの底部を露出させるように前記基板の裏側を薄化すること、
前記トレンチから前記材料を取り除くこと、及び
前記基板の前記部分を取り除くこと、
を含む、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/761,085 US8288243B2 (en) | 2010-04-15 | 2010-04-15 | Method for fabricating through substrate microchannels |
US12/761,085 | 2010-04-15 | ||
PCT/US2011/032767 WO2011130693A2 (en) | 2010-04-15 | 2011-04-15 | Method for fabricating through-substrate microchannels |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013524553A true JP2013524553A (ja) | 2013-06-17 |
JP2013524553A5 JP2013524553A5 (ja) | 2014-05-08 |
JP5907950B2 JP5907950B2 (ja) | 2016-04-26 |
Family
ID=44788501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013505198A Active JP5907950B2 (ja) | 2010-04-15 | 2011-04-15 | スルー基板マイクロチャネルを製造するための方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8288243B2 (ja) |
JP (1) | JP5907950B2 (ja) |
CN (1) | CN102844850B (ja) |
WO (1) | WO2011130693A2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8546951B2 (en) | 2011-06-09 | 2013-10-01 | Optiz, Inc. | 3D integration microelectronic assembly for integrated circuit devices |
CN103199086B (zh) * | 2013-03-19 | 2015-10-28 | 华进半导体封装先导技术研发中心有限公司 | 具有带屏蔽功能的微流道结构的硅基转接板及其制作方法 |
US9910015B2 (en) * | 2014-04-14 | 2018-03-06 | Texas Instruments Incorporated | Sensor array chip with piezoelectric transducer including inkjet forming method |
US9484328B2 (en) | 2014-08-01 | 2016-11-01 | Empire Technology Development Llc | Backside through silicon vias and micro-channels in three dimensional integration |
US10957537B2 (en) * | 2018-11-12 | 2021-03-23 | Hrl Laboratories, Llc | Methods to design and uniformly co-fabricate small vias and large cavities through a substrate |
EP3671812B1 (en) | 2018-12-19 | 2022-02-09 | IMEC vzw | A method for bonding and interconnecting semiconductor chips |
CN116487340A (zh) * | 2023-04-27 | 2023-07-25 | 中国科学院上海微系统与信息技术研究所 | 具有微流道的异质集成氧化镓场效应晶体管及制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5006202A (en) * | 1990-06-04 | 1991-04-09 | Xerox Corporation | Fabricating method for silicon devices using a two step silicon etching process |
US20050139954A1 (en) * | 2003-12-30 | 2005-06-30 | Pyo Sung G. | Radio frequency semiconductor device and method of manufacturing the same |
US20070020926A1 (en) * | 2003-03-21 | 2007-01-25 | Edvard Kalvesten | Electrical connections in substrates |
US20070042563A1 (en) * | 2005-08-19 | 2007-02-22 | Honeywell International Inc. | Single crystal based through the wafer connections technical field |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6475402B2 (en) * | 2001-03-02 | 2002-11-05 | Hewlett-Packard Company | Ink feed channels and heater supports for thermal ink-jet printhead |
US20040185323A1 (en) * | 2003-01-31 | 2004-09-23 | Fowler Burt W. | Monolithic fuel cell structure and method of manufacture |
US7464465B2 (en) * | 2005-10-11 | 2008-12-16 | Silverbrook Research Pty Ltd | Method of forming low-stiction nozzle plate for an inkjet printhead |
-
2010
- 2010-04-15 US US12/761,085 patent/US8288243B2/en active Active
-
2011
- 2011-04-15 WO PCT/US2011/032767 patent/WO2011130693A2/en active Application Filing
- 2011-04-15 JP JP2013505198A patent/JP5907950B2/ja active Active
- 2011-04-15 CN CN201180019071.0A patent/CN102844850B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5006202A (en) * | 1990-06-04 | 1991-04-09 | Xerox Corporation | Fabricating method for silicon devices using a two step silicon etching process |
US20070020926A1 (en) * | 2003-03-21 | 2007-01-25 | Edvard Kalvesten | Electrical connections in substrates |
US20050139954A1 (en) * | 2003-12-30 | 2005-06-30 | Pyo Sung G. | Radio frequency semiconductor device and method of manufacturing the same |
US20070042563A1 (en) * | 2005-08-19 | 2007-02-22 | Honeywell International Inc. | Single crystal based through the wafer connections technical field |
Also Published As
Publication number | Publication date |
---|---|
US20110256687A1 (en) | 2011-10-20 |
US8288243B2 (en) | 2012-10-16 |
JP5907950B2 (ja) | 2016-04-26 |
CN102844850A (zh) | 2012-12-26 |
WO2011130693A3 (en) | 2012-04-05 |
WO2011130693A2 (en) | 2011-10-20 |
CN102844850B (zh) | 2016-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5907950B2 (ja) | スルー基板マイクロチャネルを製造するための方法 | |
TWI702658B (zh) | 具有rdl中介層的三維ic封裝與相關方法 | |
TWI823493B (zh) | 平面光子電路及裝置用之晶圓級蝕刻方法 | |
US8900966B2 (en) | Alignment for backside illumination sensor | |
KR101589782B1 (ko) | 쓰루-실리콘 비아들을 노출 및 접촉시키는 고-수율 방법 | |
JP5682897B2 (ja) | 基板を含む半導体ウェハの一部分内にビアを形成するための方法および基板を含む半導体ウェハの一部分内に形成されるビア構造体 | |
US9536785B2 (en) | Method of manufacturing through silicon via stacked structure | |
Civale et al. | 3-D wafer-level packaging die stacking using spin-on-dielectric polymer liner through-silicon vias | |
Chen et al. | Ultralow-capacitance through-silicon vias with annular air-gap insulation layers | |
WO2022110348A1 (zh) | 半导体器件及其制作方法、芯片键合结构 | |
US10784152B2 (en) | Method of making an interconnection between wafers after wafer level stacking, based on 3D-IC technology | |
US20130313718A1 (en) | Substrates Comprising Integrated Circuitry, Methods Of Processing A Substrate Comprising Integrated Circuitry, And Methods Of Back-Side Thinning A Substrate Comprising Integrated Circuitry | |
JP2015057821A (ja) | 基板の活性領域と基板裏面又は基板裏面の一部との分離方法 | |
TWI641880B (zh) | 在相同晶片上之電性與光學通孔連接 | |
US8486805B2 (en) | Through-silicon via and method for forming the same | |
KR100969947B1 (ko) | 3차원 ic 집적화 시 두께 및 하부 층 구조에 무관한 웨이퍼 얼라인먼트 방법 | |
TWI645531B (zh) | 用於減少矽穿孔(tsv)電容變異性之具有改良基板接觸的矽穿孔 | |
CN109216268A (zh) | 制造半导体装置的方法 | |
CN113658880A (zh) | 芯片键合应力的测量方法及芯片键合辅助结构 | |
EP3358612A1 (en) | Method for selective etching using dry film photoresist | |
Wietstruck et al. | Accurate Depth Control of Through-Silicon Vias by Substrate Integrated Etch Stop Layers | |
TWI793329B (zh) | 連接至深溝渠隔離結構的接觸結構 | |
US20230365402A1 (en) | Bonding process for forming semiconductor device structure | |
WO2022104972A1 (zh) | 半导体器件及其制作方法 | |
US20120264300A1 (en) | Method of fabricating semiconductor component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140320 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151130 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151228 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160229 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160322 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5907950 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |