TWI793329B - 連接至深溝渠隔離結構的接觸結構 - Google Patents

連接至深溝渠隔離結構的接觸結構 Download PDF

Info

Publication number
TWI793329B
TWI793329B TW108118265A TW108118265A TWI793329B TW I793329 B TWI793329 B TW I793329B TW 108118265 A TW108118265 A TW 108118265A TW 108118265 A TW108118265 A TW 108118265A TW I793329 B TWI793329 B TW I793329B
Authority
TW
Taiwan
Prior art keywords
oxide
deep trench
trench structure
local
forming
Prior art date
Application number
TW108118265A
Other languages
English (en)
Other versions
TW202002165A (zh
Inventor
董科
布瑞卡Ｒ 凡瑪
向揚 翁
文南七
Original Assignee
新加坡商格芯（新加坡）私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商格芯（新加坡）私人有限公司 filed Critical 新加坡商格芯（新加坡）私人有限公司
Publication of TW202002165A publication Critical patent/TW202002165A/zh
Application granted granted Critical
Publication of TWI793329B publication Critical patent/TWI793329B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明關於半導體結構，特別是關於深溝渠隔離結構的接觸結構和製造方法。結構包含：在側壁上襯有絕緣體材料的深溝渠結構；填充深溝渠結構的導電材料；在絕緣體材料的暴露部分上在溝渠上方延伸的局部氧化物；在局部氧化物和填充深溝渠結構的導電材料上的層間介電材料；以及在層間介電材料中的接觸，其延伸到導電材料且在局部氧化物的一側上。

Description

連接至深溝渠隔離結構的接觸結構
本發明是有關於半導體結構，尤其是有關於連接至深溝渠隔離結構的接觸結構與其製造方法。
矽的局部氧化(LOCOS)是一微製造程序，其中在具有Si-SiO2介面的矽晶圓上的選定區域中形成二氧化矽。LOCOS深溝渠隔離(DTI)的接觸結構的當前記錄過程需要通過LOCOS氧化物的蝕刻製程。如果沒有額外的光罩來定義通過DTI的摻雜多晶(doped poly)上的LOCOS氧化物的接觸蝕刻，則無法實現此蝕刻製程。這是一個昂貴的程序，且增加了製造的複雜性。
在本發明的一方面中，一種結構，包含：一深溝渠結構，在其多個側壁上襯有絕緣體材料；導電材料，填充該深溝渠結構；一局部氧化物，在該絕緣體材料的多個暴露部分上在該溝渠上方延伸；一層間介電材料，在該局部氧化物和填充該深溝渠結構的該導電材料上；以及一接觸，其在該層間介電材料中，延伸到該導電材料並位於該局部氧化物的一 側上。
在本發明的一方面中，一種方法，包含：形成襯有絕緣體材料的一深溝渠結構；形成填充該深溝渠結構的導電材料；在該絕緣體材料的多個暴露部分上形成在該深溝渠結構上延伸的一局部氧化物；在該局部氧化物和填充該深溝渠結構的該導電材料上形成一層間介電材料；以及在該層間介電材料中形成一接觸，其延伸至該導電材料並在該局部氧化物的一側上。
在本發明的一方面中，一種方法，包含：在一半導體材料中形成一深溝渠結構；以氧化物材料加襯該半導體材料的多個側壁；以摻雜多晶材料(doped poly material)填充該深溝渠隔離結構的多個剩餘部分；暴露在該深溝渠結構的該等側壁上的該氧化物材料；對該氧化物材料進行一局部氧化製程，以在該氧化物材料上形成一局部氧化物，同時阻隔該摻雜多晶材料的多個部分；以一層間介電材料覆蓋該局部氧化物和該摻雜多晶材料；以及形成通過該層間介電材料至該摻雜多晶材料的一接觸。
10:結構
12:半導體基板
14:遮蔽材料
16:深溝渠結構
16a:底切
16b:開口
18:絕緣體材料
20:多晶材料
22:墊氧化物
24:墊氮化物
26:抗蝕劑
28:開口
30:LOCOS氧化物
32:絕緣體材料
34:通孔
36:金屬材料
利用本發明示範具體實施例的非限制性範例，參考提及的許多圖式，從以下實施方式當中說明本發明。
圖1顯示了根據本發明各態樣的加襯的深溝渠結構及其他特徵及相應的製造程序。
圖2顯示了根據本發明各態樣的在加襯的深溝渠結構中的摻雜多晶材料及其他特徵及相應的製造程序。
圖3顯示了根據本發明各態樣的一圖案化的墊氧化物材料與墊氮化物材料及其他特徵及相應的製造程序。
圖4顯示了根據本發明各態樣的IOCOS氧化物在圖案化墊氧化物材料與墊氮化物材料的開口中，鄰近於摻雜多晶材料(但不在其上)， 及其他特徵及相應的製造程序。
圖5顯示了連接至摻雜多晶材料的一接觸及其他特徵及相應的製造程序。
本發明關於半導體結構，特別是關於用於深溝渠隔離結構的接觸結構和製造方法。更特別地，本發明提供了與LOCOS(矽的局部氧化)深溝渠隔離(DTI)結構(例如，具有LOCOS氧化的深溝渠隔離)的多晶材料直接接觸的接觸結構。有利地，本發明避免使用額外的光罩來定義DTI接觸，因此降低了製造成本、時間和複雜性。
可使用多種不同的工具、以多種方式來製造本發明的接觸結構。然而，一般而言，方法和工具係用以形成尺寸在微米及奈米尺度的結構。用以製造本發明的接觸結構的方法(即技術)係採用自積體電路(IC)技術。舉例來說，結構建立於晶圓上並實現於在晶圓頂部上藉由微影製程而圖案化的材料薄膜中。特別地，接觸結構的製造使用三個基本的建構部分：(i)在基板上沉積材料的薄膜，(ii)藉由光學微影成像在薄膜頂部施加圖案化光罩，以及(iii)對光罩選擇性地蝕刻薄膜。
圖1顯示了根據本發明各態樣的加襯的深溝渠結構及其他特徵及相應的製造程序。圖1的結構10包含半導體基板12。在具體實施例中，半導體基板12可為任何合適的半導體材料，包含但不限於Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其他III/V或II/VI化合物半導體。在半導體基板12上形成遮蔽材料14。在具體實施例中，遮蔽材料14可為SiN，其例如由傳統的沉積製程(如化學氣相沉積(CVD)製程)所形成。
仍參考圖1，深溝渠結構16形成於半導體基板12中並通過遮蔽材料14。溝渠深度可在20μm和50μm之間，具有約2.0μm的開口；然而本文也考慮了其他尺寸。深溝渠結構16可由所屬技術領域中具有通常知識 者已知的傳統微影和蝕刻方法形成。舉例來說，在遮蔽材料14上形成的抗蝕劑暴露於能量(光)以形成圖案(開口)。使用具有選擇性化學作用的蝕刻製程(例如反應離子蝕刻(RIE))，以通過抗蝕劑的開口在半導體材料12中形成深溝渠結構16。在具體實施例中，蝕刻製程可能在遮蔽材料14之下形成底切16a。接著，可藉由傳統的氧灰化製程或其他已知的剝除劑來移除抗蝕劑。
在移除抗蝕劑之後，在深溝渠結構16中和遮蔽材料14上方形成絕緣體材料18。在具體實施例中，絕緣體材料18將襯在深溝渠結構16的側壁和底部。絕緣體材料18可例如為四乙氧基矽烷(TEOS)。因此，如圖1中代表性地顯示，絕緣體材料18將覆蓋遮蔽材料14和深溝渠結構16的整個表面。在具體實施例中，絕緣體材料18可具有約0.2μm至1.0μm的厚度；然而本文也考慮了其他尺寸。舉例來說，絕緣體材料18的厚度可為不完全填充深溝渠結構16的任何厚度(從而允許摻雜多晶在隨後的製造程序中沉積在深溝渠結構16內)。
在圖2中，對絕緣體材料18進行異向性蝕刻製程，從所有水平表面移除絕緣體材料18。舉例來說，從遮蔽材料14和深溝渠結構16的底表面移除絕緣體材料18。此外，蝕刻製程可加寬深溝渠結構16的開口16b。在蝕刻製程之後，導電材料20(例如摻雜多晶材料)可直接在TEOS材料上沉積於深溝渠結構16內。在具體實施例中，摻雜多晶材料20可例如為原位摻雜的P+摻雜材料。作為一示例，可藉由過化學機械平坦化(CMP)製程來移除結構表面上的任何殘留的摻雜多晶材料20和遮蔽材料14。
參照圖3，在圖2的平坦化表面上依次沉積墊氧化物22和墊氮化物24，例如在現在填充有絕緣體材料18和摻雜多晶材料20的深溝渠結構16上方。在具體實施例中，墊氧化物22和墊氮化物24可藉由傳統的沉積方法沉積，例如CVD或電漿增強沉積(PEVD)。墊氧化物22和墊氮化物24的厚度可為約1μm至2.5μm；然而本文也考慮了其他尺寸。
在墊氮化物24上形成抗蝕劑26。抗蝕劑26暴露於能量(光) 以形成圖案(開口)。使用具有選擇性化學作用的蝕刻製程(例如RIE)，以在墊氧化物22和墊氮化物24中形成開口28。在具體實施例中，蝕刻製程將通過開口28暴露絕緣體材料18，同時仍允許墊氧化物22及墊氮化物24保護深溝渠結構16內的摻雜多晶材料20的部分。
在圖4中，在蝕刻製程之後，可藉由傳統的氧灰化製程或其他已知的剝除劑來移除抗蝕劑。接著，暴露的絕緣體材料18將進行LOCOS氧化製程，以在開口28中形成LOCOS氧化物30，其從暴露的襯墊材料18(例如TEOS)延伸。有利地，由於在LOCOS氧化製程期間保護此區域的圖案化墊氧化物22和墊氮化物24的放置，LOCOS氧化物30將不覆蓋摻雜多晶材料20。相反地，LOCOS氧化物30形成在摻雜多晶材料20的一側(大約)上。對於LOCOS的厚度，它可為1500Å至5000Å的範圍；然而本文考也慮了其他尺寸。
如圖5所示，移除墊氮化物24，接著沉積絕緣體材料32，例如氧化物材料或其他層間介電材料。絕緣體材料32可由傳統的CVD製程沉積。在具體實施例中，絕緣體材料32將覆蓋LOCOS氧化物30和摻雜多晶材料20。在鄰接LOCOS氧化物30(例如，在一側)的絕緣體材料32中形成通孔34，其延伸至深溝渠結構16中的摻雜多晶材料20。通孔34由傳統的微影和蝕刻製程形成，如本文所述。接著，在通孔34中沉積金屬材料36以形成連接至摻雜多晶材料20的接觸。
有利地，由於LOCOS氧化物30在摻雜多晶材料20的一側上的放置，現在不需要蝕刻穿過LOCOS氧化物30以到達摻雜多晶材料20來形成接觸。因此，不需要額外的光罩來定義穿過深溝渠隔離結構16的摻雜多晶材料20上的LOCOS氧化物30的接觸蝕刻。
上述該(等)方法用於積體電路晶片的製造。結果積體電路晶片可由製造廠以原始晶圓形式(也就是具有多個未封裝晶片的單一晶圓)、當成裸晶粒或已封裝形式來散佈。在後者案例中，晶片固定在單晶片封裝內(像 是塑膠載體，具有黏貼至主機板或其他更高層載體的導線)或固定在多晶片封裝內(像是一或兩表面都具有表面互連或內嵌互連的陶瓷載體)。然後在任何案例中，晶片與其他晶片、離散電路元件及/或其他信號處理裝置整合成為以下任一者的一部分：(a)中間產品，像是主機板，或(b)最終產品。該最終產品可為包含積體電路晶片的任何產品，範圍從玩具與其他低階應用到具有顯示器、鍵盤或其它輸入裝置以及中央處理器的進階電腦產品。
已出於說明的目的而呈現了本發明的各種具體實施例的描述，但並非旨在窮舉或限制於所揭露的具體實施例。在不偏離所述具體實施例的範疇和精神的情況下，許多修改和變化對於所屬技術領域中具有通常知識者來說是顯而易見的。本文所使用的術語係選擇為最佳地解釋具體實施例的原理、實際應用或對市場中發現的技術的技術改進，或者使所屬技術領域中具有通常知識者能夠理解本文所揭露的具體實施例。
12:半導體基板
16:深溝渠結構
16b:開口
18:絕緣體材料
20:多晶材料
22:墊氧化物
30:LOCOS氧化物
32:絕緣體材料
34:通孔
36:金屬材料

Claims (21)

  1. 一種半導體結構，包含：一深溝渠結構，在其多個側壁上襯有絕緣體材料；導電材料，填充該深溝渠結構；一局部氧化物，在該深溝渠結構上方且直接只在該絕緣體材料的多個暴露部分上延伸；一層間介電材料，直接在該局部氧化物和填充該深溝渠結構的該導電材料上；以及一接觸，其在該層間介電材料中，延伸到該導電材料並直接接觸該導電材料且位於該局部氧化物的一側上。
  2. 如申請專利範圍第1項所述的半導體結構，其中該導電材料為多晶材料。
  3. 如申請專利範圍第2項所述的半導體結構，其中該多晶材料為摻雜多晶材料。
  4. 如申請專利範圍第2項所述的半導體結構，其中該絕緣體材料為氧化物。
  5. 如申請專利範圍第4項所述的半導體結構，其中該局部氧化物在位於該深溝渠結構內的該多晶材料的多個側面。
  6. 如申請專利範圍第5項所述的半導體結構，其中該局部氧化物為LOCOS氧化物，其在該深溝渠結構的多個側壁上的暴露的該絕緣體材料的一表面上延伸。
  7. 如申請專利範圍第1項所述的半導體結構，其中該局部氧化物是形成在為摻雜多晶材料的該導電材料的一側上。
  8. 一種製造一半導體結構的方法，包含：形成襯有絕緣體材料的一深溝渠結構，其中該絕緣體材料為四乙氧基矽烷(TEOS)；形成填充該深溝渠結構的導電材料；在該絕緣體材料的多個暴露部分上形成在該深溝渠結構上延伸的一局部氧化物；在該局部氧化物和填充該深溝渠結構的該導電材料上形成一層間介電材料；以及在該層間介電材料中形成一接觸，其延伸至該導電材料並在該局部氧化物的一側上；其中形成該局部氧化物包含：在該深溝渠結構上形成至少一墊層；在該至少一墊層中形成一開口，以暴露襯在該深溝渠結構上的該絕緣體材料；以及在該暴露的絕緣體材料上進行一局部氧化製程。
  9. 如申請專利範圍第8項所述的方法，其中藉由一蝕刻製程形成該深溝渠結構至一半導體材料中。
  10. 如申請專利範圍第8項所述的方法，其中填充該深溝渠結構的該導電材料包括一原位摻雜材料。
  11. 如申請專利範圍第10項所述的方法，其中該原位摻雜材料為摻雜多晶材料。
  12. 如申請專利範圍第8項所述的方法，其中該至少一墊層為一氧化物層和一氮化物層。
  13. 如申請專利範圍第8項所述的方法，其中該形成該開口包含遮蔽該摻雜多晶材料的多個部分，使得在該摻雜多晶材料的遮蔽的該等部分上不會形成氧化物。
  14. 如申請專利範圍第8項所述的方法，其中該接觸形成在該局部氧化物附近並與該摻雜多晶材料直接接觸。
  15. 一種製造一半導體結構的方法，包含：在一半導體材料中形成一深溝渠結構；以氧化物材料加襯該半導體材料的多個側壁，其中該氧化物材料為四乙氧基矽烷(TEOS)；以摻雜多晶材料填充該深溝渠結構的多個剩餘部分；暴露在該深溝渠結構的該等側壁上的該氧化物材料；以及對該氧化物材料進行一局部氧化製程，以在該氧化物材料上形成一局部氧化物，同時阻隔該摻雜多晶材料的多個部分。
  16. 如申請專利範圍第15項所述的方法，更包含：以一層間介電材料覆蓋該局部氧化物和該摻雜多晶材料；以及形成通過該層間介電材料至該摻雜多晶材料的一接觸。
  17. 如申請專利範圍第16項所述的方法，其中該接觸形成在該局部氧化物的一側。
  18. 如申請專利範圍第17項所述的方法，其中形成該局部氧化物包含：在該深溝渠結構上形成至少一墊層；在該至少一墊層中形成一開口，以暴露襯在該深溝渠結構上的該氧化物材料；以及在暴露的該氧化物材料上進行一局部氧化製程。
  19. 如申請專利範圍第18項所述的方法，其中執行該局部氧化製程包含使用至少一墊層阻隔該摻雜多晶材料的多個部分。
  20. 如申請專利範圍第19項所述的方法，其中該至少一墊層為一氧化物墊層和一氮化物墊層。
  21. 如申請專利範圍第20項所述的方法，其中該氧化物墊層被圖案化，且圖案化的該氧化物墊層的一部分防止在該摻雜多晶材料上發生氧化。
TW108118265A 2018-06-28 2019-05-27 連接至深溝渠隔離結構的接觸結構 TWI793329B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/021,893 US10504768B1 (en) 2018-06-28 2018-06-28 Contact structures to deep trench isolation structures and method of nanufacturing the same
US16/021,893 2018-06-28

Publications (2)

Publication Number Publication Date
TW202002165A TW202002165A (zh) 2020-01-01
TWI793329B true TWI793329B (zh) 2023-02-21

Family

ID=68766287

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108118265A TWI793329B (zh) 2018-06-28 2019-05-27 連接至深溝渠隔離結構的接觸結構

Country Status (2)

Country Link
US (1) US10504768B1 (zh)
TW (1) TWI793329B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180130869A1 (en) * 2016-11-10 2018-05-10 Texas Instruments Incorporated Integrated trench capacitor with top plate having reduced voids

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834421B2 (en) * 2002-08-14 2010-11-16 Advanced Analogic Technologies, Inc. Isolated diode
US7679130B2 (en) * 2005-05-10 2010-03-16 Infineon Technologies Ag Deep trench isolation structures and methods of formation thereof
US7691734B2 (en) * 2007-03-01 2010-04-06 International Business Machines Corporation Deep trench based far subcollector reachthrough
US8022472B2 (en) * 2007-12-04 2011-09-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2010103242A (ja) * 2008-10-22 2010-05-06 Rohm Co Ltd 半導体装置の製造方法および半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180130869A1 (en) * 2016-11-10 2018-05-10 Texas Instruments Incorporated Integrated trench capacitor with top plate having reduced voids

Also Published As

Publication number Publication date
US20200006111A1 (en) 2020-01-02
US10504768B1 (en) 2019-12-10
TW202002165A (zh) 2020-01-01

Similar Documents

Publication Publication Date Title
US10937694B2 (en) Chamferless via structures
US7394131B2 (en) STI formation in semiconductor device including SOI and bulk silicon regions
TWI671852B (zh) 用於共用基板的電路的隔離結構
TWI712142B (zh) 中段連線結構
TWI684244B (zh) 圖案化可變寬度金屬化線之方法
CN109817696B (zh) 深沟槽隔离结构
TW201933570A (zh) 中段製程結構
US20180248001A1 (en) Segmented guard-ring and chip edge seals
US11810812B2 (en) Single diffusion cut for gate structures
US20090072400A1 (en) Contact forming in two portions and contact so formed
CN109119470B (zh) 边界间隔物结构以及集成
CN110391133B (zh) 图案化方法
TWI688991B (zh) 接觸結構
TWI729283B (zh) 接觸結構
TWI793329B (zh) 連接至深溝渠隔離結構的接觸結構
US10115738B2 (en) Self-aligned back-plane and well contacts for fully depleted silicon on insulator device
US9633946B1 (en) Seamless metallization contacts
US11651992B2 (en) Gap fill void and connection structures
TW201841231A (zh) 具閘極高度減縮的半導體結構
KR100734254B1 (ko) 웨이퍼 정렬키 신호 감도를 유지하면서 트렌치를 이용하여반도체 소자를 분리하는 방법
KR100454850B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
TW201931436A (zh) 修復的光罩結構及結果所致的底層圖案結構