KR100454850B1 - 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 - Google Patents

Abstract

우선, 실리콘 웨이퍼에 패드 산화막과 질화막을 형성한 후, 패드 산화막과 질화막을 패터닝하고 드러난 실리콘 웨이퍼를 사진 식각 공정으로 패터닝하여 반도체 소자 분리 영역을 정의하기 위한 제1 트렌치를 형성한다. 이어, 제1 트렌치가 형성된 실리콘 웨이퍼 전면에 제1 NSG 절연막을 두껍게 증착한 다음, 제1 트렌치 내부의 제1 NSG 절연막에 제2 트렌치를 형성한다. 이어, 제1 NSG 절연막의 상부에 제2 NSG 절연막을 적층하여 제2 트렌치를 보이드로 형성한 다음, 화학 기계적 연마 공정에 의해 평탄화한 후, 실리콘 웨이퍼를 세정하여 질화막을 제거한다.

Description

반도체 소자 분리를 위한 얕은 트렌치 제조 방법{METHOD FOR MANUFACTURING SHALLOW TRENCH ISOLATION OF SEMICONDUCTOR DEVICES}

본 발명은 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법에 관한 것으로, 더욱 상세하게는 반도체 집적회로 등의 반도체 소자를 제조하는 공정 중 실리콘웨이퍼에 각 반도체 소자를 전기적으로 격리하여 분리하기 위한 얕은 트렌치를 제조하는 방법에 관한 것이다.

일반적으로 반도체 소자를 분리하는 방법으로는 선택적 산화법으로 질화막을 이용하는 LOCOS(local oxidation of silicon) 소자 분리 방법이 이용되어 왔다.

LOCOS 소자 분리 방법은 질화막을 마스크로 해서 실리콘웨이퍼 자체를 열 산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 큰 이점이 있다.

그러나, LOCOS 소자 분리 방법을 이용하면 소자 분리 영역이 차지하는 면적이 크기 때문에 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생하게 된다.

이러한 것을 극복하기 위해 LOCOS 소자 분리 방법을 대체하는 기술로서 트렌치 소자 분리(STI ; shallow trench isolation)가 있다. 트렌치 소자 분리에서는 실리콘웨이퍼에 트렌치를 만들어 절연물을 집어넣기 때문에 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리하다.

그러면, 이러한 반도체 소자 분리를 위한 얕은 트렌치의 구조에 대하여 구체적으로 설명하기로 한다.

도 1은 종래의 기술에 따른 반도체 소자 분리를 위한 얕은 트렌치의 구조를 도시한 단면도이다.

도 1에 도시한 바와 같이, 반도체 소자 분리 영역을 정의하기 위해 실리콘 웨이퍼(1)에는 사진 식각 공정(photolithography) 공정에 의해 패터닝된 트렌치(2)가 형성되어 있으며, 트렌치(2)의 내부에는 NSG(non-doped silicate glass) 절연막(3)이 형성되어 있다.

하지만, 이러한 종래의 기술에 따른 트렌치 구조에서는 반도체 소자가 고집적화됨에 따라 동일한 공간에서 트렌치 내에서 형성되는 기생 용량을 최소화하는데는 한계가 있다.

본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 기생 용량을 최소화할 수 있는 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법을 제공하는 데 있다.

도 1은 종래의 기술에 따른 반도체 소자 분리를 위한 얕은 트렌치의 구조를 도시한 단면도이고,

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법을 그 공정 순서에 따라 도시한 단면도이다.

상기와 같은 목적을 달성하기 위하여, 본 발명에서는 트렌치의 내부에 보이드(void)를 형성한다.

더욱 상세하게는, 실리콘 웨이퍼에 패드 산화막과 질화막을 형성한 후, 패드 산화막과 질화막을 패터닝하고 드러난 실리콘 웨이퍼를 식각하여 반도체 소자 분리 영역을 정의하기 위한 제1 트렌치를 형성한다. 이어, 제1 트렌치가 형성된 실리콘 웨이퍼 전면에 제1 절연막을 두껍게 증착한 다음, 제1 트렌치 내부의 제1 절연막에 제2 트렌치를 형성한다. 이어, 제1 절연막의 상부에 제2 절연막을 적층하여 제2 트렌치를 보이드로 형성한 다음, 화학 기계적 연마 공정에 의해 평탄화한 후, 실리콘 웨이퍼를 세정하여 질화막을 제거한다.

이때, 제1 및 제2 절연막은 동일한 절연 물질로 형성하며, NSG 절연막으로 형성하는 것이 바람직하다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 실시예에 따른 반도체 소자 분리를 위한 얕은 트렌치의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법을 그 공정 순서에 따라 도시한 단면도이다.

먼저, 도 2a에 도시한 바와 같이, 실리콘 웨이퍼(10)에 패드 산화막과 질화막(20)을 형성한 후, 마스크를 이용한 사진 식각 공정으로 패드 산화막과 질화막(20)을 패터닝하고 드러난 실리콘 웨이퍼(11)를 식각하여 반도체 소자 분리 영역을 정의하기 위한 제1 트렌치(30)를 형성한다. 그리고, 트렌치를 매입하기 위하여 절연막, 바람직하게는 제1 NSG 절연막(40)을 두껍게 증착하고, 실리콘 웨이퍼(10)를 세정하여 후속 고온 공정에서 실리콘 웨이퍼(10)의 내부로 확산되어 들어갈지도 모르는 실리콘 웨이퍼 후면의 불순물을 제거한다. 이후, 실리콘 웨이퍼(10)에 증착된 제1 NSG 절연막(40)은 그 자체로는 초집적 소자에 적합한 성질을 갖고 있지 못하므로, 해당 소자에서 원하는 막의 성질을 갖도록 하기 위하여 고온 공정을 이용한 치밀화 공정을 실시한다.

그 다음 도 2b에 도시한 바와 같이, 실리콘 웨이퍼(10)의 상부에 제1트렌치(30)의 상부에 개구부를 가지는 감광막 패턴(50)을 형성하고, 감광막 패턴(50)을 식각 마스크로 제1 NSG 절연막(40)을 식각하여 트렌치(30)의 안쪽 제1 NSG 절연막(40)에 미세한 제2 트렌치(60)를 형성한다.

이어, 도 2c에서 보는 바와 같이, 감광막 패턴(50)을 제거한다.

이어, 도 2d에서 보는 바와 같이, 트렌치를 매입하기 위하여 제2 NSG 절연막(70)을 두껍게 증착하고, 해당 소자에서 원하는 막의 성질을 갖도록 하기 위하여 고온 공정을 이용한 치밀화 공정을 실시한다. 이때, 제2 NSG 절연막(70)은 제1 NSG 절연막(40)의 제2 트렌치(60)까지 채워지지 않아, 제1 트렌치(30) 안쪽의 제1 및 제2 NSG 절연막(40, 70)에는 보이드(65)가 형성된다. 이때, 보이드(65)는 공기층으로 이루어져 트렌치가 절연막으로만 채워져 있는 구조와 비교하여 트렌치(30) 내부의 유전율을 최소화할 수 있다.

이어, 도 2e에서 보는 바와 같이, 실리콘 웨이퍼(10) 상부의 치밀화된 제1 및 제2 NSG막(40, 70)의 일부를 화학 기계적 연마(CMP ; chemical mechanical polishing) 공정에 의해 평탄화한다. 이후, 실리콘 웨이퍼(10) 세정 공정을 통해 반도체 소자가 형성될 액티브 영역에 남아 있는 질화막(20)을 제거하여 반도체 소자 분리를 위한 얕은 트렌치를 완성한다.

이와 같이 본 발명에 따른 반도체 소자 분리를 위한 트렌치의 제조 방법에서는 반도체 소자 분리 영역을 정의하는 트렌치의 내부에 보이드를 형성하여 트렌치의 유전율을 최소화함으로써 반도체 소자 사이에서 발생하는 기생 용량을 최소화할수 있다.

Claims (3)

1. 실리콘 웨이퍼에 패드 산화막과 질화막을 형성한 후, 상기 패드 산화막과 상기 질화막을 패터닝하고 드러난 상기 실리콘 웨이퍼를 식각하여 반도체 소자 분리 영역을 정의하기 위한 제1 트렌치를 형성하는 단계와;

   상기 제1 트렌치가 형성된 상기 실리콘 웨이퍼 전면에 제1 절연막을 두껍게 증착하는 단계와;

   상기 제1 트렌치 내부의 상기 제1 절연막에 제2 트렌치를 형성하는 단계와;

   상기 제1 절연막의 상부에 제2 절연막을 적층하여 상기 제2 트렌치를 보이드로 형성하는 단계와;

   상기 제1 및 제2 절연막을 화학 기계적 연마 공정으로 평탄화한 후, 상기 실리콘 웨이퍼를 세정하여 상기 질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
2. 제1항에서,

   상기 제1 및 제2 절연막은 동일한 절연 물질로 형성하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
3. 제1항에서,

   상기 제1 및 제2 절연막은 NSG 절연막으로 형성하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.