KR20020086099A - 반도체 소자 분리를 위한 트렌치 제조 방법 - Google Patents

Abstract

먼저, 실리콘 웨이퍼 상부에 패드 산화막을 성장시키고, 그 상부에 다결정 실리콘층과 질화막을 차례로 증착한다. 그 다음, 감광막으로 모트 패턴을 형성한 후, 드러난 질화막, 다결정 실리콘층 및 그 하부의 패드 산화막을 식각한 다음, 드러난 실리콘 웨이퍼를 일정 깊이로 식각하여 반도체 소자 분리 영역에 트렌치를 형성한다. 그 다음, 모트 패턴을 제거한 후 화학 기상 증착에 의해 산화막을 두껍게 증착하여 트렌치를 매립하고, 어닐링하여 산화막의 밀도를 증가시킨다. 그 다음, 산화막 상부에 리버스 모트 패턴을 형성하고, 이를 마스크로 드러난 산화막을 식각 제거하여 질화막이 드러낸다. 리버스 모트 패턴을 제거하고, 질화막을 버퍼층으로 화학 기계적 연마 공정에 의해 산화막을 평탄화한다. 이때, 질화막의 하부에는 다결정 실리콘층이 형성되어 있어 연마 공정을 충분히 실시하여 질화막의 상부에 산화물 찌거기를 완전히 제거한다. 다음, 질화막 및 다결정 실리콘층을 제거한 후, 반도체 소자의 임계 전압 조정 등을 위한 이온 주입을 실시함으로써 반도체 소자 분리를 위한 트렌치를 완성한다.

Description

반도체 소자 분리를 위한 트렌치 제조 방법{TRENCH MANUFACTURING METHOD FOR ISOLATING SEMICONDUCTOR DEVICES}

본 발명은 반도체 소자 분리를 위한 트렌치를 제조하는 방법에 관한 것으로, 더욱 상세하게는 반도체 집적 회로 등의 반도체 소자를 제조하는 공정 중 실리콘 웨이퍼에서 단위 반도체 소자를 전기적으로 격리하기 위한 트렌치를 제조하는 방법에 관한 것이다.

일반적으로 반도체 소자를 분리하는 방법으로는 선택적 산화법으로 질화막을 이용하는 LOCOS(local oxidation of silicon) 소자 분리 방법이 이용되어 왔다.

LOCOS 소자 분리 방법은 질화막을 마스크로 해서 실리콘 웨이퍼 자체를 열산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 큰 이점이 있다.

그러나, LOCOS 소자 분리 방법을 이용하면 소자 분리 영역이 차지하는 면적이 크기 때문에 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생하게 된다.

이러한 것을 극복하기 위해 LOCOS 소자 분리 방법을 대체하는 기술로서 트렌치 소자 분리(shallow trench isolation, STI)가 있다. 트렌치 소자 분리에서는 실리콘 웨이퍼에 트렌치를 만들어 절연물을 집어넣기 때문에 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리하다.

그러면, 이러한 반도체 소자 분리를 위한 트렌치를 제조하는 종래의 방법을 첨부된 도 1a 내지 도 1e를 참조하여 설명한다.

먼저 도 1a에 도시한 바와 같이, 실리콘웨이퍼(1)를 열산화하여 패드 산화막(2)을 성장시키고, 그 상부에 화학 기상 증착(chemical vapor deposition, CVD)에 의해 질화막(3)을 증착한다.

그 다음 도 1b에 도시한 바와 같이, 질화막(3) 상부에 트렌치 식각을 위한 모트(moat) 패턴(4)을 형성하고, 모트 패턴(4)을 마스크로 드러난 질화막(3)을 식각하여 제거하고, 다시 드러난 패드 산화막(2)을 식각하여 제거한다. 그리고, 재차 드러난 실리콘 웨이퍼(1)를 일정 깊이로 식각하여 실리콘웨이퍼(1)의 반도체 소자 분리 영역에 트렌치를 형성한다(모트 식각).

그 다음 도 1c에 도시한 바와 같이, 질화막(3) 상부의 모트 패턴을 제거한 후, 실리콘 웨이퍼(1)를 열산화한다. 그러면, 실리콘이 드러난 트렌치 내벽에만 라이너 산화막(5)이 형성된다. 이때, 라이너 산화막(5)은 트렌치 형성을 위한 실리콘 웨이퍼 식각에 따른 손상(damage)을 보상하며 후속 공정에서 화학 기상 증착되는 산화막과의 글루층(glue layer) 역할을 한다. 그리고, 실리콘웨이퍼(1) 상부 전면에 상압 화학 기상 증착(atmospheric pressure chemical vapor deposition, APCVD)에 의한 NSG(non-doped silicate glass) 또는 TEOS(tetraethylorthosilicate) 등의 산화막(6)을 두껍게 증착하여 트렌치를 매립하고, 어닐링(annealing)하여 산화막(6)의 밀도를 증가시킨다.

그 다음 도 1d에 도시한 바와 같이, 산화막(6) 상부에 모트 패턴과 반대 형상의 리버스(reverse) 모트 패턴(7)을 형성하고, 리버스 모트 패턴(7)을 마스크로 드러난 산화막(6)을 식각 제거하여 질화막(3)이 드러나도록 한다(리버스 모트 식각).

그 다음 도 1e에 도시한 바와 같이, 리버스 모트 패턴을 제거하고 실리콘웨이퍼(1)를 세정한 후, 질화막을 버퍼층으로 화학 기계적 연마(chemical mechanical polishing, CMP)에 의해 산화막(6)을 평탄화한다. 그리고, 습식 식각을 통해 실리콘 웨이퍼(1)의 소자 영역에 잔류하는 질화막(3)을 제거한 후, 반도체 소자의 임계 전압 조정 등을 위한 이온 주입을 실시함으로써 반도체 소자 분리를 위한 트렌치를 완성한다.

이와 같은 종래의 반도체 소자 분리를 위한 트렌치 제조 방법에서는 화학 기계적 연마의 공정 마진(margin)이 부족하여 화학 기계적 연마 이후 질화막 상부에 산화막이 남아 있을 경우, 후속 질화막을 제거하기 위한 습식 식각 공정에서 산화막이 식각 방지막의 역할을 하여 반도체 소자가 형성될 실리콘웨이퍼 상부 영역에서 질화막이 완전히 제거되지 않고 찌꺼기(residue)가 잔류하게 된다. 그리고, 이러한 질화막 찌꺼기는 후속 공정에서 제거되지 않으므로 후속 샐리사이드(salicide) 형성 공정에서 마스크로 작용하여 실리사이드(silicide) 형성을 방해하며, 콘택 접합을 어렵게 하는 등 반도체 소자 제조 공정의 수율을 감소시키게 된다.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 그 목적은 화학 기계적 연마 공정 이후 반도체 소자가 형성될 실리콘 웨이퍼 상부 영역의 질화막을 완전히 제거할 수 있도록 하는 반도체 소자 분리를 위한 트렌치 제조 방법을 제공하는 데 있다.

도 1a 내지 도 1e는 종래의 반도체 소자 분리를 위한 트렌치를 제조하는 방법을 개략적으로 도시한 공정도이고,

도 2a 내지 도 2f는 본 발명의 일 실시예에 따라 반도체 소자 분리를 위한 트렌치를 제조하는 방법을 개략적으로 도시한 공정도이다.

상기와 같은 목적을 달성하기 위하여, 본 발명에서는 패드 산화막과 질화막 사이에 다결정 실리콘층을 형성한다.

더욱 상세하게, 본 발명에 따른 반도체 소자 분리를 위한 트렌치 제조 방법에서는, 실리콘 웨이퍼를 열산화하여 패드 산화막을 형성하고, 그 상부에 다결정 규소층 및 질화막을 차례로 증착한다. 이어, 질화막 상부에 모트 패턴을 형성하고, 이를 마스크로 모트 식각하여 실리콘 웨이퍼의 반도체 소자 분리 영역에 트렌치를 형성한 다음, 모트 패턴을 제거하고, 실리콘 웨이퍼 상부 전면에 산화막을 두껍게 증착하여 트렌치를 매립한다. 이어, 산화막 상부에 리버스 모트 패턴을 형성하고, 이를 마스크로 드러난 산화막을 식각하여 제거한 후, 리버스 모트 패턴을 제거하고, 화학 기계적 연마 공정에 의해 질화막을 버퍼층으로 하여 산화막을 평탄화한다. 이어, 질화막 및 다결정 실리콘층을 제거한다.

여기서, 다결정 규소층은 건식 식각으로 제거하는 것이 바람직하다.

그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자 분리를 위한 트렌치 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.

도 2a 내지 도 2f는 본 발명의 한 실시예에 따른 반도체 소자 분리를 위한 트렌치를 제조하는 방법을 그 공정 순서에 따라 개략적으로 도시한 단면도이다.

먼저 도 2a에 도시한 바와 같이, 열산화 공정에 의해 실리콘 웨이퍼(11) 상부에 패드 산화막(12)을 성장시키고, 그 상부에 화학 기상 증착으로 다결정 실리콘층(19)과 질화막(13)을 차례로 증착한다. 이때, 질화막(13)은 후속 리버스 모트 식각 공정에서의 마스크 역할 및 화학 기계적 연마 공정에서의 버퍼 역할을 하며, 다결정 실리콘층(19)은 후속 공정에서 질화막(13)을 제거할 때 산화막(12)의 상부에 질화막 찌꺼기가 남는 것을 방지하는 기능을 가진다.

그 다음 도 2b에 도시한 바와 같이, 질화막(13) 상부에 감광막을 도포하고 사진 공정으로 트렌치를 형성하기 위한 모트 패턴(14)을 형성한 후, 모트 패턴(14)을 마스크로 드러난 질화막(13)을 식각하여 제거하고, 다시 드러난 다결정 실리콘층(19) 및 그 하부의 패드 산화막(12)을 식각하여 차례로 제거한다. 그리고, 재차 드러난 실리콘 웨이퍼(11)를 일정 깊이로 식각하여 실리콘웨이퍼(11)의 반도체 소자 분리 영역에 트렌치를 형성한다(모트 식각 공정).

그 다음 도 2c에 도시한 바와 같이, 질화막(13) 상부의 모트 패턴을 제거한 후 실리콘 웨이퍼(1)를 열산화한다. 그러면, 실리콘이 드러난 트렌치 내벽에만 라이너 산화막(15)이 형성된다. 이때, 라이너 산화막(15)은 트렌치 형성을 위한 실리콘웨이퍼 식각에 따른 손상을 보상하며 후속 공정에서 화학 기상 증착되는 산화막과의 글루층 역할을 한다. 그리고, 실리콘웨이퍼(11) 상부 전면에 상압, 저압, 플라스마 등을 이용한 화학 기상 증착에 의해 NSG 또는 TEOS 등의 산화막(16)을 두껍게 증착하여 트렌치를 매립하고, 어닐링하여 산화막(16)의 밀도를 증가시킨다.

그 다음 도 2d에 도시한 바와 같이, 산화막(16) 상부에 모트 패턴과 반대 형상의 리버스 모트 패턴(17)을 형성하고, 리버스 모트 패턴(17)을 마스크로 드러난 산화막(16)을 식각 제거하여 질화막(13)이 드러나도록 한다(리버스 모트 식각 공정).

그 다음 도 2e에 도시한 바와 같이, 리버스 모트 패턴을 제거하고 실리콘웨이퍼(11)를 세정한 후, 질화막(13)을 버퍼층으로 화학 기계적 연마 공정에 의해 산화막(16)을 평탄화한다. 이때, 질화막(13)의 하부에는 다결정 실리콘층(19)이 형성되어 있어 연마 공정을 충분히 실시하여 질화막(13)의 상부에 산화물 찌거기를 완전히 제거한다.

다음, 도 2f에 도시한 바와 같이, H₃PO₄등을 이용한 습식 식각으로 질화막(13)을 제거하고, 건식 식각으로 다결정 실리콘층(19)을 제거한 후, 반도체소자의 임계 전압 조정 등을 위한 이온 주입을 실시함으로써 반도체 소자 분리를 위한 트렌치를 완성한다.

이와 같이 본 발명은 버퍼층으로 질화막의 하부에 다결정 실리콘층을 형성하고 화학 기계적 연마 공정을 충분을 실시하여 질화막의 상부에 잔류하는 산화물 찌꺼기를 완전히 제거할 수 있으므로 화학 기계적 연마 공정의 마진을 넓게 할 수 있으며, 그에 따라 반도체 소자 제조 공정의 수율을 향상시킬 수 있다.

Claims (2)

1. 실리콘 웨이퍼를 열산화하여 패드 산화막을 형성하고, 그 상부에 다결정 규소층 및 질화막을 차례로 증착하는 단계,

   상기 질화막 상부에 모트 패턴을 형성하고, 이를 마스크로 모트 식각하여 실리콘 웨이퍼의 반도체 소자 분리 영역에 트렌치를 형성하는 단계,

   상기 모트 패턴을 제거하고, 상기 실리콘 웨이퍼 상부 전면에 산화막을 두껍게 증착하여 상기 트렌치를 매립하는 단계,

   상기 산화막 상부에 리버스 모트 패턴을 형성하고, 이를 마스크로 드러난 상기 산화막을 식각하여 제거하는 단계,

   상기 리버스 모트 패턴을 제거하고, 화학 기계적 연마 공정에 의해 상기 질화막을 버퍼층으로 하여 상기 산화막을 평탄화하는 단계,

   상기 질화막을 제거하는 단계, 그리고

   상기 다결정 실리콘층을 제거하는 단계

   를 포함하는 반도체 소자 분리를 위한 트렌치 제조 방법.
2. 제1항에서,

   상기 다결정 규소층은 건식 식각으로 제거하는 반도체 소자 분리를 위한 트렌치 제조 방법.