JPH05275527A - ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 - Google Patents
ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法Info
- Publication number
- JPH05275527A JPH05275527A JP4285052A JP28505292A JPH05275527A JP H05275527 A JPH05275527 A JP H05275527A JP 4285052 A JP4285052 A JP 4285052A JP 28505292 A JP28505292 A JP 28505292A JP H05275527 A JPH05275527 A JP H05275527A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- filling material
- layer
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 170
- 238000000034 method Methods 0.000 title claims abstract description 105
- 238000002955 isolation Methods 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims description 94
- 238000004519 manufacturing process Methods 0.000 title claims description 78
- 239000000463 material Substances 0.000 claims abstract description 200
- 238000005530 etching Methods 0.000 claims abstract description 119
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 90
- 238000000151 deposition Methods 0.000 claims abstract description 36
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 51
- 230000008569 process Effects 0.000 claims description 40
- 238000005229 chemical vapour deposition Methods 0.000 claims description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 29
- 230000008021 deposition Effects 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000007517 polishing process Methods 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 abstract description 10
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 199
- 229910004298 SiO 2 Inorganic materials 0.000 description 47
- 229910052814 silicon oxide Inorganic materials 0.000 description 33
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 18
- 238000001020 plasma etching Methods 0.000 description 15
- 239000002002 slurry Substances 0.000 description 14
- KWYUFKZDYYNOTN-UHFFFAOYSA-M potassium hydroxide Substances [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical group OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 9
- 239000007788 liquid Substances 0.000 description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000007865 diluting Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000003002 pH adjusting agent Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 広い（長い）凸部領域上に埋め込み材料が残
ることなく平坦化を達成でき、よって平坦性の良好なト
レンチアイソレーションを形成できる手段、被ポリッシ
ュ部上にポリッシュストッパの作用を示す部分の分布に
疎密がある場合にあっても、良好な平坦化形状を形成す
ることができる手段の提供。 【構成】 等方エッチング工程、多層エッチングストッ
パ構造、凸部均一化構造を設けることにより、均一な、
あるいはポリッシュ残りのないポリッシュを達成して、
半導体装置を得る。
ることなく平坦化を達成でき、よって平坦性の良好なト
レンチアイソレーションを形成できる手段、被ポリッシ
ュ部上にポリッシュストッパの作用を示す部分の分布に
疎密がある場合にあっても、良好な平坦化形状を形成す
ることができる手段の提供。 【構成】 等方エッチング工程、多層エッチングストッ
パ構造、凸部均一化構造を設けることにより、均一な、
あるいはポリッシュ残りのないポリッシュを達成して、
半導体装置を得る。
Description
【０００１】
【産業上の利用分野】本発明は、ポリッシュ工程を備え
たトレンチアイソレーションの形成方法、及びポリッシ
ュ工程を備えた半導体装置の製造方法に関する。本発明
は、各種電子材料等におけるトレンチアイソレーション
（溝型素子間分離）の形成や、トレンチアイソレーショ
ンを有する各種半導体装置の製造方法、その他凹部埋め
込み工程とその後の平坦化ポリッシュ工程とを有する各
種半導体装置の製造方法として利用することができる。
また、複数の凸部パターンにより形成された（即ち凸部
パターンと凸部パターンとの間に画成された）凹部を埋
め込み材料により埋め込み工程と、凸部パターン上に形
成された埋め込み材料をポリッシュにより平坦化する工
程を含むポリッシュ工程を備えた半導体装置の製造方法
として利用することができる。
たトレンチアイソレーションの形成方法、及びポリッシ
ュ工程を備えた半導体装置の製造方法に関する。本発明
は、各種電子材料等におけるトレンチアイソレーション
（溝型素子間分離）の形成や、トレンチアイソレーショ
ンを有する各種半導体装置の製造方法、その他凹部埋め
込み工程とその後の平坦化ポリッシュ工程とを有する各
種半導体装置の製造方法として利用することができる。
また、複数の凸部パターンにより形成された（即ち凸部
パターンと凸部パターンとの間に画成された）凹部を埋
め込み材料により埋め込み工程と、凸部パターン上に形
成された埋め込み材料をポリッシュにより平坦化する工
程を含むポリッシュ工程を備えた半導体装置の製造方法
として利用することができる。
【０００２】
【従来の技術】ポリッシュ技術の適用分野は広く、例え
ば半導体装置の製造の際に、半導体基板などの基体上に
生じた凹凸を平坦化するのに利用することが可能である
（例えば、特開昭６０−３９８３５号参照）。
ば半導体装置の製造の際に、半導体基板などの基体上に
生じた凹凸を平坦化するのに利用することが可能である
（例えば、特開昭６０−３９８３５号参照）。
【０００３】一方半導体装置の分野では、デバイスの大
容量化が進んでおり、チップ面積をできる限り小さくし
て大容量化を図るための各種技術が開発されており、例
えばそのために、多層配線技術が必須のものとなってい
る。この多層配線技術においては、多層配線の断切れを
防止するために、下地の平坦化が非常に重要となる。な
ぜならば、下地に凹凸があると、これによって生じる段
差上で断線（いわゆる断切れ）が発生するからである。
下地の平坦化を良好に行うためには、初期工程からの平
坦化が重要となる。
容量化が進んでおり、チップ面積をできる限り小さくし
て大容量化を図るための各種技術が開発されており、例
えばそのために、多層配線技術が必須のものとなってい
る。この多層配線技術においては、多層配線の断切れを
防止するために、下地の平坦化が非常に重要となる。な
ぜならば、下地に凹凸があると、これによって生じる段
差上で断線（いわゆる断切れ）が発生するからである。
下地の平坦化を良好に行うためには、初期工程からの平
坦化が重要となる。
【０００４】このため例えば、平坦なトレンチアイソレ
ーション等が考えられている。トレンチアイソレーショ
ンとは、半導体基板に形成した溝（トレンチ）に絶縁材
を埋め込んで素子間分離を行うための技術であり、溝
（トレンチ）を微細に形成できるので高集積化にとって
有利である。しかし、溝（トレンチ）の埋め込み後は、
溝以外に堆積した埋め込み材料からなる凸状部を除去し
て平坦化する必要がある。溝は、２つの凸部パターンの
間の凹部として形成できるが、この凹部（溝）に埋め込
み材料を埋め込むと、それ以外の凸部パターン上にも埋
め込み材料が堆積して凸状部を形成するので、これを平
坦化しなければならないからである。この平坦なトレン
チアイソレーションを形成する方法として、図22に示す
方法がある。
ーション等が考えられている。トレンチアイソレーショ
ンとは、半導体基板に形成した溝（トレンチ）に絶縁材
を埋め込んで素子間分離を行うための技術であり、溝
（トレンチ）を微細に形成できるので高集積化にとって
有利である。しかし、溝（トレンチ）の埋め込み後は、
溝以外に堆積した埋め込み材料からなる凸状部を除去し
て平坦化する必要がある。溝は、２つの凸部パターンの
間の凹部として形成できるが、この凹部（溝）に埋め込
み材料を埋め込むと、それ以外の凸部パターン上にも埋
め込み材料が堆積して凸状部を形成するので、これを平
坦化しなければならないからである。この平坦なトレン
チアイソレーションを形成する方法として、図22に示す
方法がある。
【０００５】この手法においては、まず図22（Ａ）に示
したように、シリコンなどからなる半導体基板１上に薄
いシリコン酸化膜２及び薄いシリコンナイトライド膜３
を形成した後、フォトリソグラフィー工程を用いてエッ
チングにより溝41，42，43を形成し、更に酸化により酸
化シリコン層２である内壁酸化膜を形成した半導体基板
を用意する。
したように、シリコンなどからなる半導体基板１上に薄
いシリコン酸化膜２及び薄いシリコンナイトライド膜３
を形成した後、フォトリソグラフィー工程を用いてエッ
チングにより溝41，42，43を形成し、更に酸化により酸
化シリコン層２である内壁酸化膜を形成した半導体基板
を用意する。
【０００６】次に、図22（Ｂ）に示すように溝41〜43
に、ＣＶＤ等の堆積手法により埋め込み材料５を堆積さ
せ、図示の構造とする。このとき溝42〜43以外の部分に
も埋め込み材料５が厚く堆積してしまい、凸状部51が生
じる。
に、ＣＶＤ等の堆積手法により埋め込み材料５を堆積さ
せ、図示の構造とする。このとき溝42〜43以外の部分に
も埋め込み材料５が厚く堆積してしまい、凸状部51が生
じる。
【０００７】よって、図22（Ｃ）に示すように、この凸
状部51をポリッシュにより除去して、平坦化する。この
ときのポリッシュのストッパ層としては、埋め込み材料
５がシリコン酸化物であれば、例えばこれよりポリッシ
ュ速度の遅いシリコンナイトライド膜３を用いればよ
い。
状部51をポリッシュにより除去して、平坦化する。この
ときのポリッシュのストッパ層としては、埋め込み材料
５がシリコン酸化物であれば、例えばこれよりポリッシ
ュ速度の遅いシリコンナイトライド膜３を用いればよ
い。
【０００８】このような手法については、トレンチアイ
ソレーションプロセスの他にも、溝の埋め込みを伴うト
レンチキャパシタの形成、トレンチコンタクト（トレン
チプラグ）の形成、ブランケットＷ−ＣＶＤ法による層
形成等の平坦な層間絶縁膜形成プロセスにも応用されて
いる。
ソレーションプロセスの他にも、溝の埋め込みを伴うト
レンチキャパシタの形成、トレンチコンタクト（トレン
チプラグ）の形成、ブランケットＷ−ＣＶＤ法による層
形成等の平坦な層間絶縁膜形成プロセスにも応用されて
いる。
【０００９】
【発明が解決しようとする課題】ところがこの技術の問
題点は、図23（Ａ）に示すように広い凹部領域と狭い
凸部領域とが形成されている場合、トレンチ41〜43の
埋め込み後、ダイレクトにポリッシュを行うと、図23
（Ｂ）のように、広い凸部領域上の埋め込み材料５に
ついて、その中央部に、除去しきれない埋め込み材料52
（ＳｉＯ2 等）が残ってしまい、次工程において例えば
ホットリン酸によりストッパ層２である例えばＳｉ3 Ｎ
4 等を除去する際、埋め込み材料52であるＳｉＯ2 等が
浮いてしまい、パーティクルの発生を招く結果となる。
題点は、図23（Ａ）に示すように広い凹部領域と狭い
凸部領域とが形成されている場合、トレンチ41〜43の
埋め込み後、ダイレクトにポリッシュを行うと、図23
（Ｂ）のように、広い凸部領域上の埋め込み材料５に
ついて、その中央部に、除去しきれない埋め込み材料52
（ＳｉＯ2 等）が残ってしまい、次工程において例えば
ホットリン酸によりストッパ層２である例えばＳｉ3 Ｎ
4 等を除去する際、埋め込み材料52であるＳｉＯ2 等が
浮いてしまい、パーティクルの発生を招く結果となる。
【００１０】この問題を解決するための対策法として、
例えばＩＢＭでは、１９８９年のＩＥＤＭに次のような
技術を発表している（ＩＥＤＭ８９，ＰＰ６１−６
４）。即ち図24（ａ）に示されるブロックレジスト31を
埋め込み材料５であるＣＶＤ−ＳｉＯ2 の凹部に形成
し、その上にレジストコーティング膜３を形成し、次に
エッチバックを行う。これにより図24（ｂ）の構造を得
る。そしてポリッシュにより平坦化を行って、図24
（ｃ）の平坦化構造とする。ところがこの方法では、図
25（ｄ）に示すようにブロックレジストのパターニング
がずれて符号31′に示すような凹部から外れたレジスト
が形成されると、レジストコーティング膜３′を形成し
ても十分な平坦性が得られず、図25（ｅ）に示すように
埋め込み材料５が平坦にならず、結果としてポリッシュ
による平坦化も難しくなる。
例えばＩＢＭでは、１９８９年のＩＥＤＭに次のような
技術を発表している（ＩＥＤＭ８９，ＰＰ６１−６
４）。即ち図24（ａ）に示されるブロックレジスト31を
埋め込み材料５であるＣＶＤ−ＳｉＯ2 の凹部に形成
し、その上にレジストコーティング膜３を形成し、次に
エッチバックを行う。これにより図24（ｂ）の構造を得
る。そしてポリッシュにより平坦化を行って、図24
（ｃ）の平坦化構造とする。ところがこの方法では、図
25（ｄ）に示すようにブロックレジストのパターニング
がずれて符号31′に示すような凹部から外れたレジスト
が形成されると、レジストコーティング膜３′を形成し
ても十分な平坦性が得られず、図25（ｅ）に示すように
埋め込み材料５が平坦にならず、結果としてポリッシュ
による平坦化も難しくなる。
【００１１】また、次のような問題もある。即ち、ポリ
ッシュによる平坦化技術は、ポリッシュ（研磨）の度合
いが下地パターンに依存して、不均一になることがある
という問題を有する。図26を用いてこの問題点を説明す
る。
ッシュによる平坦化技術は、ポリッシュ（研磨）の度合
いが下地パターンに依存して、不均一になることがある
という問題を有する。図26を用いてこの問題点を説明す
る。
【００１２】図26において、複数の凸部パターン61〜64
の各間の凹部として、溝41〜43が構成されている。この
これらの凸部パターン61〜64は、ポリッシュの際のスト
ッパとして機能する。図26に示すように、凸部パターン
61が存在する図示Ａの部分は、凸部パターン61の密度が
小さい。凸部パターン62〜64が存在する図示Ｂの部分
は、単位面積中に凸部パターンの存在する率（凸部パタ
ーンの面積が占める割合）が大きく、凸部パターンの密
度は大である。図示例は、凸部パターン61〜64上にポリ
ッシュストッパ層３であるシリコンナイトライド等が形
成されているので、図示Ａの部分は単位面積中にストッ
パ層３の占める面積が小さく、よってその密度は小とな
り、一方、図示Ｂの部分は単位面積中にストッパ層３の
占める面積が大きいため、ポリッシュストッパ層３の密
度は大となる。このようにポリッシュストッパ層３（こ
こでは凸部パターン61〜64に伴って存在する）の占める
率に疎密があると、ポリッシュが不均一になる傾向が大
きい。
の各間の凹部として、溝41〜43が構成されている。この
これらの凸部パターン61〜64は、ポリッシュの際のスト
ッパとして機能する。図26に示すように、凸部パターン
61が存在する図示Ａの部分は、凸部パターン61の密度が
小さい。凸部パターン62〜64が存在する図示Ｂの部分
は、単位面積中に凸部パターンの存在する率（凸部パタ
ーンの面積が占める割合）が大きく、凸部パターンの密
度は大である。図示例は、凸部パターン61〜64上にポリ
ッシュストッパ層３であるシリコンナイトライド等が形
成されているので、図示Ａの部分は単位面積中にストッ
パ層３の占める面積が小さく、よってその密度は小とな
り、一方、図示Ｂの部分は単位面積中にストッパ層３の
占める面積が大きいため、ポリッシュストッパ層３の密
度は大となる。このようにポリッシュストッパ層３（こ
こでは凸部パターン61〜64に伴って存在する）の占める
率に疎密があると、ポリッシュが不均一になる傾向が大
きい。
【００１３】例えば、周辺回路において、そこに存在す
るポリッシュストッパ層として機能する凸部パターンの
単位面積当たりの面積比が低い場合（例えば、図26中の
領域Ａのような場合）には、該凸部パターン（ストッパ
層）にポリッシュ時の研磨圧力が集中するためポリッシ
ュレートが速くなり、凸部パターン（ストッパ層）の選
択比だけでは不十分となり、図26（ｂ）に示すように孤
立するパターン61が削られてしまい、ストッパ層として
の所定の効果を有さなくなる。この結果、図26（ｂ）の
ように領域Ａは凹んだ形になって、均一で良好な平坦化
は達成できない。
るポリッシュストッパ層として機能する凸部パターンの
単位面積当たりの面積比が低い場合（例えば、図26中の
領域Ａのような場合）には、該凸部パターン（ストッパ
層）にポリッシュ時の研磨圧力が集中するためポリッシ
ュレートが速くなり、凸部パターン（ストッパ層）の選
択比だけでは不十分となり、図26（ｂ）に示すように孤
立するパターン61が削られてしまい、ストッパ層として
の所定の効果を有さなくなる。この結果、図26（ｂ）の
ように領域Ａは凹んだ形になって、均一で良好な平坦化
は達成できない。
【００１４】従って、このようにポリッシュストッパ層
の分布に疎密がある場合（例えば上記のように凸部パタ
ーンに疎密があって、これに伴ってポリッシュストッパ
層の占める率に疎密ができる場合）についても、その面
積比の低い部分、即ちポリッシュストッパの役割を果た
す部分が疎である回路パターン部分においても、良好な
ポリッシュ平坦化が達成できる技術が所望されている。
の分布に疎密がある場合（例えば上記のように凸部パタ
ーンに疎密があって、これに伴ってポリッシュストッパ
層の占める率に疎密ができる場合）についても、その面
積比の低い部分、即ちポリッシュストッパの役割を果た
す部分が疎である回路パターン部分においても、良好な
ポリッシュ平坦化が達成できる技術が所望されている。
【００１５】
【発明の目的】本発明は、上述した従来の問題点を解決
して、広い（長い）凸部領域上に埋め込み材料が残るこ
となく平坦化を達成でき、よって平坦性の良好なトレン
チアイソレーションを形成できる手段、及びこのような
トレンチアイソレーションを形成した半導体装置の製造
手段を提供することが目的である。
して、広い（長い）凸部領域上に埋め込み材料が残るこ
となく平坦化を達成でき、よって平坦性の良好なトレン
チアイソレーションを形成できる手段、及びこのような
トレンチアイソレーションを形成した半導体装置の製造
手段を提供することが目的である。
【００１６】また本発明は、埋め込み後平坦化を行うポ
リッシュ工程を備えた半導体装置の製造方法において、
被ポリッシュ部上にポリッシュストッパの作用を示す部
分の分布に疎密がある場合にあっても、単位面積当たり
の該ストッパ層の面積比が低い部分でも良好な平坦化形
状を形成することができる半導体装置の製造方法を提供
することを目的とする。
リッシュ工程を備えた半導体装置の製造方法において、
被ポリッシュ部上にポリッシュストッパの作用を示す部
分の分布に疎密がある場合にあっても、単位面積当たり
の該ストッパ層の面積比が低い部分でも良好な平坦化形
状を形成することができる半導体装置の製造方法を提供
することを目的とする。
【００１７】
【問題を解決するための手段】本出願の請求項１の発明
は、エッチングと堆積とを同時進行的に行う堆積手段に
よりトレンチを埋め込む埋め込み工程と、ポリッシュに
より埋め込み材料を平坦化するポリッシュ工程とを含む
トレンチアイソレーションの形成方法において、ポリッ
シュ工程前に、埋め込み材料を等方的にエッチングする
等方エッチング工程を少なくとも含むことを特徴とする
トレンチアイソレーションの形成方法であり、これによ
って上述した目的を達成するものである。
は、エッチングと堆積とを同時進行的に行う堆積手段に
よりトレンチを埋め込む埋め込み工程と、ポリッシュに
より埋め込み材料を平坦化するポリッシュ工程とを含む
トレンチアイソレーションの形成方法において、ポリッ
シュ工程前に、埋め込み材料を等方的にエッチングする
等方エッチング工程を少なくとも含むことを特徴とする
トレンチアイソレーションの形成方法であり、これによ
って上述した目的を達成するものである。
【００１８】本出願の請求項２の発明は、３層構造から
なるエッチングストッパ層を有し、そのエッチングスト
ッパ層の上層が埋め込み材料のポリッシュレートより小
さいレートを有しかつエッチングレートも埋め込み材料
より小さいレートである膜で形成され、中間層が上層の
エッチレートより小さいエッチレートを有する膜で形成
され、下層が中間層より小さいエッチレートでなおかつ
基板よりエッチレートの大きい膜で形成された構造にお
いてトレンチを形成することを特徴とする請求項１に記
載のトレンチアイソレーションの形成方法であり、これ
によって上述した目的を達成するものである。
なるエッチングストッパ層を有し、そのエッチングスト
ッパ層の上層が埋め込み材料のポリッシュレートより小
さいレートを有しかつエッチングレートも埋め込み材料
より小さいレートである膜で形成され、中間層が上層の
エッチレートより小さいエッチレートを有する膜で形成
され、下層が中間層より小さいエッチレートでなおかつ
基板よりエッチレートの大きい膜で形成された構造にお
いてトレンチを形成することを特徴とする請求項１に記
載のトレンチアイソレーションの形成方法であり、これ
によって上述した目的を達成するものである。
【００１９】本出願の請求項３の発明は、請求項１に記
載のトレンチアイソレーションの形成方法を用いること
によってトレンチアイソレーションを形成する半導体装
置の製造方法であり、これによって上述した目的を達成
するものである。
載のトレンチアイソレーションの形成方法を用いること
によってトレンチアイソレーションを形成する半導体装
置の製造方法であり、これによって上述した目的を達成
するものである。
【００２０】本出願の請求項４の発明は、請求項２に記
載のトレンチアイソレーションの形成方法を用いること
によってトレンチアイソレーションを形成する半導体装
置の製造方法であり、これによって上述した目的を達成
するものである。
載のトレンチアイソレーションの形成方法を用いること
によってトレンチアイソレーションを形成する半導体装
置の製造方法であり、これによって上述した目的を達成
するものである。
【００２１】本出願の請求項５の発明は、バイアスＥＣ
Ｒ−ＣＶＤ法によりトレンチを埋め込む埋め込み工程
と、埋め込み材料を等方的にエッチングすることにより
広い凸部領域上の埋め込み材料をエッチングする等方エ
ッチング工程と、ポリッシュにより埋め込み材料を平坦
化するポリッシュ工程とを含む工程によりトレンチアイ
ソレーションを形成する半導体装置の製造方法であり、
これによって上述した目的を達成するものである。
Ｒ−ＣＶＤ法によりトレンチを埋め込む埋め込み工程
と、埋め込み材料を等方的にエッチングすることにより
広い凸部領域上の埋め込み材料をエッチングする等方エ
ッチング工程と、ポリッシュにより埋め込み材料を平坦
化するポリッシュ工程とを含む工程によりトレンチアイ
ソレーションを形成する半導体装置の製造方法であり、
これによって上述した目的を達成するものである。
【００２２】本出願の請求項６記載の発明は、トレンチ
アイソレーションを形成する基板が３層構造から成るエ
ッチングストッパ層を有し、該エッチングストッパ層の
上層がシリコンナイトライドから成り、中間層がポリシ
リコンから成り、下層が二酸化シリコン膜から成る構造
においてトレンチを形成することによって、トレンチア
イソレーションを形成する半導体装置の製造方法であ
り、これによって上述した目的を達成するものである。
アイソレーションを形成する基板が３層構造から成るエ
ッチングストッパ層を有し、該エッチングストッパ層の
上層がシリコンナイトライドから成り、中間層がポリシ
リコンから成り、下層が二酸化シリコン膜から成る構造
においてトレンチを形成することによって、トレンチア
イソレーションを形成する半導体装置の製造方法であ
り、これによって上述した目的を達成するものである。
【００２３】本出願の請求項７の発明は、複数の凸部パ
ターンにより形成された凹部を埋め込み材料により埋め
込む工程と、凸部パターン上に形成された埋め込み材料
をポリッシュにより平坦化する工程を含むポリッシュ工
程を備えた半導体装置の製造方法において、ポリッシュ
のストッパ層の密度が疎である部分に、あらかじめポリ
ッシュのストッパ層となるパターンを形成し、該パター
ンは最終的には除去することを特徴とするポリッシュ工
程を備えた半導体装置の製造方法であり、これによって
上述した目的を達成するものである。
ターンにより形成された凹部を埋め込み材料により埋め
込む工程と、凸部パターン上に形成された埋め込み材料
をポリッシュにより平坦化する工程を含むポリッシュ工
程を備えた半導体装置の製造方法において、ポリッシュ
のストッパ層の密度が疎である部分に、あらかじめポリ
ッシュのストッパ層となるパターンを形成し、該パター
ンは最終的には除去することを特徴とするポリッシュ工
程を備えた半導体装置の製造方法であり、これによって
上述した目的を達成するものである。
【００２４】本出願の請求項８の発明は、広い凸部領域
と狭い凸部狭域とを有する複数の凸部パターンを有する
半導体基板上において、該複数の凸部パターンにより形
成された凹部を埋め込み材料により埋め込む工程と、凸
部パターン上に形成された埋め込み材料をポリッシュに
より平坦化する工程を含むポリッシュ工程を備えた半導
体装置の製造方法において、ポリッシュのストッパ層の
密度が疎である部分に、あらかじめポリッシュのストッ
パ層となるパターンでかつ最終的には除去するものであ
るパターンを形成する工程と、ポリッシュによる平坦化
工程に先立って広い凸部領域上の埋め込み材料を少なく
とも部分的にエッチングする工程とを備えることを特徴
とするポリッシュ工程を備えた半導体装置の製造方法で
あり、これによって上述した目的を達成するものであ
る。
と狭い凸部狭域とを有する複数の凸部パターンを有する
半導体基板上において、該複数の凸部パターンにより形
成された凹部を埋め込み材料により埋め込む工程と、凸
部パターン上に形成された埋め込み材料をポリッシュに
より平坦化する工程を含むポリッシュ工程を備えた半導
体装置の製造方法において、ポリッシュのストッパ層の
密度が疎である部分に、あらかじめポリッシュのストッ
パ層となるパターンでかつ最終的には除去するものであ
るパターンを形成する工程と、ポリッシュによる平坦化
工程に先立って広い凸部領域上の埋め込み材料を少なく
とも部分的にエッチングする工程とを備えることを特徴
とするポリッシュ工程を備えた半導体装置の製造方法で
あり、これによって上述した目的を達成するものであ
る。
【００２５】本出願の請求項９の発明は、基板上に複数
の凸部パターンが形成され、これらの間の凹部により構
成される溝に埋め込みを行う場合、ポリッシュのストッ
パ層が形成されている凸部パターンの密度が疎である部
分については、あらかじめポリッシュのストッパ層とな
るパターンを形成して凸部が均一に分布する構造として
ストッパ層の面積の占める率が均等になるようにし、そ
の後埋め込み材料を堆積し、次いで凸部パターン及び前
記あらかじめ形成したパターン上の埋め込み材料をポリ
ッシュで除去して平坦化構造を得る工程を備えた半導体
装置の製造方法であり、これによって上述した目的を達
成するものである。
の凸部パターンが形成され、これらの間の凹部により構
成される溝に埋め込みを行う場合、ポリッシュのストッ
パ層が形成されている凸部パターンの密度が疎である部
分については、あらかじめポリッシュのストッパ層とな
るパターンを形成して凸部が均一に分布する構造として
ストッパ層の面積の占める率が均等になるようにし、そ
の後埋め込み材料を堆積し、次いで凸部パターン及び前
記あらかじめ形成したパターン上の埋め込み材料をポリ
ッシュで除去して平坦化構造を得る工程を備えた半導体
装置の製造方法であり、これによって上述した目的を達
成するものである。
【００２６】本出願の請求項10の発明は、埋め込み材料
が二酸化シリコンであり、ポリッシュのストッパとなる
層がシリコンナイトライドから成る請求項７ないし９の
いずれかに記載の半導体装置の製造方法であり、これに
よって上述した目的を達成するものである。
が二酸化シリコンであり、ポリッシュのストッパとなる
層がシリコンナイトライドから成る請求項７ないし９の
いずれかに記載の半導体装置の製造方法であり、これに
よって上述した目的を達成するものである。
【００２７】本出願の請求項11の発明は、埋め込み材料
が二酸化シリコンであり、埋め込み材料の形成にバイア
スＥＣＲ−ＣＶＤ法を用いる請求項７ないし10のいずれ
かに記載の半導体装置の製造方法であり、これによって
上述した目的を達成するものである。
が二酸化シリコンであり、埋め込み材料の形成にバイア
スＥＣＲ−ＣＶＤ法を用いる請求項７ないし10のいずれ
かに記載の半導体装置の製造方法であり、これによって
上述した目的を達成するものである。
【００２８】本出願の請求項12の発明は、埋め込み材料
が二酸化シリコンであり、埋め込み材料の形成に常圧Ｃ
ＶＤ法を用いる請求項７ないし10のいずれかに記載の半
導体装置の製造方法であり、これによって上述した目的
を達成するものである。
が二酸化シリコンであり、埋め込み材料の形成に常圧Ｃ
ＶＤ法を用いる請求項７ないし10のいずれかに記載の半
導体装置の製造方法であり、これによって上述した目的
を達成するものである。
【００２９】本出願の請求項13の発明は、有機シリコン
系ガスを用いてＣＶＤ二酸化シリコンを形成する請求項
12に記載の半導体装置の製造方法であり、これによって
上述した目的を達成するものである。
系ガスを用いてＣＶＤ二酸化シリコンを形成する請求項
12に記載の半導体装置の製造方法であり、これによって
上述した目的を達成するものである。
【００３０】本出願の請求項14の発明は、ポリッシュの
ストッパとなる層がシリコンナイトライドから成り、ポ
リッシュによる平坦化工程に先立って広い凸部領域上の
埋め込み材料を少なくとも部分的に除去する工程が、被
エッチング部以外をレジストでマスクして等方エッチン
グする手段によることを特徴とする請求項８に記載の半
導体装置の製造方法であり、これによって上述した目的
を達成するものである。
ストッパとなる層がシリコンナイトライドから成り、ポ
リッシュによる平坦化工程に先立って広い凸部領域上の
埋め込み材料を少なくとも部分的に除去する工程が、被
エッチング部以外をレジストでマスクして等方エッチン
グする手段によることを特徴とする請求項８に記載の半
導体装置の製造方法であり、これによって上述した目的
を達成するものである。
【００３１】本出願の請求項15の発明は、複数の凹部が
形成された基板上に堆積手段により凹部埋め込み材料を
形成する埋め込み工程と、ポリッシュにより埋め込み材
料を平坦化するポリッシュ工程とを含む半導体装置の製
造方法において、ポリッシュ工程の後に基板上にレジス
トを形成するレジスト形成工程と、被埋め込み凹部以外
の部分に残存する埋め込み材料を露出させてレジストパ
ターンを形成するレジストパターン形成工程と、レジス
トパターンをマスクとして、被埋め込み凹部以外の部分
に残存する埋め込み材料を除去する除去工程を備えるこ
とを特徴とする半導体装置の製造方法であり、これによ
って上述した目的を達成するものである。
形成された基板上に堆積手段により凹部埋め込み材料を
形成する埋め込み工程と、ポリッシュにより埋め込み材
料を平坦化するポリッシュ工程とを含む半導体装置の製
造方法において、ポリッシュ工程の後に基板上にレジス
トを形成するレジスト形成工程と、被埋め込み凹部以外
の部分に残存する埋め込み材料を露出させてレジストパ
ターンを形成するレジストパターン形成工程と、レジス
トパターンをマスクとして、被埋め込み凹部以外の部分
に残存する埋め込み材料を除去する除去工程を備えるこ
とを特徴とする半導体装置の製造方法であり、これによ
って上述した目的を達成するものである。
【００３２】本出願の請求項16の発明は、複数の凹部が
形成された基板上に堆積手段により凹部埋め込み材料を
形成する埋め込み工程と、ポリッシュにより埋め込み材
料を平坦化するポリッシュ工程とを含む半導体装置の製
造方法において、基板上に平坦化層を形成する平坦化層
形成工程と、平坦化層と埋め込み材料とのエッチング速
度が等しい条件でエッチバックするエッチバック工程を
備えることを特徴とする半導体装置の製造方法であり、
これによって上述した目的を達成するものである。
形成された基板上に堆積手段により凹部埋め込み材料を
形成する埋め込み工程と、ポリッシュにより埋め込み材
料を平坦化するポリッシュ工程とを含む半導体装置の製
造方法において、基板上に平坦化層を形成する平坦化層
形成工程と、平坦化層と埋め込み材料とのエッチング速
度が等しい条件でエッチバックするエッチバック工程を
備えることを特徴とする半導体装置の製造方法であり、
これによって上述した目的を達成するものである。
【００３３】本出願の請求項17の発明は、バイアスＥＣ
Ｒ−ＣＶＤ法により、ポリッシュのストッパとなる層と
してのシリコンナイトライド膜を有する基板上の複数の
凹部を二酸化シリコンを埋め込み材料として埋め込み、
次にポリッシュにより埋め込み材料を平坦化するポリッ
シュ工程を行い、このポリッシュ工程の後の基板上にレ
ジストを形成するレジスト形成工程と、被埋め込み凹部
以外の部分に残存する埋め込み材料である除去しきれな
い埋め込み材料を露出させてレジストパターンを形成す
るレジストパターン形成工程とを行い、次いで該レジス
トパターンをマスクとして、被埋め込み凹部以外の部分
に残存する埋め込み材料を除去する除去工程を行うこと
により、除去しきれない埋め込み材料の残存なく埋め込
み平坦化を行うことを特徴とする半導体装置の製造方法
であり、これによって上述した目的を達成するものであ
る。
Ｒ−ＣＶＤ法により、ポリッシュのストッパとなる層と
してのシリコンナイトライド膜を有する基板上の複数の
凹部を二酸化シリコンを埋め込み材料として埋め込み、
次にポリッシュにより埋め込み材料を平坦化するポリッ
シュ工程を行い、このポリッシュ工程の後の基板上にレ
ジストを形成するレジスト形成工程と、被埋め込み凹部
以外の部分に残存する埋め込み材料である除去しきれな
い埋め込み材料を露出させてレジストパターンを形成す
るレジストパターン形成工程とを行い、次いで該レジス
トパターンをマスクとして、被埋め込み凹部以外の部分
に残存する埋め込み材料を除去する除去工程を行うこと
により、除去しきれない埋め込み材料の残存なく埋め込
み平坦化を行うことを特徴とする半導体装置の製造方法
であり、これによって上述した目的を達成するものであ
る。
【００３４】本出願の請求項18の発明は、複数の凹部が
形成され、ポリッシュのストッパとなる層としてシリコ
ンナイトライド膜が形成された基板上に、バイアスＥＣ
Ｒ−ＣＶＤ法により二酸化シリコンを堆積して凹部埋め
込み材料を形成する埋め込み工程と、ポリッシュにより
埋め込み材料を平坦化するポリッシュ工程と、基板上に
レジストまたはＳＯＧにより平坦化層を形成する平坦化
層形成工程と、平坦化層と埋め込み材料とのエッチング
速度が等しい条件でエッチバックするエッチバック工程
を備えることを特徴とする半導体装置の製造方法であ
り、これによって上述した目的を達成するものである。
形成され、ポリッシュのストッパとなる層としてシリコ
ンナイトライド膜が形成された基板上に、バイアスＥＣ
Ｒ−ＣＶＤ法により二酸化シリコンを堆積して凹部埋め
込み材料を形成する埋め込み工程と、ポリッシュにより
埋め込み材料を平坦化するポリッシュ工程と、基板上に
レジストまたはＳＯＧにより平坦化層を形成する平坦化
層形成工程と、平坦化層と埋め込み材料とのエッチング
速度が等しい条件でエッチバックするエッチバック工程
を備えることを特徴とする半導体装置の製造方法であ
り、これによって上述した目的を達成するものである。
【００３５】本出願の請求項19の発明は、上部にポリッ
シュのストッパ層を備えた複数の凸部パターンを形成す
る工程と、該複数の凸部パターンにより形成された凹部
を埋め込み材料により埋め込む工程と、凸部パターン上
に形成された埋め込み材料をポリッシュにより平坦化す
る工程を含むポリッシュ工程を備えた半導体装置の製造
方法において、凹部埋め込み後、少なくとも、前記凹部
の埋め込み材料上に、第２のポリッシュストッパ層を形
成することを特徴とするポリッシュ工程を備えた半導体
装置の製造方法であり、これによって上述した目的を達
成するものである。
シュのストッパ層を備えた複数の凸部パターンを形成す
る工程と、該複数の凸部パターンにより形成された凹部
を埋め込み材料により埋め込む工程と、凸部パターン上
に形成された埋め込み材料をポリッシュにより平坦化す
る工程を含むポリッシュ工程を備えた半導体装置の製造
方法において、凹部埋め込み後、少なくとも、前記凹部
の埋め込み材料上に、第２のポリッシュストッパ層を形
成することを特徴とするポリッシュ工程を備えた半導体
装置の製造方法であり、これによって上述した目的を達
成するものである。
【００３６】本出願の請求項20の発明は、上部にポリッ
シュのストッパ層を備えた複数の凸部パターンを形成す
る工程と、該複数の凸部パターンにより形成された広い
凹部と狭い凹部とを含む複数の凹部を埋め込み材料によ
り埋め込む工程と、凸部パターン上に形成された埋め込
み材料をポリッシュにより平坦化する工程を含むポリッ
シュ工程を備えた半導体装置の製造方法において、凹部
埋め込み後、少なくとも、前記凹部の埋め込み材料上全
面に、第２のポリッシュストッパ層を形成することを特
徴とするポリッシュ工程を備えた半導体装置の製造方法
であり、これによって上述した目的を達成するものであ
る。
シュのストッパ層を備えた複数の凸部パターンを形成す
る工程と、該複数の凸部パターンにより形成された広い
凹部と狭い凹部とを含む複数の凹部を埋め込み材料によ
り埋め込む工程と、凸部パターン上に形成された埋め込
み材料をポリッシュにより平坦化する工程を含むポリッ
シュ工程を備えた半導体装置の製造方法において、凹部
埋め込み後、少なくとも、前記凹部の埋め込み材料上全
面に、第２のポリッシュストッパ層を形成することを特
徴とするポリッシュ工程を備えた半導体装置の製造方法
であり、これによって上述した目的を達成するものであ
る。
【００３７】本出願の請求項21の発明は、上部にポリッ
シュのストッパ層であるシリコンナイトライド層とこの
シリコンナイトライド層のエッチングストッパ層である
ポリＳｉ層とを備えた基板上に複数の凸部パターンを形
成し、該複数の凸部パターンにより形成された凹部を二
酸化シリコンを埋め込み材料としてＣＶＤ法により形成
し、その凹部埋め込み後、全面に第２のポリッシュスト
ッパ層を形成し、レジストを用いたエッチング工程によ
って、前記ポリッシュのストッパ層の密度が疎である部
分の広い凹部の埋め込み材料上にのみ第２のポリッシュ
ストッパ層を残し、その後、凹部パターン上に形成され
た埋め込み材料をポリッシュにより平坦化する工程を行
う半導体装置の製造方法であり、これによって上述した
目的を達成するものである。
シュのストッパ層であるシリコンナイトライド層とこの
シリコンナイトライド層のエッチングストッパ層である
ポリＳｉ層とを備えた基板上に複数の凸部パターンを形
成し、該複数の凸部パターンにより形成された凹部を二
酸化シリコンを埋め込み材料としてＣＶＤ法により形成
し、その凹部埋め込み後、全面に第２のポリッシュスト
ッパ層を形成し、レジストを用いたエッチング工程によ
って、前記ポリッシュのストッパ層の密度が疎である部
分の広い凹部の埋め込み材料上にのみ第２のポリッシュ
ストッパ層を残し、その後、凹部パターン上に形成され
た埋め込み材料をポリッシュにより平坦化する工程を行
う半導体装置の製造方法であり、これによって上述した
目的を達成するものである。
【００３８】本出願の請求項22の発明は、二酸化シリコ
ンである埋め込み材料の形成は、Ｏ3 −ＴＥＯＳ−ＣＶ
Ｄ法によることを特徴とする請求項21に記載の半導体装
置の製造方法であり、これによって上述した目的を達成
するものである。
ンである埋め込み材料の形成は、Ｏ3 −ＴＥＯＳ−ＣＶ
Ｄ法によることを特徴とする請求項21に記載の半導体装
置の製造方法であり、これによって上述した目的を達成
するものである。
【００３９】本出願の請求項23の発明は、埋め込み材料
の形成及びポリッシュのストッパ層をＣＶＤ法により形
成する請求項19ないし22のいずれかに記載の半導体装置
の製造方法であり、これによって上述した目的を達成す
るものである。
の形成及びポリッシュのストッパ層をＣＶＤ法により形
成する請求項19ないし22のいずれかに記載の半導体装置
の製造方法であり、これによって上述した目的を達成す
るものである。
【００４０】本出願の請求項24の発明は、埋め込み材料
の形成及びポリッシュのストッパ層を、エッチングと堆
積とを同時進行的に行う堆積手段によって形成する請求
項19ないし22のいずれかに記載の半導体装置の製造方法
であり、これによって上述した目的を達成するものであ
る。
の形成及びポリッシュのストッパ層を、エッチングと堆
積とを同時進行的に行う堆積手段によって形成する請求
項19ないし22のいずれかに記載の半導体装置の製造方法
であり、これによって上述した目的を達成するものであ
る。
【００４１】本出願の請求項25の発明は、エッチングと
堆積とを同時進行的に行う堆積手段が、バイアスＥＣＲ
−ＣＶＤ法である請求項24に記載の半導体装置の製造方
法であり、これによって上述した目的を達成するもので
ある。
堆積とを同時進行的に行う堆積手段が、バイアスＥＣＲ
−ＣＶＤ法である請求項24に記載の半導体装置の製造方
法であり、これによって上述した目的を達成するもので
ある。
【００４２】本出願の請求項26の発明は、トレンチをな
す凹部の全面に第２のポリッシュストッパ層を形成する
請求項24または25に記載の半導体装置の製造方法であ
り、これによって上述した目的を達成するものである。
す凹部の全面に第２のポリッシュストッパ層を形成する
請求項24または25に記載の半導体装置の製造方法であ
り、これによって上述した目的を達成するものである。
【００４３】
【作用】本出願の発明によれば、広く（長い）凸部領域
上のポリッシュされるべき被ポリッシュ材料の大部分は
ポリッシュに先立つエッチング工程において除去されて
おり、また、残った被ポリッシュ部分は全て突起形状に
なっているがゆえ平坦面よりポリッシュレートが速く、
容易に平坦化が行える。これにより平坦なアイソレーシ
ョン形成が可能となる。
上のポリッシュされるべき被ポリッシュ材料の大部分は
ポリッシュに先立つエッチング工程において除去されて
おり、また、残った被ポリッシュ部分は全て突起形状に
なっているがゆえ平坦面よりポリッシュレートが速く、
容易に平坦化が行える。これにより平坦なアイソレーシ
ョン形成が可能となる。
【００４４】例えば、エッチングストッパ層の上層が埋
め込み材料のエッチングの際のエッチングストッパとし
て機能し、更に、中間層22は上層23に対するストッパと
して働き（図３及び図４の例示参照）、また下層21は中
間層22に対するエッチングストッパとして作用するの
で、埋め込み材料のエッチングをストッパ層表面が出る
まで行うように出来、また、凸部領域上に残る埋め込み
材料を、エッチバックを要さず、完全に除去できる。
め込み材料のエッチングの際のエッチングストッパとし
て機能し、更に、中間層22は上層23に対するストッパと
して働き（図３及び図４の例示参照）、また下層21は中
間層22に対するエッチングストッパとして作用するの
で、埋め込み材料のエッチングをストッパ層表面が出る
まで行うように出来、また、凸部領域上に残る埋め込み
材料を、エッチバックを要さず、完全に除去できる。
【００４５】また、本出願の発明によれば、上記のよう
に平坦化が良好であるトレンチアイソレーションを有す
る半導体装置を得ることができる。
に平坦化が良好であるトレンチアイソレーションを有す
る半導体装置を得ることができる。
【００４６】また、本出願の発明によれば、ポリッシュ
前にあらかじめ、例えば埋め込み材料をＣＶＤ等で堆積
させる前、ポリッシュのストッパとして機能する例えば
凸部パターンが疎である部分について、ポリッシュのス
トッパ層となるダミーパターンを形成し、これによって
ストッパ層の機能を被ポリッシュ部全面で均一に近くな
るようにし、好ましくはストッパ層面積比が一定以上と
なるようにダミーパターンを形成し、その後、ポリッシ
ュを行うので、これにより良好な平坦化形状を形成する
ことができる。
前にあらかじめ、例えば埋め込み材料をＣＶＤ等で堆積
させる前、ポリッシュのストッパとして機能する例えば
凸部パターンが疎である部分について、ポリッシュのス
トッパ層となるダミーパターンを形成し、これによって
ストッパ層の機能を被ポリッシュ部全面で均一に近くな
るようにし、好ましくはストッパ層面積比が一定以上と
なるようにダミーパターンを形成し、その後、ポリッシ
ュを行うので、これにより良好な平坦化形状を形成する
ことができる。
【００４７】よって、この発明によれば、ポリッシュス
トッパ層の被ポリッシュ部単位面積当たりの面積比が低
い場合においても、良好な平坦化形状を形成することが
可能となる。
トッパ層の被ポリッシュ部単位面積当たりの面積比が低
い場合においても、良好な平坦化形状を形成することが
可能となる。
【００４８】また、本出願の発明によれば、広い（長
い）凸部領域上のポリッシュされるべき被ポリッシュ材
料は、これがポリッシュ後残存していても、レジストパ
ターンをマスクとした除去工程により容易に除去され、
平坦化が行える。これにより平坦な埋め込みが達成され
た半導体装置の製造が可能となる。
い）凸部領域上のポリッシュされるべき被ポリッシュ材
料は、これがポリッシュ後残存していても、レジストパ
ターンをマスクとした除去工程により容易に除去され、
平坦化が行える。これにより平坦な埋め込みが達成され
た半導体装置の製造が可能となる。
【００４９】また、本出願の発明によれば、広い（長
い）凸部領域上のポリッシュされるべき被ポリッシュ材
料は、これがポリッシュ後残存していても、エッチバッ
ク工程により容易に除去され、平坦化が行える。これに
より平坦な埋め込みが達成された半導体装置の製造が可
能となる。
い）凸部領域上のポリッシュされるべき被ポリッシュ材
料は、これがポリッシュ後残存していても、エッチバッ
ク工程により容易に除去され、平坦化が行える。これに
より平坦な埋め込みが達成された半導体装置の製造が可
能となる。
【００５０】また、本出願の発明によれば、凹部埋め込
み後、例えば埋め込み材料をＣＶＤ等で堆積させた後、
少なくとも、凹部埋め込み材料上に、例えばポリッシュ
のストッパ層の密度が疎である部分の凹部の埋め込み材
料上に、第２のポリッシュストッパ層を形成し、これに
よってストッパ機能が被ポリッシュ部全面で均一に近く
なるようにでき、好ましくはストッパ層面積比が一定以
上となるようにでき、その後、ポリッシュを行うので、
これにより均一で良好な平坦化形状を得ることができ
る。
み後、例えば埋め込み材料をＣＶＤ等で堆積させた後、
少なくとも、凹部埋め込み材料上に、例えばポリッシュ
のストッパ層の密度が疎である部分の凹部の埋め込み材
料上に、第２のポリッシュストッパ層を形成し、これに
よってストッパ機能が被ポリッシュ部全面で均一に近く
なるようにでき、好ましくはストッパ層面積比が一定以
上となるようにでき、その後、ポリッシュを行うので、
これにより均一で良好な平坦化形状を得ることができ
る。
【００５１】よって、この発明によれば、ポリッシュス
トッパ層の被ポリッシュ部単位面積当たりの面積比が低
い場合においても、良好な平坦化形状を形成することが
可能となる。
トッパ層の被ポリッシュ部単位面積当たりの面積比が低
い場合においても、良好な平坦化形状を形成することが
可能となる。
【００５２】また、本出願の発明によれば、凹部埋め込
み後、例えば埋め込み材料をＣＶＤ等で堆積させた後、
少なくとも、凹部の埋め込み材料上全面に、第２のポリ
ッシュストッパ層を形成し、これによってストッパ機能
が被ポリッシュ部全面で均一に近くなるようにでき、好
ましくはストッパ層面積比が一定以上となるようにで
き、その後、ポリッシュを行うので、これにより均一で
良好な平坦化形状を得ることができる。
み後、例えば埋め込み材料をＣＶＤ等で堆積させた後、
少なくとも、凹部の埋め込み材料上全面に、第２のポリ
ッシュストッパ層を形成し、これによってストッパ機能
が被ポリッシュ部全面で均一に近くなるようにでき、好
ましくはストッパ層面積比が一定以上となるようにで
き、その後、ポリッシュを行うので、これにより均一で
良好な平坦化形状を得ることができる。
【００５３】よって、この発明によれば、ポリッシュス
トッパ層の被ポリッシュ部単位面積当たりの面積比が低
い場合においても、良好な平坦化形状を形成することが
可能となる。
トッパ層の被ポリッシュ部単位面積当たりの面積比が低
い場合においても、良好な平坦化形状を形成することが
可能となる。
【００５４】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。但し当然のことではあるが、本発明は以下
の実施例により限定されるものではない。
て説明する。但し当然のことではあるが、本発明は以下
の実施例により限定されるものではない。
【００５５】実施例１ この実施例は、本出願の請求項１，３の発明を具体化し
たものである。即ち本出願の発明を微細化集積化した半
導体装置の形成に適用したものであり、特にそのトレン
チアイソレーションの形成に適用したものである。
たものである。即ち本出願の発明を微細化集積化した半
導体装置の形成に適用したものであり、特にそのトレン
チアイソレーションの形成に適用したものである。
【００５６】本実施例においては、エッチングと堆積と
を同時進行的に行う堆積手段（本例ではバイアスＥＣＲ
−ＣＶＤ法を採用）によりトレンチ41〜43を埋め込む埋
め込み工程により、図１（ａ）に示す構造を得、次に、
ポリッシュ工程前に、図１（ｂ）に破線で示すように埋
め込み材料５を等方的にエッチングする等方エッチング
工程を行って図１（ｃ）の構造とし、その後ポリッシュ
工程によって図２（ｄ）に示す平坦な構造を得るもので
ある。
を同時進行的に行う堆積手段（本例ではバイアスＥＣＲ
−ＣＶＤ法を採用）によりトレンチ41〜43を埋め込む埋
め込み工程により、図１（ａ）に示す構造を得、次に、
ポリッシュ工程前に、図１（ｂ）に破線で示すように埋
め込み材料５を等方的にエッチングする等方エッチング
工程を行って図１（ｃ）の構造とし、その後ポリッシュ
工程によって図２（ｄ）に示す平坦な構造を得るもので
ある。
【００５７】図１（ｂ）の等方エッチング工程により、
広い凸部領域上の埋め込み材料５はエッチングされて、
図１（ｃ）のように他の部分とほぼ均等な形状となる。
よって、残った突起形状の部分をポリッシュすることに
より、良好な平坦化が実現される。
広い凸部領域上の埋め込み材料５はエッチングされて、
図１（ｃ）のように他の部分とほぼ均等な形状となる。
よって、残った突起形状の部分をポリッシュすることに
より、良好な平坦化が実現される。
【００５８】更に具体的には、本実施例は次の（１）〜
（６）の工程を経るものである。
（６）の工程を経るものである。
【００５９】（１）基板１（ここではシリコン基板）
に、熱酸化膜（Ｔ−ＳｉＯ2 ）である下層21とポリＳｉ
膜である上層23とを形成してこれらによりストッパ層２
を構成し、更にトレンチ41〜43を形成し、かかるＳｉト
レンチにＥＣＲ−ＣＶＤ法により、トレンチ深さよりも
厚くＳｉＯ2 膜を形成して、埋め込み材料５を層形成す
る。これにより図１（ａ）の構造を得る。この時のＣＶ
Ｄ条件は、例えば、マイクロ波＝１０００Ｗ、ＲＦ＝５
００Ｗ、ＳｉＨ4 ／Ｈ2 Ｏ＝２１／３５ｓｃｃｍ、磁場
＝８７５ガウス、圧力＝７×１０-4ｔｏｒｒとすればよ
い。
に、熱酸化膜（Ｔ−ＳｉＯ2 ）である下層21とポリＳｉ
膜である上層23とを形成してこれらによりストッパ層２
を構成し、更にトレンチ41〜43を形成し、かかるＳｉト
レンチにＥＣＲ−ＣＶＤ法により、トレンチ深さよりも
厚くＳｉＯ2 膜を形成して、埋め込み材料５を層形成す
る。これにより図１（ａ）の構造を得る。この時のＣＶ
Ｄ条件は、例えば、マイクロ波＝１０００Ｗ、ＲＦ＝５
００Ｗ、ＳｉＨ4 ／Ｈ2 Ｏ＝２１／３５ｓｃｃｍ、磁場
＝８７５ガウス、圧力＝７×１０-4ｔｏｒｒとすればよ
い。
【００６０】（２）図１（ｂ）に示すように、レジスト
３を広い（長い）凸部領域以外の部分に残るようにパ
ターニングする。
３を広い（長い）凸部領域以外の部分に残るようにパ
ターニングする。
【００６１】（３）等方エッチングにて埋め込み材料５
であるＳｉＯ2 を等方エッチングする。例えばフッ酸を
４０分の１に希釈した溶液を用いてウエットエッチング
すればよい。このときは、上層23（Ｐｏｌｙ−Ｓｉ）上
のＳｉＯ2 は完全に除去する必要はなく、残るようにし
たままでよい。即ち、幅の狭い凸部上のＳｉＯ2 ５Ａと
同じ膜厚にあるまでエッチングすればよい。この部分の
エッチング後の突起形状を５Ｂで示す。その後レジスト
３を除去し、図１（ｃ）の構造を得る。
であるＳｉＯ2 を等方エッチングする。例えばフッ酸を
４０分の１に希釈した溶液を用いてウエットエッチング
すればよい。このときは、上層23（Ｐｏｌｙ−Ｓｉ）上
のＳｉＯ2 は完全に除去する必要はなく、残るようにし
たままでよい。即ち、幅の狭い凸部上のＳｉＯ2 ５Ａと
同じ膜厚にあるまでエッチングすればよい。この部分の
エッチング後の突起形状を５Ｂで示す。その後レジスト
３を除去し、図１（ｃ）の構造を得る。
【００６２】（４）ポリッシャーによりポリッシュを行
う。ポリッシャーとしては、図５に示す装置を用いるこ
とができる。その時のポリッシュ条件は、研磨プレート
Ｐの回転数＝３７ｒｐｍ、ウェハー保持試料台64の回転
数＝１７ｒｐｍ、研磨圧力（図３の矢印66）＝８ＰＳ
Ｉ、スラリーをスラリー導入管61から２２５ミリリット
ル／分で導入、パッド67の温度を４０℃とすることがで
きる。スラリー（図３中、62で模式的に示す）は、シリ
カとＫＯＨと水の混合液を用いることができる。例えば
研磨時に用いるポリッシュ液（スラリー）として、商品
名ＳＣ−１（ＣＡＢＯＴ ＣＯＲＰＯＲＡＴＩＯＮ製）
を使用できる。その固形成分はシリカ（全重量の３０
％）である（ｐＨ：１０．５−１０．７、シリカ粒度：
２５−３５ｎｍ、ｐＨ調整剤：ＫＯＨ）。このＳＣ−１
を脱イオン水で１５−２０倍に希釈し、希塩酸またはＫ
ＯＨ、ＮａＯＨ溶液を用いてｐＨコントロールして、使
用できる。図５中、符号63は研磨プレートＰの回転軸、
65は、被研磨基板10であるウェハーを支持するウェハー
保持試料台64の回転軸である。
う。ポリッシャーとしては、図５に示す装置を用いるこ
とができる。その時のポリッシュ条件は、研磨プレート
Ｐの回転数＝３７ｒｐｍ、ウェハー保持試料台64の回転
数＝１７ｒｐｍ、研磨圧力（図３の矢印66）＝８ＰＳ
Ｉ、スラリーをスラリー導入管61から２２５ミリリット
ル／分で導入、パッド67の温度を４０℃とすることがで
きる。スラリー（図３中、62で模式的に示す）は、シリ
カとＫＯＨと水の混合液を用いることができる。例えば
研磨時に用いるポリッシュ液（スラリー）として、商品
名ＳＣ−１（ＣＡＢＯＴ ＣＯＲＰＯＲＡＴＩＯＮ製）
を使用できる。その固形成分はシリカ（全重量の３０
％）である（ｐＨ：１０．５−１０．７、シリカ粒度：
２５−３５ｎｍ、ｐＨ調整剤：ＫＯＨ）。このＳＣ−１
を脱イオン水で１５−２０倍に希釈し、希塩酸またはＫ
ＯＨ、ＮａＯＨ溶液を用いてｐＨコントロールして、使
用できる。図５中、符号63は研磨プレートＰの回転軸、
65は、被研磨基板10であるウェハーを支持するウェハー
保持試料台64の回転軸である。
【００６３】このときのポリッシュは、上記（３）で説
明した等方エッチング工程で形成された突起部分５Ａ，
５Ｂのみをポリッシュすればよい。突起形状は丸みを帯
びた形状よりもポリッシュのレートが速いので、ポリッ
シュの面内均一性が悪くとも、突起部分のみのエッチン
グは短時間で行えるので、ウェハー面内の均一性を保つ
ことができる。また、狭い凸部領域上の埋め込み材料５
であるＳｉＯ2 の突起５Ａの形状は、スタッパエッチン
グとＣＶＤを同時に行えるバイアスＥＣＲ−ＣＶＤにお
いてのみ形成することができるものであり、コンフォー
マルなＣＶＤではこのような突起形状は形成することは
できない。よって、成膜したままの形状でポリッシュし
て構わない。これにより図２（ｄ）の構造が得られる。
明した等方エッチング工程で形成された突起部分５Ａ，
５Ｂのみをポリッシュすればよい。突起形状は丸みを帯
びた形状よりもポリッシュのレートが速いので、ポリッ
シュの面内均一性が悪くとも、突起部分のみのエッチン
グは短時間で行えるので、ウェハー面内の均一性を保つ
ことができる。また、狭い凸部領域上の埋め込み材料５
であるＳｉＯ2 の突起５Ａの形状は、スタッパエッチン
グとＣＶＤを同時に行えるバイアスＥＣＲ−ＣＶＤにお
いてのみ形成することができるものであり、コンフォー
マルなＣＶＤではこのような突起形状は形成することは
できない。よって、成膜したままの形状でポリッシュし
て構わない。これにより図２（ｄ）の構造が得られる。
【００６４】（５）次に、埋め込み材料５のＳｉＯ2 を
上層23であるＰｏｌｙ−Ｓｉ面が出るまでエッチバック
する。例えばマグネトロンＲＩＥを用い、Ｃ4 Ｆ8 ＝５
０ｓｃｃｍ、ＲＦ＝１２００Ｗ、圧力＝２Ｐａの条件で
これを行うことができる。これにより図２（ｅ）の構造
が得られる。
上層23であるＰｏｌｙ−Ｓｉ面が出るまでエッチバック
する。例えばマグネトロンＲＩＥを用い、Ｃ4 Ｆ8 ＝５
０ｓｃｃｍ、ＲＦ＝１２００Ｗ、圧力＝２Ｐａの条件で
これを行うことができる。これにより図２（ｅ）の構造
が得られる。
【００６５】（６）その後、上層23のＰｏｌｙ−Ｓｉ、
及びＰｏｌｙ−Ｓｉのエッチストッパとして形成してあ
る下層21のＴ−ＳｉＯ2 を除去すればよい。
及びＰｏｌｙ−Ｓｉのエッチストッパとして形成してあ
る下層21のＴ−ＳｉＯ2 を除去すればよい。
【００６６】実施例２ 次に実施例２を説明する。この実施例も、請求項１，３
の発明を具体化してトレンチアイソレーションを形成
し、半導体装置を製造するものであるが、本例では特に
請求項２の発明を適用し、請求項４に係る半導体装置の
製造方法として具体化した。
の発明を具体化してトレンチアイソレーションを形成
し、半導体装置を製造するものであるが、本例では特に
請求項２の発明を適用し、請求項４に係る半導体装置の
製造方法として具体化した。
【００６７】実施例１では、図２（ｄ）の状態で、トレ
ンチ開口上部まで埋め込み材料をエッチバックする際、
即ち図２（ｄ）の５Ｃで示す凸部領域上の埋め込み材料
分だけエッチバックしようとする際、その終点判定がで
きないので、図２（ｅ）に示されるアイソレーション部
分の埋め込み材料５であるエッチング膜厚の制御が難し
かった。実施例２は、この問題を解決するものである。
ンチ開口上部まで埋め込み材料をエッチバックする際、
即ち図２（ｄ）の５Ｃで示す凸部領域上の埋め込み材料
分だけエッチバックしようとする際、その終点判定がで
きないので、図２（ｅ）に示されるアイソレーション部
分の埋め込み材料５であるエッチング膜厚の制御が難し
かった。実施例２は、この問題を解決するものである。
【００６８】実施例２においては、レジストパターニン
グ後の埋め込み材料であるＳｉＯ2エッチングをストッ
パ層の表面が出るまで行うことができ、また、次工程の
ポリッシュで凸部領域上の埋め込み材料（ＳｉＯ2 ）を
完全に除去することができるので、実施例１では必要で
あったエッチバックが不要となる。
グ後の埋め込み材料であるＳｉＯ2エッチングをストッ
パ層の表面が出るまで行うことができ、また、次工程の
ポリッシュで凸部領域上の埋め込み材料（ＳｉＯ2 ）を
完全に除去することができるので、実施例１では必要で
あったエッチバックが不要となる。
【００６９】本実施例は、トレンチアイソレーションを
形成する基板１が、図３（ａ），（ｂ）、図４（ｃ），
（ｄ）に示すような、３層構造からなるエッチングスト
ッパ層２を有し、そのエッチングストッパ層２の上層23
（ここではシリコンナイトライド膜）が埋め込み材料５
のポリッシュレートより小さいレートを有しかつエッチ
ングレートも埋め込み材料５より小さいレートである膜
で形成され、中間層22（ここではポリシリコン膜）が上
層23のエッチレートより小さいエッチレートを有する膜
で形成され、下層21（ここでは熱酸化二酸化シリコン
膜）が中間層22より小さいエッチレートでなおかつ基板
１よりエッチレートの大きい膜で形成された構造におい
てトレンチアイソレーションを形成するものである。
形成する基板１が、図３（ａ），（ｂ）、図４（ｃ），
（ｄ）に示すような、３層構造からなるエッチングスト
ッパ層２を有し、そのエッチングストッパ層２の上層23
（ここではシリコンナイトライド膜）が埋め込み材料５
のポリッシュレートより小さいレートを有しかつエッチ
ングレートも埋め込み材料５より小さいレートである膜
で形成され、中間層22（ここではポリシリコン膜）が上
層23のエッチレートより小さいエッチレートを有する膜
で形成され、下層21（ここでは熱酸化二酸化シリコン
膜）が中間層22より小さいエッチレートでなおかつ基板
１よりエッチレートの大きい膜で形成された構造におい
てトレンチアイソレーションを形成するものである。
【００７０】更に具体的には、本実施例は次の（１）〜
（６）の工程を経るものである。
（６）の工程を経るものである。
【００７１】（１）トレンチアイソレーションを形成す
べき構造が、最上層23が埋め込み材料５であるＳｉＯ2
のポリッシュのストッパ層となる材料として例えばＳｉ
3 Ｎ4 を用い、中間層22がこの上層23（Ｓｉ3 Ｎ4 ）に
対するエッチストッパとなる材料として例えばポリシリ
コンを用い、下層21は中間層22より小さいエッチレート
でなおかつ下地基板１の材料であるＳｉより大きいエッ
チレートを有する材料として例えばＳｉＯ2 を用いた３
層構造となるエッチングストッパ層を有するように形成
し、この構造において形成したトレンチ41〜43を、エッ
チングと堆積とが同時進行的に行われる堆積手段である
バイアスＥＣＲ−ＣＶＤ法により丁度トレンチ深さと同
じになるまで埋め込む。ＣＶＤ条件は実施例１と同じで
よい。これにより図３（ａ）の構造とする。図中、５ａ
は広いトレンチ41に埋め込まれた埋め込み材料、５ｂ，
５ｃは狭いトレンチ42，43に埋め込まれた埋め込み材
料、５ｄは広い凸部領域上の埋め込み材料、５ｅ，５
ｆは狭い凸部領域上の埋め込み材料を示す。
べき構造が、最上層23が埋め込み材料５であるＳｉＯ2
のポリッシュのストッパ層となる材料として例えばＳｉ
3 Ｎ4 を用い、中間層22がこの上層23（Ｓｉ3 Ｎ4 ）に
対するエッチストッパとなる材料として例えばポリシリ
コンを用い、下層21は中間層22より小さいエッチレート
でなおかつ下地基板１の材料であるＳｉより大きいエッ
チレートを有する材料として例えばＳｉＯ2 を用いた３
層構造となるエッチングストッパ層を有するように形成
し、この構造において形成したトレンチ41〜43を、エッ
チングと堆積とが同時進行的に行われる堆積手段である
バイアスＥＣＲ−ＣＶＤ法により丁度トレンチ深さと同
じになるまで埋め込む。ＣＶＤ条件は実施例１と同じで
よい。これにより図３（ａ）の構造とする。図中、５ａ
は広いトレンチ41に埋め込まれた埋め込み材料、５ｂ，
５ｃは狭いトレンチ42，43に埋め込まれた埋め込み材
料、５ｄは広い凸部領域上の埋め込み材料、５ｅ，５
ｆは狭い凸部領域上の埋め込み材料を示す。
【００７２】（２）レジスト３を広い（長い）凸部領域
以外の部分にパターニングする。これにより図３
（ｂ）の構造を得る。
以外の部分にパターニングする。これにより図３
（ｂ）の構造を得る。
【００７３】（３）等方エッチングを行って、広い（長
い）凸部領域上の埋め込み材料５ｄをエッチングす
る。例えばフッ酸を４０分の１の濃度に希釈した溶液を
用いてウエットエッチングすることができる。ここで、
埋め込み材料５ｄであるＣＶＤ−ＳｉＯ2 と上層23をな
すＳｉ3 Ｎ4 とのフッ酸に対するエッチレートの比は約
８：１であり、上層23のＳｉ3 Ｎ4 面が出るまでオーバ
ーエッチを行っても、全く問題がない。この後レジスト
を除去する。これにより図４（ｃ）の構造を得る。
い）凸部領域上の埋め込み材料５ｄをエッチングす
る。例えばフッ酸を４０分の１の濃度に希釈した溶液を
用いてウエットエッチングすることができる。ここで、
埋め込み材料５ｄであるＣＶＤ−ＳｉＯ2 と上層23をな
すＳｉ3 Ｎ4 とのフッ酸に対するエッチレートの比は約
８：１であり、上層23のＳｉ3 Ｎ4 面が出るまでオーバ
ーエッチを行っても、全く問題がない。この後レジスト
を除去する。これにより図４（ｃ）の構造を得る。
【００７４】（４）上記（３）の等方エッチングで形成
された突起形状の部分50を、ポリッシュにより除去す
る。ここでは、平坦化するのには突起部分50のみ平坦化
すればよいので、ポリッシュ時間は短くてすむ。
された突起形状の部分50を、ポリッシュにより除去す
る。ここでは、平坦化するのには突起部分50のみ平坦化
すればよいので、ポリッシュ時間は短くてすむ。
【００７５】また、埋め込み材料５であるＳｉＯ2 と上
層23の材料であるＳｉ3 Ｎ4 のポリッシュレートの比
は、約５：１なので、Ｓｉ3 Ｎ4 が十分ストッパ層とし
て働く。これにより図１（ｄ）の構造を形成する。
層23の材料であるＳｉ3 Ｎ4 のポリッシュレートの比
は、約５：１なので、Ｓｉ3 Ｎ4 が十分ストッパ層とし
て働く。これにより図１（ｄ）の構造を形成する。
【００７６】（５）次に、埋め込み材料５のＳｉＯ2 を
上層23であるＳｉ3 Ｎ4 面が出るまでエッチバックす
る。例えばマグネトロンＲＩＥを用い、Ｃ4 Ｆ8 ＝５０
ＳＣＣＭ、ＲＦ＝１２００Ｗ、圧力＝２Ｐａの条件でこ
れを行うことができる。これにより図４（ｄ）の構造が
得られる。
上層23であるＳｉ3 Ｎ4 面が出るまでエッチバックす
る。例えばマグネトロンＲＩＥを用い、Ｃ4 Ｆ8 ＝５０
ＳＣＣＭ、ＲＦ＝１２００Ｗ、圧力＝２Ｐａの条件でこ
れを行うことができる。これにより図４（ｄ）の構造が
得られる。
【００７７】（６）次に、エッチングストッパ層２を除
去する。まず上層23であるＳｉ3 Ｎ4 を例えばマグネト
ロンＲＩＥでＣ4 Ｆ8 ＝５０ＳＣＣＭ、ＲＦ１２００
Ｗ、圧力２Ｐａの条件としてエッチング除去する。ま
た、ホットリン酸にてＳｉ3 Ｎ4を除去してもよい。
去する。まず上層23であるＳｉ3 Ｎ4 を例えばマグネト
ロンＲＩＥでＣ4 Ｆ8 ＝５０ＳＣＣＭ、ＲＦ１２００
Ｗ、圧力２Ｐａの条件としてエッチング除去する。ま
た、ホットリン酸にてＳｉ3 Ｎ4を除去してもよい。
【００７８】次に、中間層22であるＰｏｌｙ−Ｓｉを例
えばＫＯＨにて除去し、下層21であるＴ−ＳｉＯ2 をフ
ッ酸にて除去すればよい。
えばＫＯＨにて除去し、下層21であるＴ−ＳｉＯ2 をフ
ッ酸にて除去すればよい。
【００７９】ここで、中間層22のＰｏｌｙ−Ｓｉは、上
層23をなすＳｉ3 Ｎ4 に対するストッパとして、また下
層21をなすＴ−ＳｉＯ2 は中間層22のＰｏｌｙ−Ｓｉに
対するエッチストッパの役割をはたしている。
層23をなすＳｉ3 Ｎ4 に対するストッパとして、また下
層21をなすＴ−ＳｉＯ2 は中間層22のＰｏｌｙ−Ｓｉに
対するエッチストッパの役割をはたしている。
【００８０】実施例３，４ 本実施例は、実施例１，２の変形例である。実施例１，
２が、埋め込み材料のポリッシュ工程に先立つ等方エッ
チングをエッチング液を用いるウエットエッチングで行
ったのに対し、この実施例は、ドライエッチングでこの
等方エッチングを行った。
２が、埋め込み材料のポリッシュ工程に先立つ等方エッ
チングをエッチング液を用いるウエットエッチングで行
ったのに対し、この実施例は、ドライエッチングでこの
等方エッチングを行った。
【００８１】本実施例においては、実施例１，２におけ
るフッ酸によるエッチングの代わりに、次の条件で被埋
め込み材料５であるＳｉＯ2 を等方ドライエッチングし
た。 使用エッチング装置：平行平板型エッチャー 圧 力 ：２３００ｍｔｏｒｒ（３０６Ｐａ） ＲＦパワー：５５０Ｗ 使用ガス系：ＮＦ3 ＝３００ｃｃ／ｍｉｎ Ｈｅ＝２００ｃｃ／ｍｉｎ 温 度 ：８０℃
るフッ酸によるエッチングの代わりに、次の条件で被埋
め込み材料５であるＳｉＯ2 を等方ドライエッチングし
た。 使用エッチング装置：平行平板型エッチャー 圧 力 ：２３００ｍｔｏｒｒ（３０６Ｐａ） ＲＦパワー：５５０Ｗ 使用ガス系：ＮＦ3 ＝３００ｃｃ／ｍｉｎ Ｈｅ＝２００ｃｃ／ｍｉｎ 温 度 ：８０℃
【００８２】上記条件によって、良好な等方エッチング
が達成できた。なおこの条件は、フッ酸ラジカルを主た
るエッチャントとする反応にすべくパワーを上げ、イオ
ンの方向性を低減させるために圧力を上げ（これにより
平均自由工程を短くする）、これによって等方エッチン
グを実現する手段として設定したものである。
が達成できた。なおこの条件は、フッ酸ラジカルを主た
るエッチャントとする反応にすべくパワーを上げ、イオ
ンの方向性を低減させるために圧力を上げ（これにより
平均自由工程を短くする）、これによって等方エッチン
グを実現する手段として設定したものである。
【００８３】その他は実施例１，２と同様にした。本実
施例によっても、実施例１，２と同様な良好なトレンチ
アイソレーションが形成され、信頼性の高い半導体装置
が得られた。
施例によっても、実施例１，２と同様な良好なトレンチ
アイソレーションが形成され、信頼性の高い半導体装置
が得られた。
【００８４】実施例５ この実施例は、本出願の発明を、トレンチアイソレーシ
ョンを形成する微細化・集積化半導体装置の製造方法に
ついて、応用した場合である。図６に本実施例の工程を
示す。
ョンを形成する微細化・集積化半導体装置の製造方法に
ついて、応用した場合である。図６に本実施例の工程を
示す。
【００８５】本実施例において、基板１上に複数の凹部
パターン61〜63が形成され、こらの間の凹部により構成
される溝に埋め込みを行うのであるが、ポリッシュのス
トッパ層３が形成されている凹部パターン61〜63の密度
が疎である部分（図示の部分がこれに該当する）につい
ては、あらかじめポリッシュのストッパ層となるダミー
パターン71ａ〜71ｃ，72ａ〜72ｃを形成して図６（ａ）
のように凸部が均一に分布する構造とし、即ちストッパ
層３の表面の占める率が均等になるように、その後埋め
込み材料５を堆積して図６（ｂ）の構造を得、次いで凸
部パターン61〜63及び特に形成したパターン71ａ〜71
ｃ，72ａ〜72ｃ（以下適宜「ダミーパターン」と称する
こともある）上の埋め込み材料51をポリッシュで除去し
て、図６（ｃ）の平坦化構造を得るものである。
パターン61〜63が形成され、こらの間の凹部により構成
される溝に埋め込みを行うのであるが、ポリッシュのス
トッパ層３が形成されている凹部パターン61〜63の密度
が疎である部分（図示の部分がこれに該当する）につい
ては、あらかじめポリッシュのストッパ層となるダミー
パターン71ａ〜71ｃ，72ａ〜72ｃを形成して図６（ａ）
のように凸部が均一に分布する構造とし、即ちストッパ
層３の表面の占める率が均等になるように、その後埋め
込み材料５を堆積して図６（ｂ）の構造を得、次いで凸
部パターン61〜63及び特に形成したパターン71ａ〜71
ｃ，72ａ〜72ｃ（以下適宜「ダミーパターン」と称する
こともある）上の埋め込み材料51をポリッシュで除去し
て、図６（ｃ）の平坦化構造を得るものである。
【００８６】具体的には本実施例では、次の（１）〜
（３）の工程により、平坦化トレンチアイソレーション
を形成した。
（３）の工程により、平坦化トレンチアイソレーション
を形成した。
【００８７】（１）図６（ａ）に示すように、シリコン
等からなる半導体基板１上に酸化シリコン層２として熱
酸化膜と、ポリッシュストッパ層３としてのＳｉ3 Ｎ4
層を形成した後、単位面積当たりのストッパ層３の面積
比が半導体ウェハーの位置によらず一定以上となるよう
に、レジストプロセスを用いたエッチング工程により、
実際に回路パターン等として用いる凸部パターン61〜63
と、ダミーパターン71ａ〜71ｃ，72ａ〜72ｃを同時に形
成する。
等からなる半導体基板１上に酸化シリコン層２として熱
酸化膜と、ポリッシュストッパ層３としてのＳｉ3 Ｎ4
層を形成した後、単位面積当たりのストッパ層３の面積
比が半導体ウェハーの位置によらず一定以上となるよう
に、レジストプロセスを用いたエッチング工程により、
実際に回路パターン等として用いる凸部パターン61〜63
と、ダミーパターン71ａ〜71ｃ，72ａ〜72ｃを同時に形
成する。
【００８８】この時のエッチング条件としては、例えば
以下の条件を用いた。 使用ガス系：Ｃ2 Ｃｌ3 Ｆ3 ／ＳＦ8 ＝６０／１０（ｓ
ｃｃｍ） μ波パワー：８５０（Ｗ） ＲＦパワー：１５０（Ｗ） 圧 力 ：１．３３（Ｐａ）
以下の条件を用いた。 使用ガス系：Ｃ2 Ｃｌ3 Ｆ3 ／ＳＦ8 ＝６０／１０（ｓ
ｃｃｍ） μ波パワー：８５０（Ｗ） ＲＦパワー：１５０（Ｗ） 圧 力 ：１．３３（Ｐａ）
【００８９】（２）次に、ＣＶＤ法により溝（トレン
チ）41〜48を埋め込む。これにより図６（ｂ）の構造を
得る。本実施例では埋め込み能力が高く、しかも埋め込
み平坦化形状が良好なバイアスＥＣＲ−ＣＶＤ法（この
方法は、エッチングと堆積とが同時進行的に行われるの
で、埋め込み平坦化技術として良好である）により酸化
シリコン膜を堆積して埋め込みを行った。この時のバイ
アスＥＣＲ−ＣＶＤ条件としては、例えば以下の条件を
用いた。 使用ガス系：ＳｉＮ4 ／Ｎ2 Ｏ＝２０／３５（ｓｃｃ
ｍ） μ波パワー：１０００（Ｗ） ＲＦパワー：５００（Ｗ） 磁束密度：８．７５×１０-2（Ｔ） 圧 力 ：９．３×１０-2（Ｐａ）
チ）41〜48を埋め込む。これにより図６（ｂ）の構造を
得る。本実施例では埋め込み能力が高く、しかも埋め込
み平坦化形状が良好なバイアスＥＣＲ−ＣＶＤ法（この
方法は、エッチングと堆積とが同時進行的に行われるの
で、埋め込み平坦化技術として良好である）により酸化
シリコン膜を堆積して埋め込みを行った。この時のバイ
アスＥＣＲ−ＣＶＤ条件としては、例えば以下の条件を
用いた。 使用ガス系：ＳｉＮ4 ／Ｎ2 Ｏ＝２０／３５（ｓｃｃ
ｍ） μ波パワー：１０００（Ｗ） ＲＦパワー：５００（Ｗ） 磁束密度：８．７５×１０-2（Ｔ） 圧 力 ：９．３×１０-2（Ｐａ）
【００９０】（３）次に、凸部パターン61〜63、ダミー
パターン71ａ〜71ｃ，72ａ〜72ｃ上の余分な埋め込み材
料51（ＳｉＯ2 ）を、ポリッシュ法により除去する。こ
れにより図６（ｃ）の構造を得る。ここで、ポリッシュ
装置としては、図５に示した常用の装置を用いて行っ
た。この時のポリッシュ条件は、例えば以下に示す条件
で行った。 研磨プレート 回転数：３７（ｒｐｍ） ウェハー保持試料台回転数：１７（ｒｐｍ） 研磨時の加圧：５．５×１０3 （Ｐａ） スラリー流量：２２５（ミリリットル／ｍｉｎ） パッド温度：４０（℃） スラリー：シリカ（０．０２５〜０．０３５μｍ） ＫＯＨ（ｐＨ≦１０．５） 水
パターン71ａ〜71ｃ，72ａ〜72ｃ上の余分な埋め込み材
料51（ＳｉＯ2 ）を、ポリッシュ法により除去する。こ
れにより図６（ｃ）の構造を得る。ここで、ポリッシュ
装置としては、図５に示した常用の装置を用いて行っ
た。この時のポリッシュ条件は、例えば以下に示す条件
で行った。 研磨プレート 回転数：３７（ｒｐｍ） ウェハー保持試料台回転数：１７（ｒｐｍ） 研磨時の加圧：５．５×１０3 （Ｐａ） スラリー流量：２２５（ミリリットル／ｍｉｎ） パッド温度：４０（℃） スラリー：シリカ（０．０２５〜０．０３５μｍ） ＫＯＨ（ｐＨ≦１０．５） 水
【００９１】なお図５中、Ｐは研磨プレート、81はスラ
リー導入管、82はスラリー、83は研磨プレート回転軸、
84はウェハー保持試料台、85はウェハー保持試料台回転
軸、86は研磨時の調整された加圧力、87は研磨パッド、
10は被ポリッシュ材であるウェハーを示す。
リー導入管、82はスラリー、83は研磨プレート回転軸、
84はウェハー保持試料台、85はウェハー保持試料台回転
軸、86は研磨時の調整された加圧力、87は研磨パッド、
10は被ポリッシュ材であるウェハーを示す。
【００９２】このポリッシュ工程において、ストッパ層
３（Ｓｉ3 Ｎ4 ）と埋め込み材料５（ＳｉＯ2 ）の選択
比は、ＳｉＯ2 ／Ｓｉ3 Ｎ4 ＝４〜６であり、しかもダ
ミーパターン71ａ〜71ｃ，72ａ〜72ｃを設けることによ
り、凸部パターンの分布が疎である孤立パターン61周辺
部分についても、その単位面積当たりのストッパ層面積
比が大きくなっており、このためオーバーポリッシュに
よる孤立パターン61の削りすぎを防ぐことができ、良好
な平坦面を得ることができる。
３（Ｓｉ3 Ｎ4 ）と埋め込み材料５（ＳｉＯ2 ）の選択
比は、ＳｉＯ2 ／Ｓｉ3 Ｎ4 ＝４〜６であり、しかもダ
ミーパターン71ａ〜71ｃ，72ａ〜72ｃを設けることによ
り、凸部パターンの分布が疎である孤立パターン61周辺
部分についても、その単位面積当たりのストッパ層面積
比が大きくなっており、このためオーバーポリッシュに
よる孤立パターン61の削りすぎを防ぐことができ、良好
な平坦面を得ることができる。
【００９３】実施例６ 本実施例は、図７に示したようにトレンチアイソレーシ
ョン形成に本発明を応用したものであるが、実施例１で
は埋め込み酸化膜の形成にバイアスＥＣＲ−ＣＶＤ法を
用いたのに対し、ここでは、絶縁膜形成が可能である常
圧のＣＶＤ法を用いた。以下工程順に説明する。
ョン形成に本発明を応用したものであるが、実施例１で
は埋め込み酸化膜の形成にバイアスＥＣＲ−ＣＶＤ法を
用いたのに対し、ここでは、絶縁膜形成が可能である常
圧のＣＶＤ法を用いた。以下工程順に説明する。
【００９４】（１）実施例５と同様に、例えばエッチン
グのストッパ層８としてポリ−Ｓｉと、その下層に該ス
トッパ層８（ポリ−Ｓｉ）のエッチングストッパ層とな
る酸化シリコン層２が形成してあるシリコン基板１に、
図26で説明した広い凹部溝41に該当する部分において、
単位面積当たりのストッパ層面積比がウェハーの位置に
よらず一定以上となるように、実際のパターン61を含む
凸部パターン61〜63と、後に除去するパターン71ａ〜71
ｃ，72ａ〜72ｃを同時にレジストプロセスを用いたエッ
チング法にて形成する。この時、μ波エッチング装置を
用いたが、このときの条件は、例えば以下に示す条件で
行った。 使用ガス系：Ｃ2 Ｃｌ3 Ｆ3 ／ＳＦ6 ＝６０／１０（ｓ
ｃｃｍ） μ波パワー：８５０（Ｗ） ＲＦパワー：１５０（Ｗ） 圧 力 ：１．３３（Ｐａ）
グのストッパ層８としてポリ−Ｓｉと、その下層に該ス
トッパ層８（ポリ−Ｓｉ）のエッチングストッパ層とな
る酸化シリコン層２が形成してあるシリコン基板１に、
図26で説明した広い凹部溝41に該当する部分において、
単位面積当たりのストッパ層面積比がウェハーの位置に
よらず一定以上となるように、実際のパターン61を含む
凸部パターン61〜63と、後に除去するパターン71ａ〜71
ｃ，72ａ〜72ｃを同時にレジストプロセスを用いたエッ
チング法にて形成する。この時、μ波エッチング装置を
用いたが、このときの条件は、例えば以下に示す条件で
行った。 使用ガス系：Ｃ2 Ｃｌ3 Ｆ3 ／ＳＦ6 ＝６０／１０（ｓ
ｃｃｍ） μ波パワー：８５０（Ｗ） ＲＦパワー：１５０（Ｗ） 圧 力 ：１．３３（Ｐａ）
【００９５】次に、埋め込み材料５として、例えば有機
シリコン化合物（例えばＴＥＯＳ）とオゾンとの反応に
より酸化シリコンを形成して、これを溝（トレンチ）が
埋まる程度の膜厚に埋め込む。これにより図７（ａ）の
構造を得る。この時のＣＶＤ条件としては、例えば以下
に示す条件で行った。 使用ガス系：ＴＥＯＳ／Ｏ3 ＝３５０／３５０（ｓｃｃ
ｍ） 成長温度 ：３９０（℃） 圧 力 ：１．２０×１０4 （Ｐａ）
シリコン化合物（例えばＴＥＯＳ）とオゾンとの反応に
より酸化シリコンを形成して、これを溝（トレンチ）が
埋まる程度の膜厚に埋め込む。これにより図７（ａ）の
構造を得る。この時のＣＶＤ条件としては、例えば以下
に示す条件で行った。 使用ガス系：ＴＥＯＳ／Ｏ3 ＝３５０／３５０（ｓｃｃ
ｍ） 成長温度 ：３９０（℃） 圧 力 ：１．２０×１０4 （Ｐａ）
【００９６】しかし、この段階では、埋め込み後の酸化
シリコン層の形状は、図２（ａ）に示したように凹み量
（Ｌ1 ）が存在するため、ポリッシュ後の溝（トレン
チ）凹部の残り膜厚が溝の深さよりも浅くなり、良好な
平坦化形状が得られなくなる。
シリコン層の形状は、図２（ａ）に示したように凹み量
（Ｌ1 ）が存在するため、ポリッシュ後の溝（トレン
チ）凹部の残り膜厚が溝の深さよりも浅くなり、良好な
平坦化形状が得られなくなる。
【００９７】（２）そこで本実施例では、図７（ｂ）に
示すように、塗布膜９を酸化シリコン膜の凹み量
（Ｌ1 ）が吸収できる膜厚に塗布する。例えば、塗布膜
９の形成にはＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）を
用いればよい。膜厚としては、トレンチ深さの１／２〜
１倍の膜厚となるようにすればよい。ＳＯＧの塗布条件
としては、例えば以下の条件を用いた。 塗布膜：Ｔｙｐｅ−７（東京応化（株）製） 回転数：４０００（ｒｐｍ） 時 間：６０（ｓｅｃ） ベーキング温度：４００（℃） ベーキング時間：３０（ｍｉｎ）
示すように、塗布膜９を酸化シリコン膜の凹み量
（Ｌ1 ）が吸収できる膜厚に塗布する。例えば、塗布膜
９の形成にはＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）を
用いればよい。膜厚としては、トレンチ深さの１／２〜
１倍の膜厚となるようにすればよい。ＳＯＧの塗布条件
としては、例えば以下の条件を用いた。 塗布膜：Ｔｙｐｅ−７（東京応化（株）製） 回転数：４０００（ｒｐｍ） 時 間：６０（ｓｅｃ） ベーキング温度：４００（℃） ベーキング時間：３０（ｍｉｎ）
【００９８】（３）次に、図７（ｃ）に示すように、図
７（ｂ）に示したトレンチ凸部上のＳＯＧ膜９がなくな
るまで、即ちＳＯＧ膜９の膜厚Ｌ2 分、ポリッシングを
行う。この時、ＳＯＧ膜９は埋め込み材料５である酸化
シリコン膜よりもポリッシュレートが大きいため、酸化
シリコン膜はＳＯＧ膜９に対してストッパ層となる。
７（ｂ）に示したトレンチ凸部上のＳＯＧ膜９がなくな
るまで、即ちＳＯＧ膜９の膜厚Ｌ2 分、ポリッシングを
行う。この時、ＳＯＧ膜９は埋め込み材料５である酸化
シリコン膜よりもポリッシュレートが大きいため、酸化
シリコン膜はＳＯＧ膜９に対してストッパ層となる。
【００９９】（４）次に埋め込み材料５である酸化シリ
コン膜と、ＳＯＧ膜９のエッチングの選択比が１となる
条件にて、エッチングストッパ層８の上面が現れるまで
エッチングバックを行う。これにより図２（ｄ）の平坦
化構造が得られた。この時のＲＩＥを用いたときの条件
としては、例えば以下の条件にて行う。 使用ガス系：ＣＨＦ3 ／Ｏ2 ＝７０／１３（ｓｃｃｍ） ＲＦパワー：１１５０（Ｗ） 圧 力 ：５．３３（Ｐａ）
コン膜と、ＳＯＧ膜９のエッチングの選択比が１となる
条件にて、エッチングストッパ層８の上面が現れるまで
エッチングバックを行う。これにより図２（ｄ）の平坦
化構造が得られた。この時のＲＩＥを用いたときの条件
としては、例えば以下の条件にて行う。 使用ガス系：ＣＨＦ3 ／Ｏ2 ＝７０／１３（ｓｃｃｍ） ＲＦパワー：１１５０（Ｗ） 圧 力 ：５．３３（Ｐａ）
【０１００】実施例７ 本実施例は、図９，図10に示したように本発明をトレン
チアイソレーション形成に応用したものである。また、
余分な埋め込み材料５（酸化シリコン膜）の除去方法と
して、レジストプロセスを用いてあらかじめ広い凸部領
域にある厚い酸化シリコン膜51をエッチングにより少な
くとも部分的に除去した後、ダミーパターンを含む広い
埋め込み領域の酸化シリコン膜52をポリッシュにより除
去するものである。具体的には次のように実施した。
チアイソレーション形成に応用したものである。また、
余分な埋め込み材料５（酸化シリコン膜）の除去方法と
して、レジストプロセスを用いてあらかじめ広い凸部領
域にある厚い酸化シリコン膜51をエッチングにより少な
くとも部分的に除去した後、ダミーパターンを含む広い
埋め込み領域の酸化シリコン膜52をポリッシュにより除
去するものである。具体的には次のように実施した。
【０１０１】（１）図９（ａ）に示されるように、シリ
コン等からなる半導体基板１上に酸化シリコン層２とし
ての熱酸化膜とポリッシュストッパ層３としてのＳｉ3
Ｎ4層を形成した後、単位面積当たりのストッパ層３面
積比がウェハーの位置によらず一定以上となるようにレ
ジストプロセスを用いたエッチング工程により、実際に
回路パターンとして用いるパターン61を含む凸部パター
ン61〜63とダミーパターン71ａ〜71ｃ，72ａ〜72ｃを同
時に形成する。この時のμ波エッチング装置を用いたと
きの条件としては、例えば以下の条件を用いた。 使用ガス系：Ｃ2 Ｃｌ3 Ｆ3 ／ＳＦ6 ＝６０／１０（ｓ
ｃｃｍ） μ波パワー：８５０（Ｗ） ＲＦパワー：１５０（Ｗ） 圧 力 ：１．３３（Ｐａ）
コン等からなる半導体基板１上に酸化シリコン層２とし
ての熱酸化膜とポリッシュストッパ層３としてのＳｉ3
Ｎ4層を形成した後、単位面積当たりのストッパ層３面
積比がウェハーの位置によらず一定以上となるようにレ
ジストプロセスを用いたエッチング工程により、実際に
回路パターンとして用いるパターン61を含む凸部パター
ン61〜63とダミーパターン71ａ〜71ｃ，72ａ〜72ｃを同
時に形成する。この時のμ波エッチング装置を用いたと
きの条件としては、例えば以下の条件を用いた。 使用ガス系：Ｃ2 Ｃｌ3 Ｆ3 ／ＳＦ6 ＝６０／１０（ｓ
ｃｃｍ） μ波パワー：８５０（Ｗ） ＲＦパワー：１５０（Ｗ） 圧 力 ：１．３３（Ｐａ）
【０１０２】（２）次に、ＣＶＤ法により溝（トレン
チ）を埋め込む。本実施例では埋め込み能力の高くしか
も埋め込み平坦化形状が良好なバイアスＥＣＲ−ＣＶＤ
法により、酸化シリコン膜を用いて埋め込みを行った。
この時のバイアスＥＣＲ−ＣＶＤ条件としては、例えば
以下の条件を用いた。
チ）を埋め込む。本実施例では埋め込み能力の高くしか
も埋め込み平坦化形状が良好なバイアスＥＣＲ−ＣＶＤ
法により、酸化シリコン膜を用いて埋め込みを行った。
この時のバイアスＥＣＲ−ＣＶＤ条件としては、例えば
以下の条件を用いた。
【０１０３】 使用ガス系：ＳｉＨ4 ／Ｎ2 Ｏ＝２０／３５（ｓｃｃ
ｍ） μ波パワー：１０００（Ｗ） ＲＦパワー：５００（Ｗ） 磁束密度 ：８．７５×１０-2（Ｔ） 圧 力 ：９．３×１０-2（Ｐａ）
ｍ） μ波パワー：１０００（Ｗ） ＲＦパワー：５００（Ｗ） 磁束密度 ：８．７５×１０-2（Ｔ） 圧 力 ：９．３×１０-2（Ｐａ）
【０１０４】これにより図９（ｂ）の構造を得た。符号
51により広い凸部領域上の埋め込み材料を示し、52によ
り、狭い凸部領域の埋め込み材料を示す。
51により広い凸部領域上の埋め込み材料を示し、52によ
り、狭い凸部領域の埋め込み材料を示す。
【０１０５】（３）次に、図10（ｃ）に示したように、
レジスト10を広い（長い）凸部領域以外の部分にパター
ニングして形成する。
レジスト10を広い（長い）凸部領域以外の部分にパター
ニングして形成する。
【０１０６】（４）等方エッチングにて上記広い（長
い）凸部領域上にある余分な埋め込み材料５である酸化
シリコン膜51を除去する。この時のエッチング条件とし
ては、例えば以下に示す条件を用いた。 ＨＦ：Ｈ2 Ｏ＝１：４０による液体エッチング
い）凸部領域上にある余分な埋め込み材料５である酸化
シリコン膜51を除去する。この時のエッチング条件とし
ては、例えば以下に示す条件を用いた。 ＨＦ：Ｈ2 Ｏ＝１：４０による液体エッチング
【０１０７】この時のＳｉＯ2 とＳｉ3 Ｎ4 の選択比は
約８：１である。
約８：１である。
【０１０８】また、広い（長い）凸部領域上の余分な酸
化シリコン膜51は、下地のＳｉ3 Ｎ4 膜３が現れるまで
エッチングを行っても全く問題はない。その後で、レジ
スト10を除去する。これにより図10（ｄ）の構造を得
る。
化シリコン膜51は、下地のＳｉ3 Ｎ4 膜３が現れるまで
エッチングを行っても全く問題はない。その後で、レジ
スト10を除去する。これにより図10（ｄ）の構造を得
る。
【０１０９】（５）上記（４）で形成された突起状の余
分な酸化シリコン膜52をポリッシュにて除去する。この
ときポリッシュで平坦化するのは、突起状の余分な酸化
シリコン52のみなので、ポリッシュ時間も少なく、かつ
ＳｉＯ2 に対するＳｉ3 Ｎ4のポリッシュの選択比が
５：１なのでＳｉ3 Ｎ4 が十分ストッパ層として働き、
図３（ｅ）に示すような良好な平坦化形状を得ることが
可能となる。
分な酸化シリコン膜52をポリッシュにて除去する。この
ときポリッシュで平坦化するのは、突起状の余分な酸化
シリコン52のみなので、ポリッシュ時間も少なく、かつ
ＳｉＯ2 に対するＳｉ3 Ｎ4のポリッシュの選択比が
５：１なのでＳｉ3 Ｎ4 が十分ストッパ層として働き、
図３（ｅ）に示すような良好な平坦化形状を得ることが
可能となる。
【０１１０】尚、本発明は当然のことながら上記実施例
に限定されるものではなく、本発明の範囲で材料及び条
件等は適宜変更可能であり、例えばトレンチキャパシ
タ、トレンチプラグ、ブランケットＣＶＤタングステン
形成の場合等にも利用できるものである。また、上述の
各例は、ポリッシュストッパ層の占める割合を均一にす
る手段として凸部パターンの割合を大きくするようにダ
ミーパターンを形成するようにしたが、ポリッシュスト
ッパ層の率を変えるためには他の手段を採用してもよ
い。
に限定されるものではなく、本発明の範囲で材料及び条
件等は適宜変更可能であり、例えばトレンチキャパシ
タ、トレンチプラグ、ブランケットＣＶＤタングステン
形成の場合等にも利用できるものである。また、上述の
各例は、ポリッシュストッパ層の占める割合を均一にす
る手段として凸部パターンの割合を大きくするようにダ
ミーパターンを形成するようにしたが、ポリッシュスト
ッパ層の率を変えるためには他の手段を採用してもよ
い。
【０１１１】実施例８ この実施例は、本出願の発明を微細化集積化した半導体
装置の形成に適用したものである。特にそのトレンチア
イソレーションの形成に適用したものである。
装置の形成に適用したものである。特にそのトレンチア
イソレーションの形成に適用したものである。
【０１１２】本実施例においては、エッチングと堆積と
を同時進行的に行う堆積手段であるバイアスＥＣＲ−Ｃ
ＶＤ法により、基板１上の複数の凹部41〜43を埋め込む
埋め込み工程により、図11に示す構造を得、次に、ポリ
ッシュにより埋め込み材料を平坦化するポリッシュ工程
を行い（図12（ｂ））、このポリッシュ工程の後の基板
上にレジストを形成するレジスト形成工程と、被埋め込
み凹部以外の部分に残存する埋め込み材料（除去しきれ
ない埋め込み材料52）を露出させてレジストパターン６
を形成するレジストパターン形成工程とを行って図12
（ｃ）の構造を得、次いでレジストパターン６をマスク
として、被埋め込み凹部以外の部分に残存する埋め込み
材料52を除去する除去工程を行い、図12（ｄ）に示すよ
うに、除去しきれない埋め込み材料の残存なく、良好な
埋め込み平坦化を達成するものである。
を同時進行的に行う堆積手段であるバイアスＥＣＲ−Ｃ
ＶＤ法により、基板１上の複数の凹部41〜43を埋め込む
埋め込み工程により、図11に示す構造を得、次に、ポリ
ッシュにより埋め込み材料を平坦化するポリッシュ工程
を行い（図12（ｂ））、このポリッシュ工程の後の基板
上にレジストを形成するレジスト形成工程と、被埋め込
み凹部以外の部分に残存する埋め込み材料（除去しきれ
ない埋め込み材料52）を露出させてレジストパターン６
を形成するレジストパターン形成工程とを行って図12
（ｃ）の構造を得、次いでレジストパターン６をマスク
として、被埋め込み凹部以外の部分に残存する埋め込み
材料52を除去する除去工程を行い、図12（ｄ）に示すよ
うに、除去しきれない埋め込み材料の残存なく、良好な
埋め込み平坦化を達成するものである。
【０１１３】更に具体的には、本実施例は次の（１）〜
（６）の工程を経るものである。
（６）の工程を経るものである。
【０１１４】（１）基板１（ここではシリコン基板）
に、熱酸化膜（Ｔ−ＳｉＯ2 ）から成るパッドＳｉＯ2
である下層21と、シリコンナイトライド（Ｓｉ3 Ｎ4 ）
膜である上層22とを形成してこれらによりストッパ層２
を構成し、更にトレンチである凹部41〜43を形成し、か
かるＳｉトレンチにバイアスＥＣＲ−ＣＶＤ法により、
トレンチ深さと同じ膜厚のＳｉＯ2 膜を形成して、埋め
込み材料５を層形成する。これにより図11（ａ）の構造
を得る。この時のＣＶＤ条件は、例えば、次を用いるこ
とができる。
に、熱酸化膜（Ｔ−ＳｉＯ2 ）から成るパッドＳｉＯ2
である下層21と、シリコンナイトライド（Ｓｉ3 Ｎ4 ）
膜である上層22とを形成してこれらによりストッパ層２
を構成し、更にトレンチである凹部41〜43を形成し、か
かるＳｉトレンチにバイアスＥＣＲ−ＣＶＤ法により、
トレンチ深さと同じ膜厚のＳｉＯ2 膜を形成して、埋め
込み材料５を層形成する。これにより図11（ａ）の構造
を得る。この時のＣＶＤ条件は、例えば、次を用いるこ
とができる。
【０１１５】 マイクロ波＝１０００Ｗ ＲＦ＝５００Ｗ ＳｉＨ4 ／Ｎ2 Ｏ＝２１／３５ｓｃｃｍ 磁場＝８．７５×１０-4Ｔ 圧力＝９．３×１０-2Ｐａ（７×１０-4ｔｏｒｒ）
【０１１６】（２）次に、ポリッシャーによりポリッシ
ュを行う。ポリッシャーとしては、図５に示す装置を用
いることができる。その時のポリッシュ条件は、ここで
は、研磨プレートＰの回転数＝３７ｒｐｍ、ウェハー保
持試料台64の回転数＝１７ｒｐｍ、研磨圧力（図５の矢
印66）＝５．５×１０3 Ｐａ（８ＰＳＩ）、スラリーを
スラリー導入管61から２２５ミリリットル／分で導入、
パッド67の温度を４０℃として行った。スラリー（図５
中、62で模式的に示す）は、シリカとＫＯＨと水の混合
液を用いることができる。例えば研磨時に用いるポリッ
シュ液（スラリー）として、商品名ＳＣ−１（ＣＡＢＯ
Ｔ ＣＯＲＰＯＲＡＴＩＯＮ製）を使用できる。その固
形成分はシリカ（全重量の３０％）である（ｐＨ：１
０．５−１０．７、シリカ粒度：２５−３５ｎｍ、ｐＨ
調整剤：ＫＯＨ）。このＳＣ−１を脱イオン水で１５−
２０倍に希釈し、希塩酸またはＫＯＨ、ＮａＯＨ溶液を
用いてｐＨコントロールして、使用できる。図５中、符
号63は研磨プレートＰの回転軸、65は、被研磨基板10で
あるウェハーを支持するウェハー保持試料台64の回転軸
である。
ュを行う。ポリッシャーとしては、図５に示す装置を用
いることができる。その時のポリッシュ条件は、ここで
は、研磨プレートＰの回転数＝３７ｒｐｍ、ウェハー保
持試料台64の回転数＝１７ｒｐｍ、研磨圧力（図５の矢
印66）＝５．５×１０3 Ｐａ（８ＰＳＩ）、スラリーを
スラリー導入管61から２２５ミリリットル／分で導入、
パッド67の温度を４０℃として行った。スラリー（図５
中、62で模式的に示す）は、シリカとＫＯＨと水の混合
液を用いることができる。例えば研磨時に用いるポリッ
シュ液（スラリー）として、商品名ＳＣ−１（ＣＡＢＯ
Ｔ ＣＯＲＰＯＲＡＴＩＯＮ製）を使用できる。その固
形成分はシリカ（全重量の３０％）である（ｐＨ：１
０．５−１０．７、シリカ粒度：２５−３５ｎｍ、ｐＨ
調整剤：ＫＯＨ）。このＳＣ−１を脱イオン水で１５−
２０倍に希釈し、希塩酸またはＫＯＨ、ＮａＯＨ溶液を
用いてｐＨコントロールして、使用できる。図５中、符
号63は研磨プレートＰの回転軸、65は、被研磨基板10で
あるウェハーを支持するウェハー保持試料台64の回転軸
である。
【０１１７】このとき、被ポリッシュ面の内、狭い凸部
領域上の埋め込み材料５であるＳｉＯ2 の突起５Ａの形
状（図11）は、スパッタエッチングとＣＶＤを同時行え
るバイアスＥＣＲ−ＣＶＤにおいてのみ形成することが
できるものであり、コンフォーマルなＣＶＤではこのよ
うな突起形状は形成することはできない。このようなＳ
ｉＯ2 の突起形状はポリッシュが容易であり、よって、
バイアスＥＣＲ−ＣＶＤを用いた場合は、図23（Ｂ）に
示す従来のような狭い凸部領域（ラインアンドスペース
パターン）上に残る除去しきれないＳｉＯ2 52′は発生
しない。このポリッシュ工程により、図12（ｂ）の構造
を得る。凹部41〜43内に埋め込まれた材料を符号50で示
す。
領域上の埋め込み材料５であるＳｉＯ2 の突起５Ａの形
状（図11）は、スパッタエッチングとＣＶＤを同時行え
るバイアスＥＣＲ−ＣＶＤにおいてのみ形成することが
できるものであり、コンフォーマルなＣＶＤではこのよ
うな突起形状は形成することはできない。このようなＳ
ｉＯ2 の突起形状はポリッシュが容易であり、よって、
バイアスＥＣＲ−ＣＶＤを用いた場合は、図23（Ｂ）に
示す従来のような狭い凸部領域（ラインアンドスペース
パターン）上に残る除去しきれないＳｉＯ2 52′は発生
しない。このポリッシュ工程により、図12（ｂ）の構造
を得る。凹部41〜43内に埋め込まれた材料を符号50で示
す。
【０１１８】（３）長い凸部上の中央部以外にレジスト
パターニングを行い、図12（ｃ）に示すレジストパター
ン６を有する構造を得る。このパターニングは微細パタ
ーニングではないので、合わせ精度の余裕が十分にあ
る。
パターニングを行い、図12（ｃ）に示すレジストパター
ン６を有する構造を得る。このパターニングは微細パタ
ーニングではないので、合わせ精度の余裕が十分にあ
る。
【０１１９】（４）レジストパターン６でマスクされて
いない、残存（除去しきれない）ＳｉＯ2 のエッチング
を行い、図12（ｄ）の構造とする。ＨＦでウェットエッ
チングにて除去してもよいし、ＲＩＥで、例えばマグネ
トロンＲＩＥで、次の条件でエッチング除去してもよ
い。 Ｃ4 Ｆ8 ＝５０ＳＣＣＭ ＲＦ＝１２００Ｗ 圧力＝２Ｐａ
いない、残存（除去しきれない）ＳｉＯ2 のエッチング
を行い、図12（ｄ）の構造とする。ＨＦでウェットエッ
チングにて除去してもよいし、ＲＩＥで、例えばマグネ
トロンＲＩＥで、次の条件でエッチング除去してもよ
い。 Ｃ4 Ｆ8 ＝５０ＳＣＣＭ ＲＦ＝１２００Ｗ 圧力＝２Ｐａ
【０１２０】（５）レジスト除去を行う。このレジスト
除去は、ＲＡストリッパーを用いてもよいし、ＥＣＲア
ッシャーを用いて、次の条件で行ってもよい。これによ
り図３（ｅ）の構造を得る。 Ｏ2 ／ＣＨＦ3 ＝４００／２０ｓｃｃｍ 圧力＝１．９Ｐａ（１．４ｔｏｒｒ） マイクロ波＝４００ｍＡ 基板温度＝１５０℃
除去は、ＲＡストリッパーを用いてもよいし、ＥＣＲア
ッシャーを用いて、次の条件で行ってもよい。これによ
り図３（ｅ）の構造を得る。 Ｏ2 ／ＣＨＦ3 ＝４００／２０ｓｃｃｍ 圧力＝１．９Ｐａ（１．４ｔｏｒｒ） マイクロ波＝４００ｍＡ 基板温度＝１５０℃
【０１２１】（６）次に、ストッパ層２の上層22である
Ｓｉ3 Ｎ4 を例えばＫＯＨにて除去し、下層21であるｐ
ａｄ−ＳｉＯ2 をフッ酸にて除去し、図13（ｆ）の構造
とする。
Ｓｉ3 Ｎ4 を例えばＫＯＨにて除去し、下層21であるｐ
ａｄ−ＳｉＯ2 をフッ酸にて除去し、図13（ｆ）の構造
とする。
【０１２２】実施例９ 次に実施例９を説明する。この実施例は、本発明を具体
化してトレンチアイソレーションを形成し、半導体装置
を製造するものである。実施例１ではレジストのパター
ニングを行うため、このリソグラフィー工程に時間がか
かるが、この実施例９は、パターニングを行わずにすむ
手法である。本実施例は、次の（１）〜（４）の工程を
経る。
化してトレンチアイソレーションを形成し、半導体装置
を製造するものである。実施例１ではレジストのパター
ニングを行うため、このリソグラフィー工程に時間がか
かるが、この実施例９は、パターニングを行わずにすむ
手法である。本実施例は、次の（１）〜（４）の工程を
経る。
【０１２３】（１）実施例８と同様、下層21であるｐａ
ｄ−ＳｉＯ2 及び上層22であるＳｉ3 Ｎ4 が形成してあ
るＳｉトレンチに、バイアスＥＣＲ−ＣＶＤ法により、
トレンチ深さと同じ膜厚のＳｉＯ2 膜を形成して埋め込
み材料５とし、図14（ａ）の構成とする。この時のＣＶ
Ｄ条件は、実施例８と同じでよい。
ｄ−ＳｉＯ2 及び上層22であるＳｉ3 Ｎ4 が形成してあ
るＳｉトレンチに、バイアスＥＣＲ−ＣＶＤ法により、
トレンチ深さと同じ膜厚のＳｉＯ2 膜を形成して埋め込
み材料５とし、図14（ａ）の構成とする。この時のＣＶ
Ｄ条件は、実施例８と同じでよい。
【０１２４】（２）ポリッシャーによりポリッシュを行
い、図15（ｂ）の構造とする。この時のポリッシュ条件
は実施例８と同じでよい。
い、図15（ｂ）の構造とする。この時のポリッシュ条件
は実施例８と同じでよい。
【０１２５】（３）レジスト６のコーティングを行い、
図15（ｃ）の構造とする。例えば、次の条件でレジスト
をコーティングする。
図15（ｃ）の構造とする。例えば、次の条件でレジスト
をコーティングする。
【０１２６】 レジスト＝東京応化製ＯＦＰＲ−８００ 粘度＝０．０２Ｐａ・ｓ 回転数＝８０００ｒｐｍ
【０１２７】また、レジストの代わりにＳＯＧ（Ｓｐｉ
ｎ ｏｎ Ｇｌａｓｓ）を用いてもよく、例えば、次の
条件で実施することができる。
ｎ ｏｎ Ｇｌａｓｓ）を用いてもよく、例えば、次の
条件で実施することができる。
【０１２８】 ＳＯＧ＝東京応化製Ｔｙｐｅ−２ 回転数＝２００ｒｐｍ 回転時間＝１５ｓ ベーク温度＝５００℃ ベーク時間＝３０ｍｉｎ
【０１２９】（４）レジスト：ＳｉＯ2 ＝１：１のエッ
チバックを行い、レジスト６及び残存ＳｉＯ2 52のエッ
チバックを行う。これにより図15（ｄ）の構造を得る。
このエッチングは、例えば平行平板ＲＩＥ装置を用い、
次の条件で実施することができる。 ＣＨＦ3 ＝５０ｓｃｃｍ Ｏ2 ＝７０ｓｃｃｍ ＲＦパワー＝１２００Ｗ 圧力＝３０Ｐａ
チバックを行い、レジスト６及び残存ＳｉＯ2 52のエッ
チバックを行う。これにより図15（ｄ）の構造を得る。
このエッチングは、例えば平行平板ＲＩＥ装置を用い、
次の条件で実施することができる。 ＣＨＦ3 ＝５０ｓｃｃｍ Ｏ2 ＝７０ｓｃｃｍ ＲＦパワー＝１２００Ｗ 圧力＝３０Ｐａ
【０１３０】ＳＯＧ：ＳｉＯ2 ＝１：１のエッチバック
も同じ条件で行える。
も同じ条件で行える。
【０１３１】残存ＳｉＯ2 は少ないので、このようなエ
ッチバックでも、ＳｉＯ2 は充分に除去できる。
ッチバックでも、ＳｉＯ2 は充分に除去できる。
【０１３２】（５）次に、ストッパ層２の上層22である
Ｓｉ3 Ｎ4 を例えばＫＯＨにて除去し、下層21であるｐ
ａｄ−ＳｉＯ2 をフッ酸にて除去し、図16（ｅ）の構造
とする。
Ｓｉ3 Ｎ4 を例えばＫＯＨにて除去し、下層21であるｐ
ａｄ−ＳｉＯ2 をフッ酸にて除去し、図16（ｅ）の構造
とする。
【０１３３】実施例10 この実施例は、本出願の発明を、トレンチアイソレーシ
ョンを形成する微細化・集積化した半導体装置の製造方
法について、応用した場合である。図17（ａ）〜
（ｃ）、図18（ｄ）〜（ｆ）に本実施例の工程を示す。
ョンを形成する微細化・集積化した半導体装置の製造方
法について、応用した場合である。図17（ａ）〜
（ｃ）、図18（ｄ）〜（ｆ）に本実施例の工程を示す。
【０１３４】本実施例においては、図17（ａ）に示すよ
うに上部にポリッシュのストッパー層３を備えた複数の
凸部パターン61〜63を形成し、該複数の凸部パターンに
より形成された凹部41〜43を図17（ｂ）に示すように埋
め込み材料５により埋め込み、その凹部埋め込み後、図
17（ｃ）、図18（ｄ）に示すように、少なくとも、前記
ポリッシュのストッパー層３の密度が疎である部分の凹
部（広い凹部）41の埋め込み材料５上に、第２のポリッ
シュストッパー層７を形成し（本例では図１（ｃ）のよ
うに全面に第２のポリッシュストッパー層７を形成後、
レジスト８を用いたエッチング工程によって図18（ｄ）
のように広い凹部41の埋め込み材料５上にのみ第２のポ
リッシュストッパー層７を残した）、その後、凸部パタ
ーン上に形成された埋め込み材料をポリッシュにより平
坦化する工程を行う。
うに上部にポリッシュのストッパー層３を備えた複数の
凸部パターン61〜63を形成し、該複数の凸部パターンに
より形成された凹部41〜43を図17（ｂ）に示すように埋
め込み材料５により埋め込み、その凹部埋め込み後、図
17（ｃ）、図18（ｄ）に示すように、少なくとも、前記
ポリッシュのストッパー層３の密度が疎である部分の凹
部（広い凹部）41の埋め込み材料５上に、第２のポリッ
シュストッパー層７を形成し（本例では図１（ｃ）のよ
うに全面に第２のポリッシュストッパー層７を形成後、
レジスト８を用いたエッチング工程によって図18（ｄ）
のように広い凹部41の埋め込み材料５上にのみ第２のポ
リッシュストッパー層７を残した）、その後、凸部パタ
ーン上に形成された埋め込み材料をポリッシュにより平
坦化する工程を行う。
【０１３５】この結果、当初からのポリッシュのストッ
パー層３の密厚が疎である部分についても、その部分に
該当する広い凹部41の埋め込み材料５上に第２のポリッ
シュストッパー層７を形成したことにより、孤立した凸
部パターン61の近辺でも過度のポリッシュが進行するこ
となく、ポリッシュによる均一で良好な平坦化が実現で
きた。
パー層３の密厚が疎である部分についても、その部分に
該当する広い凹部41の埋め込み材料５上に第２のポリッ
シュストッパー層７を形成したことにより、孤立した凸
部パターン61の近辺でも過度のポリッシュが進行するこ
となく、ポリッシュによる均一で良好な平坦化が実現で
きた。
【０１３６】具体的には本実施例では、次の（１）〜
（６）の工程により、平坦化トレンチアイソレーション
を形成した。
（６）の工程により、平坦化トレンチアイソレーション
を形成した。
【０１３７】（１）図17（ａ）に示すように、シリコン
等からなる半導体基板１上に酸化シリコン層21として熱
酸化膜と、ポリッシュのストッパー層３としてのＳｉ3
Ｎ4層のエッチングストッパー層22としてのＰｏｌｙ−
Ｓｉ層及びポリッシュストッパー層３であるＳｉ3 Ｎ4
層を形成した後、レジストプロセスを用いたＲＩＥ（リ
アクティブイオンエッチング）工程により、トレンチと
する凹部41〜43を形成する。この時のＲＩＥ条件として
は、例えば以下の条件を用いた。 使用ガス系：Ｃ2 Ｃｌ3 Ｆ3 ／ＳＦ6 ＝６０／１０（ｓ
ｃｃｍ） μ波パワー：８５０（Ｗ） ＲＦパワー：１５０（Ｗ） 圧 力 ：１．３３（Ｐａ）
等からなる半導体基板１上に酸化シリコン層21として熱
酸化膜と、ポリッシュのストッパー層３としてのＳｉ3
Ｎ4層のエッチングストッパー層22としてのＰｏｌｙ−
Ｓｉ層及びポリッシュストッパー層３であるＳｉ3 Ｎ4
層を形成した後、レジストプロセスを用いたＲＩＥ（リ
アクティブイオンエッチング）工程により、トレンチと
する凹部41〜43を形成する。この時のＲＩＥ条件として
は、例えば以下の条件を用いた。 使用ガス系：Ｃ2 Ｃｌ3 Ｆ3 ／ＳＦ6 ＝６０／１０（ｓ
ｃｃｍ） μ波パワー：８５０（Ｗ） ＲＦパワー：１５０（Ｗ） 圧 力 ：１．３３（Ｐａ）
【０１３８】（２）次に、図17（ｂ）に示したようにト
レンチである凹部41〜43を埋め込む埋め込み材料５を、
例えば有機シリコン化合物（ＴＥＯＳ等）とオゾン（Ｏ
3 ）のＣＶＤ法により、トレンチの凹部41における膜厚
がトレンチ深さよりもポリッシュストッパー層の分（図
のａ）だけ少なくなるように形成する。この時のＴＥＯ
Ｓ／Ｏ3 のＣＶＤ条件としては、例えば以下の条件を用
いた。 使用ガス系：ＴＥＯＳ／Ｏ3 ＝１０００／２０００（ｓ
ｃｃｍ） 成長温度：３９０（℃） 圧 力 ：１．２０×１０4 （Ｐａ）
レンチである凹部41〜43を埋め込む埋め込み材料５を、
例えば有機シリコン化合物（ＴＥＯＳ等）とオゾン（Ｏ
3 ）のＣＶＤ法により、トレンチの凹部41における膜厚
がトレンチ深さよりもポリッシュストッパー層の分（図
のａ）だけ少なくなるように形成する。この時のＴＥＯ
Ｓ／Ｏ3 のＣＶＤ条件としては、例えば以下の条件を用
いた。 使用ガス系：ＴＥＯＳ／Ｏ3 ＝１０００／２０００（ｓ
ｃｃｍ） 成長温度：３９０（℃） 圧 力 ：１．２０×１０4 （Ｐａ）
【０１３９】（３）続けて、図17（ｃ）に示したよう
に、第２のポリッシュストッパー層となるシリコン窒化
膜を形成する。ただしこの時のシリコン窒化膜の膜厚
は、トレンチ凹部41のシリコン酸化膜及びシリコン窒化
膜の膜厚（図のａ＋ｂ）がトレンチ深さと等しくなるよ
うにする。この時のシリコン窒化膜の形成条件として
は、例えば以下の条件を用いた。 使用ガス系：ＳｉＨ2 Ｃｌ2 ／ＮＨ3 ＝５０／２００
（ｓｃｃｍ） 成長温度 ：７６０（℃） 圧 力 ：７０（Ｐａ）
に、第２のポリッシュストッパー層となるシリコン窒化
膜を形成する。ただしこの時のシリコン窒化膜の膜厚
は、トレンチ凹部41のシリコン酸化膜及びシリコン窒化
膜の膜厚（図のａ＋ｂ）がトレンチ深さと等しくなるよ
うにする。この時のシリコン窒化膜の形成条件として
は、例えば以下の条件を用いた。 使用ガス系：ＳｉＨ2 Ｃｌ2 ／ＮＨ3 ＝５０／２００
（ｓｃｃｍ） 成長温度 ：７６０（℃） 圧 力 ：７０（Ｐａ）
【０１４０】ここで、図17（ｃ）に示したように、トレ
ンチの広い凹部41以外に形成された第２のポリッシュス
トッパー層７を除去するために、レジストパターン８を
形成する。
ンチの広い凹部41以外に形成された第２のポリッシュス
トッパー層７を除去するために、レジストパターン８を
形成する。
【０１４１】（４）等方エッチングにて余分なシリコン
窒化膜をエッチングする。これにより図18（ｄ）に示す
ように、広い凹部41の埋め込み材料５上にのみ第２のポ
リッシュストッパー層７を残す。この時のエッチング条
件としては、例えば以下の条件にて行った。 使用エッチング液：リン酸 温 度 ：１５０ （℃） （この時のシリコン窒化膜とシリコン酸化膜の選択比は
約５０：１である）
窒化膜をエッチングする。これにより図18（ｄ）に示す
ように、広い凹部41の埋め込み材料５上にのみ第２のポ
リッシュストッパー層７を残す。この時のエッチング条
件としては、例えば以下の条件にて行った。 使用エッチング液：リン酸 温 度 ：１５０ （℃） （この時のシリコン窒化膜とシリコン酸化膜の選択比は
約５０：１である）
【０１４２】（５）トレンチ凸部状に形成された余分な
埋め込み材料５であるＳｉＯ2 と前記工程（４）でトレ
ンチ凹部41に突起状に残された第２のポリッシュストッ
パー層７であるシリコン窒化膜（突起部を31で示す）
を、ポリッシュ法にて除去平坦化する。これにより図18
（ｅ）の構造を得る。ここで、ポリッシュ装置は図５に
示した常用の装置を用いて行った。この時のポリッシュ
条件は、例えば以下に示す条件で行った。 研磨プレート 回転数：３７（ｒｐｍ） ウェハー保持試料台回転数：１７（ｒｐｍ） 研磨時の加圧：５．５×１０3 （Ｐａ） スラリー流量：２２５（ミリリットル／ｍｉｎ） パッド温度 ：４０（℃） スラリー ：シリカ（０．０２５〜０．０３５μｍ） ＫＯＨ（ｐＨ≦１０．５） 水
埋め込み材料５であるＳｉＯ2 と前記工程（４）でトレ
ンチ凹部41に突起状に残された第２のポリッシュストッ
パー層７であるシリコン窒化膜（突起部を31で示す）
を、ポリッシュ法にて除去平坦化する。これにより図18
（ｅ）の構造を得る。ここで、ポリッシュ装置は図５に
示した常用の装置を用いて行った。この時のポリッシュ
条件は、例えば以下に示す条件で行った。 研磨プレート 回転数：３７（ｒｐｍ） ウェハー保持試料台回転数：１７（ｒｐｍ） 研磨時の加圧：５．５×１０3 （Ｐａ） スラリー流量：２２５（ミリリットル／ｍｉｎ） パッド温度 ：４０（℃） スラリー ：シリカ（０．０２５〜０．０３５μｍ） ＫＯＨ（ｐＨ≦１０．５） 水
【０１４３】このポリッシュ工程において、ポリッシュ
ストッパー層３，７（Ｓｉ3 Ｎ4 ）と埋め込み材料５
（ＳｉＯ2 ）の選択比は、ＳｉＯ2 ／Ｓｉ3 Ｎ4 ＝４〜
６であり、しかも単位面積当たりのストッパー材料であ
るＳｉ3 Ｎ4 はウェハーの位置によらず一定以上あるの
で、孤立パターン61をオーバーポリッシュすること無く
十分平坦な形状を得ることが可能となる。
ストッパー層３，７（Ｓｉ3 Ｎ4 ）と埋め込み材料５
（ＳｉＯ2 ）の選択比は、ＳｉＯ2 ／Ｓｉ3 Ｎ4 ＝４〜
６であり、しかも単位面積当たりのストッパー材料であ
るＳｉ3 Ｎ4 はウェハーの位置によらず一定以上あるの
で、孤立パターン61をオーバーポリッシュすること無く
十分平坦な形状を得ることが可能となる。
【０１４４】また、一般にポリッシュ法による平坦化を
行うとき、同じ材質でも突起部は平坦部よりもポリッシ
ュレートがはるかに大きいことが知られており、たとえ
図２（ｄ）に示した突起部31が発生したとしても、良好
な平坦化形状を得ることが可能となる。
行うとき、同じ材質でも突起部は平坦部よりもポリッシ
ュレートがはるかに大きいことが知られており、たとえ
図２（ｄ）に示した突起部31が発生したとしても、良好
な平坦化形状を得ることが可能となる。
【０１４５】（６）次に、エッチングストッパー層22で
あるＰｏｌｙ−Ｓｉをストッパーとして、マグネトロン
ＲＩＥを用いて全面エッチバックを行う。この時のエッ
チング条件としては、例えば以下の条件を用いた。 使用ガス系：Ｃ3 Ｆ8 ／Ｏ2 ＝４５／１５（ｓｃｃｍ） ＲＦパワー：１２００（Ｗ） 圧 力 ：２（Ｐａ）
あるＰｏｌｙ−Ｓｉをストッパーとして、マグネトロン
ＲＩＥを用いて全面エッチバックを行う。この時のエッ
チング条件としては、例えば以下の条件を用いた。 使用ガス系：Ｃ3 Ｆ8 ／Ｏ2 ＝４５／１５（ｓｃｃｍ） ＲＦパワー：１２００（Ｗ） 圧 力 ：２（Ｐａ）
【０１４６】最後に、エッチングストッパー層22である
Ｐｏｌｙ−Ｓｉ及び酸化シリコン層21であるＳｉＯ2 を
それぞれＫＯＨ、弗酸にて除去する。これにより、図２
（ｆ）に示すような、トレンチアイソレーションが完成
する。
Ｐｏｌｙ−Ｓｉ及び酸化シリコン層21であるＳｉＯ2 を
それぞれＫＯＨ、弗酸にて除去する。これにより、図２
（ｆ）に示すような、トレンチアイソレーションが完成
する。
【０１４７】実施例11 本実施例はトレンチアイソレーションに応用したもので
ある。実施例10では埋め込み酸化膜及びポリッシュスト
ッパー層の形成に常圧ＣＶＤ法及び減圧ＣＶＤ法を用い
たが、ここでは、埋め込み平坦化膜及び第２のポリッシ
ュストッパーー層の形成に、バイアスＥＣＲ−ＣＶＤ法
（この方法は、エッチングと堆積とが同時進行的に行わ
れるので、埋め込み平坦化技術として好適である）を応
用し、トレンチをなす凹部41全面にポリッシュストッパ
ー層７を形成させる例である。次の（１）〜（７）の工
程を行った。
ある。実施例10では埋め込み酸化膜及びポリッシュスト
ッパー層の形成に常圧ＣＶＤ法及び減圧ＣＶＤ法を用い
たが、ここでは、埋め込み平坦化膜及び第２のポリッシ
ュストッパーー層の形成に、バイアスＥＣＲ−ＣＶＤ法
（この方法は、エッチングと堆積とが同時進行的に行わ
れるので、埋め込み平坦化技術として好適である）を応
用し、トレンチをなす凹部41全面にポリッシュストッパ
ー層７を形成させる例である。次の（１）〜（７）の工
程を行った。
【０１４８】実施例10と同様にシリコン等からなる半導
体基板１上に酸化シリコン層としての熱酸化膜21とポリ
ッシュのストッパー層３であるＳｉ3 Ｎ4 層のエッチン
グストッパー層としてのＰｏｌｙ−Ｓｉ層22及びポリッ
シュストッパー層３であるＳｉ3 Ｎ4 層を形成した後、
レジストプロセスを用いたＲＩＥ（リアクティブイオン
エッチング）工程により、トレンチを形成する。これに
より図19（ａ）の構造を得た。この時のＲＩＥ条件とし
ては、例えば以下の条件を用いた。 使用ガス系：Ｃ2 Ｃ１3 Ｆ8 ／ＳＦ6 ＝６０／１０（ｓ
ｃｃｍ） μ波パワー：８５０（Ｗ） ＲＦパワー：１５０（Ｗ） 圧 力 ：１．３３（Ｐａ）
体基板１上に酸化シリコン層としての熱酸化膜21とポリ
ッシュのストッパー層３であるＳｉ3 Ｎ4 層のエッチン
グストッパー層としてのＰｏｌｙ−Ｓｉ層22及びポリッ
シュストッパー層３であるＳｉ3 Ｎ4 層を形成した後、
レジストプロセスを用いたＲＩＥ（リアクティブイオン
エッチング）工程により、トレンチを形成する。これに
より図19（ａ）の構造を得た。この時のＲＩＥ条件とし
ては、例えば以下の条件を用いた。 使用ガス系：Ｃ2 Ｃ１3 Ｆ8 ／ＳＦ6 ＝６０／１０（ｓ
ｃｃｍ） μ波パワー：８５０（Ｗ） ＲＦパワー：１５０（Ｗ） 圧 力 ：１．３３（Ｐａ）
【０１４９】（２）次に、埋め込み能力の高くしかも埋
め込み平坦化形状が良好なバイアスＥＣＲ−ＣＶＤ法に
より、埋め込み材料５としてトレンチ凹部41〜43に酸化
シリコン膜を埋め込む。この時の埋め込み膜厚として
は、図19（ｂ）に示したように、トレンチ凹部41〜43の
膜厚がトレンチ深さよりもポリッシュストッパー層３の
分だけ薄くなるように形成する。この時のバイアスＥＣ
Ｒ−ＣＶＤ条件としては、例えば以下の条件を用いた。 使用ガス系：ＳｉＨ4 ／Ｎ2 Ｏ＝２０／３５（ｓｃｃ
ｍ） μ波パワー：１０００（Ｗ） ＲＦパワー：５００（Ｗ） 磁束密度 ：８．７５×１０-2（Ｔ） 圧 力 ：９．３×１０-2（Ｐａ）
め込み平坦化形状が良好なバイアスＥＣＲ−ＣＶＤ法に
より、埋め込み材料５としてトレンチ凹部41〜43に酸化
シリコン膜を埋め込む。この時の埋め込み膜厚として
は、図19（ｂ）に示したように、トレンチ凹部41〜43の
膜厚がトレンチ深さよりもポリッシュストッパー層３の
分だけ薄くなるように形成する。この時のバイアスＥＣ
Ｒ−ＣＶＤ条件としては、例えば以下の条件を用いた。 使用ガス系：ＳｉＨ4 ／Ｎ2 Ｏ＝２０／３５（ｓｃｃ
ｍ） μ波パワー：１０００（Ｗ） ＲＦパワー：５００（Ｗ） 磁束密度 ：８．７５×１０-2（Ｔ） 圧 力 ：９．３×１０-2（Ｐａ）
【０１５０】（３）続いて、バイアスＥＣＲ−ＣＶＤ法
にてポリッシュストッパー層３となるシリコン窒化膜を
形成する。シリコン窒化膜の膜厚としては、少なくとも
トレンチ形成時のポリッシュストッパー層３の膜厚以上
となるように形成する。これにより図19（ｃ）の構造を
得た。この時のバイアスＥＣＲ−ＣＶＤ条件としては、
例えば以下の条件を用いた。 使用ガス系：ＳｉＨ4 ／Ｎ2 ／Ａｒ＝２０／２０／１５
（ｓｃｃｍ） μ波パワー：５５０（Ｗ） ＲＦパワー：２００（Ｗ） 磁束密度 ：８．７５×１０-2（Ｔ） 圧 力 ：２．０×１０-1（Ｐａ）
にてポリッシュストッパー層３となるシリコン窒化膜を
形成する。シリコン窒化膜の膜厚としては、少なくとも
トレンチ形成時のポリッシュストッパー層３の膜厚以上
となるように形成する。これにより図19（ｃ）の構造を
得た。この時のバイアスＥＣＲ−ＣＶＤ条件としては、
例えば以下の条件を用いた。 使用ガス系：ＳｉＨ4 ／Ｎ2 ／Ａｒ＝２０／２０／１５
（ｓｃｃｍ） μ波パワー：５５０（Ｗ） ＲＦパワー：２００（Ｗ） 磁束密度 ：８．７５×１０-2（Ｔ） 圧 力 ：２．０×１０-1（Ｐａ）
【０１５１】バイアスＥＣＲ−ＣＶＤ法は、堆積（デ
ポ）とエッチング（スパッタエッチ）の同時競合反応を
利用しているため、面角度依存性を有している。よっ
て、基板水平面に対し或る面角度を持った領域以外は成
膜が起こらず、図19（ｃ）に示したような成膜形状とな
る。
ポ）とエッチング（スパッタエッチ）の同時競合反応を
利用しているため、面角度依存性を有している。よっ
て、基板水平面に対し或る面角度を持った領域以外は成
膜が起こらず、図19（ｃ）に示したような成膜形状とな
る。
【０１５２】（４）図20（ｄ）に示したように、レジス
ト８を、長いトレンチ凸部（図の左右の凸部）以外の部
分にパターニングして形成する。
ト８を、長いトレンチ凸部（図の左右の凸部）以外の部
分にパターニングして形成する。
【０１５３】（５）まず、長いトレンチの凸部上に形成
された第２のポリッシュストッパー層７である図の左右
のシリコン窒化膜をレジスト８をマスクとして等方エッ
チングにて除去する。この時のエッチング条件として
は、例えば以下に示す条件を用いた。 使用エッチング液：リン酸 温度：１５０（℃） （この時のシリコン窒化膜とシリコン酸化膜の選択比は
約５０：１である。）
された第２のポリッシュストッパー層７である図の左右
のシリコン窒化膜をレジスト８をマスクとして等方エッ
チングにて除去する。この時のエッチング条件として
は、例えば以下に示す条件を用いた。 使用エッチング液：リン酸 温度：１５０（℃） （この時のシリコン窒化膜とシリコン酸化膜の選択比は
約５０：１である。）
【０１５４】次に、連続して、等方エッチングにて、長
い凸部上の余分な埋め込み材料５である酸化シリコン膜
を除去する。この時のエッチング条件としては、例えば
以下に示す条件を用いた。 使用エッチング液：ＨＦ：Ｈ2 Ｏ＝１：４０ （この時のＳｉＯ2 とＳｉ3 Ｎ4 の選択比は約８：１で
ある。）
い凸部上の余分な埋め込み材料５である酸化シリコン膜
を除去する。この時のエッチング条件としては、例えば
以下に示す条件を用いた。 使用エッチング液：ＨＦ：Ｈ2 Ｏ＝１：４０ （この時のＳｉＯ2 とＳｉ3 Ｎ4 の選択比は約８：１で
ある。）
【０１５５】このとき、長い凸部上の余分な酸化シリコ
ン膜は、下地のポリッシュストッパー層３，７である。
Ｓｉ3 Ｎ4 膜が現れるまでエッチングを行っても全く問
題はない。その後で、レジスト８を除去する。これによ
り図20（ｅ）の構造を得る。
ン膜は、下地のポリッシュストッパー層３，７である。
Ｓｉ3 Ｎ4 膜が現れるまでエッチングを行っても全く問
題はない。その後で、レジスト８を除去する。これによ
り図20（ｅ）の構造を得る。
【０１５６】（６）前記工程（５）で形成された突起状
の余分な酸化シリコン膜52をポリッシュにて除去する。
このとき平坦化するのは、突起状の余分な酸化シリコン
膜52のみなのでポリッシュ時間も少なく、かつ単位面積
当たりのポリッシュストッパー層３，７（Ｓｉ3 Ｎ4 ）
はウェハーの位置によらず一定以上あるので、孤立パタ
ーン６１をオーバーポリッシュすること無く十分平坦な
形状を得ることが可能となる（図４（ｅ）参照）。これ
により、図21（ｆ）の構造を得る。
の余分な酸化シリコン膜52をポリッシュにて除去する。
このとき平坦化するのは、突起状の余分な酸化シリコン
膜52のみなのでポリッシュ時間も少なく、かつ単位面積
当たりのポリッシュストッパー層３，７（Ｓｉ3 Ｎ4 ）
はウェハーの位置によらず一定以上あるので、孤立パタ
ーン６１をオーバーポリッシュすること無く十分平坦な
形状を得ることが可能となる（図４（ｅ）参照）。これ
により、図21（ｆ）の構造を得る。
【０１５７】（７）マグネトロンＲＩＥにより、ＳｉＯ
2 とＳｉ3 Ｎ4 の選択比が１：１となる条件にて全面エ
ッチバックを行う。この時のエッチバック条件として
は、例えば以下の条件を用いた。 使用ガス系：Ｃ3 Ｆ8 ＝４５／１５（ｓｃｃｍ） ＲＦパワー：１２００（Ｗ） 圧 力 ：２（Ｐａ）
2 とＳｉ3 Ｎ4 の選択比が１：１となる条件にて全面エ
ッチバックを行う。この時のエッチバック条件として
は、例えば以下の条件を用いた。 使用ガス系：Ｃ3 Ｆ8 ＝４５／１５（ｓｃｃｍ） ＲＦパワー：１２００（Ｗ） 圧 力 ：２（Ｐａ）
【０１５８】最後に層22等を形成するＰｏｌｙ−Ｓｉ、
ＳｉＯ2 をそれぞれホットリン酸及び弗酸にて除去す
る。これにより図21（ｇ）に示すトレンチアイソレーシ
ョンが完成する。
ＳｉＯ2 をそれぞれホットリン酸及び弗酸にて除去す
る。これにより図21（ｇ）に示すトレンチアイソレーシ
ョンが完成する。
【０１５９】尚、本発明は当然のことながら本実施例に
限定されるものではなく、本発明の範囲を逸脱しない限
り、各構成は適宜採択できるものであり、例えば、ポリ
ッシュストッパー層については、埋め込み材料層よりも
ポリッシュレートの低いポリッシュストッパー層であれ
ば材料及びプロセス条件等は適宜変更可能である等、各
種の態様をとってよいものである。
限定されるものではなく、本発明の範囲を逸脱しない限
り、各構成は適宜採択できるものであり、例えば、ポリ
ッシュストッパー層については、埋め込み材料層よりも
ポリッシュレートの低いポリッシュストッパー層であれ
ば材料及びプロセス条件等は適宜変更可能である等、各
種の態様をとってよいものである。
【０１６０】
【発明の効果】本発明によれば、広い（長い）凸部領域
上に埋め込み材料が残ることなく平坦化を達成でき、よ
って平坦性の良好なトレンチアイソレーションを形成で
きる手段、及びこのようなトレンチアイソレーションを
形成した半導体装置の製造手段を提供することができ
る。
上に埋め込み材料が残ることなく平坦化を達成でき、よ
って平坦性の良好なトレンチアイソレーションを形成で
きる手段、及びこのようなトレンチアイソレーションを
形成した半導体装置の製造手段を提供することができ
る。
【０１６１】また本発明によれば、埋め込み後平坦化を
行うポリッシュ工程を備えた半導体装置の製造方法にお
いて、被ポリッシュ部上にポリッシュストッパの作用を
示す部分の分布に疎密がある場合にあっても、単位面積
当たりの該ストッパ層の面積比が低い部分でも良好な平
坦化形状を形成することができる半導体装置の製造方法
を提供することができる。
行うポリッシュ工程を備えた半導体装置の製造方法にお
いて、被ポリッシュ部上にポリッシュストッパの作用を
示す部分の分布に疎密がある場合にあっても、単位面積
当たりの該ストッパ層の面積比が低い部分でも良好な平
坦化形状を形成することができる半導体装置の製造方法
を提供することができる。
【図１】実施例１の工程を示す。
【図２】実施例１の工程を示す。
【図３】実施例２の工程を示す。
【図４】実施例２の工程を示す。
【図５】実施例で用いたポリッシャー装置を示す。
【図６】実施例５の工程を示す。
【図７】実施例６の工程を示す。
【図８】実施例６の工程を示す。
【図９】実施例７の工程を示す。
【図10】実施例７の工程を示す。
【図11】実施例８の工程を示す。
【図12】実施例８の工程を示す。
【図13】実施例８の工程を示す。
【図14】実施例９の工程を示す。
【図15】実施例９の工程を示す。
【図16】実施例９の工程を示す。
【図17】実施例10の工程を示す。
【図18】実施例10の工程を示す。
【図19】実施例11の工程を示す。
【図20】実施例11の工程を示す。
【図21】実施例11の工程を示す。
【図22】背景技術を示す。
【図23】従来技術の問題点を示す。
【図24】従来技術の問題点を示す。
【図25】従来技術の問題点を示す。
【図26】従来技術の問題点を示す。
１ 基板 ２ エッチングストッパ層 41〜43 溝（トレンチ） ５ 埋め込み材料 61〜63 凸部パターン ７，71〜72ｃ 凸部パターン
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平4−35676 (32)優先日 平４(1992)１月27日 (33)優先権主張国 日本（ＪＰ）
Claims (26)
- 【請求項１】エッチングと堆積とを同時進行的に行う堆
積手段によりトレンチを埋め込む埋め込み工程と、ポリ
ッシュにより埋め込み材料を平坦化するポリッシュ工程
とを含むトレンチアイソレーションの形成方法におい
て、 ポリッシュ工程前に、埋め込み材料を等方的にエッチン
グする等方エッチング工程を少なくとも含むことを特徴
とするトレンチアイソレーションの形成方法。 - 【請求項２】３層構造からなるエッチングストッパ層を
有し、 そのエッチングストッパ層の上層が埋め込み材料のポリ
ッシュレートより小さいレートを有しかつエッチングレ
ートも埋め込み材料より小さいレートである膜で形成さ
れ、 中間層が上層のエッチレートより小さいエッチレートを
有する膜で形成され、 下層が中間層より小さいエッチレートでなおかつ基板よ
りエッチレートの大きい膜で形成された構造においてト
レンチを形成することを特徴とする請求項１に記載のト
レンチアイソレーションの形成方法。 - 【請求項３】請求項１に記載のトレンチアイソレーショ
ンの形成方法を用いることによってトレンチアイソレー
ションを形成する半導体装置の製造方法。 - 【請求項４】請求項２に記載のトレンチアイソレーショ
ンの形成方法を用いることによってトレンチアイソレー
ションを形成する半導体装置の製造方法。 - 【請求項５】バイアスＥＣＲ−ＣＶＤ法によりトレンチ
を埋め込む埋め込み工程と、 埋め込み材料を等方的にエッチングすることにより広い
凸部領域上の埋め込み材料をエッチングする等方エッチ
ング工程と、 ポリッシュにより埋め込み材料を平坦化するポリッシュ
工程とを含む工程によりトレンチアイソレーションを形
成する半導体装置の製造方法。 - 【請求項６】トレンチアイソレーションを形成する基板
が３層構造から成るエッチングストッパ層を有し、 該エッチングストッパ層の上層がシリコンナイトライド
から成り、中間層がポリシリコンから成り、下層が二酸
化シリコン膜から成る構造においてトレンチを形成する
ことによって、トレンチアイソレーションを形成する半
導体装置の製造方法。 - 【請求項７】複数の凸部パターンにより形成された凹部
を埋め込み材料により埋め込む工程と、凸部パターン上
に形成された埋め込み材料をポリッシュにより平坦化す
る工程を含むポリッシュ工程を備えた半導体装置の製造
方法において、 ポリッシュのストッパ層の密度が疎である部分に、あら
かじめポリッシュのストッパ層となるパターンを形成
し、該パターンは最終的には除去することを特徴とする
ポリッシュ工程を備えた半導体装置の製造方法。 - 【請求項８】広い凸部領域と狭い凸部狭域とを有する複
数の凸部パターンを有する半導体基板上において、該複
数の凸部パターンにより形成された凹部を埋め込み材料
により埋め込む工程と、凸部パターン上に形成された埋
め込み材料をポリッシュにより平坦化する工程を含むポ
リッシュ工程を備えた半導体装置の製造方法において、 ポリッシュのストッパ層の密度が疎である部分に、あら
かじめポリッシュのストッパ層となるパターンでかつ最
終的には除去するものであるパターンを形成する工程
と、 ポリッシュによる平坦化工程に先立って広い凸部領域上
の埋め込み材料を少なくとも部分的にエッチングする工
程とを備えることを特徴とするポリッシュ工程を備えた
半導体装置の製造方法。 - 【請求項９】基板上に複数の凸部パターンが形成され、
これらの間の凹部により構成される溝に埋め込みを行う
場合、ポリッシュのストッパ層が形成されている凸部パ
ターンの密度が疎である部分については、あらかじめポ
リッシュのストッパ層となるパターンを形成して凸部が
均一に分布する構造としてストッパ層の面積の占める率
が均等になるようにし、その後埋め込み材料を堆積し、
次いで凸部パターン及び前記あらかじめ形成したパター
ン上の埋め込み材料をポリッシュで除去して平坦化構造
を得る工程を備えた半導体装置の製造方法。 - 【請求項10】埋め込み材料が二酸化シリコンであり、ポ
リッシュのストッパとなる層がシリコンナイトライドか
ら成る請求項７ないし９のいずれかに記載の半導体装置
の製造方法。 - 【請求項11】埋め込み材料が二酸化シリコンであり、埋
め込み材料の形成にバイアスＥＣＲ−ＣＶＤ法を用いる
請求項７ないし10のいずれかに記載の半導体装置の製造
方法。 - 【請求項12】埋め込み材料が二酸化シリコンであり、埋
め込み材料の形成に常圧ＣＶＤ法を用いる請求項７ない
し10のいずれかに記載の半導体装置の製造方法。 - 【請求項13】有機シリコン系ガスを用いてＣＶＤ二酸化
シリコンを形成する請求項12に記載の半導体装置の製造
方法。 - 【請求項14】ポリッシュのストッパとなる層がシリコン
ナイトライドから成り、ポリッシュによる平坦化工程に
先立って広い凸部領域上の埋め込み材料を少なくとも部
分的に除去する工程が、被エッチング部以外をレジスト
でマスクして等方エッチングする手段によることを特徴
とする請求項８に記載の半導体装置の製造方法。 - 【請求項15】複数の凹部が形成された基板上に堆積手段
により凹部埋め込み材料を形成する埋め込み工程と、ポ
リッシュにより埋め込み材料を平坦化するポリッシュ工
程とを含む半導体装置の製造方法において、 ポリッシュ工程の後に基板上にレジストを形成するレジ
スト形成工程と、 被埋め込み凹部以外の部分に残存する埋め込み材料を露
出させてレジストパターンを形成するレジストパターン
形成工程と、 レジストパターンをマスクとして、被埋め込み凹部以外
の部分に残存する埋め込み材料を除去する除去工程を備
えることを特徴とする半導体装置の製造方法。 - 【請求項16】複数の凹部が形成された基板上に堆積手段
により凹部埋め込み材料を形成する埋め込み工程と、ポ
リッシュにより埋め込み材料を平坦化するポリッシュ工
程とを含む半導体装置の製造方法において、 基板上に平坦化層を形成する平坦化層形成工程と、 平坦化層と埋め込み材料とのエッチング速度が等しい条
件でエッチバックするエッチバック工程を備えることを
特徴とする半導体装置の製造方法。 - 【請求項17】バイアスＥＣＲ−ＣＶＤ法により、ポリッ
シュのストッパとなる層としてのシリコンナイトライド
膜を有する基板上の複数の凹部を二酸化シリコンを埋め
込み材料として埋め込み、次にポリッシュにより埋め込
み材料を平坦化するポリッシュ工程を行い、このポリッ
シュ工程の後の基板上にレジストを形成するレジスト形
成工程と、被埋め込み凹部以外の部分に残存する埋め込
み材料である除去しきれない埋め込み材料を露出させて
レジストパターンを形成するレジストパターン形成工程
とを行い、次いで該レジストパターンをマスクとして、
被埋め込み凹部以外の部分に残存する埋め込み材料を除
去する除去工程を行うことにより、除去しきれない埋め
込み材料の残存なく埋め込み平坦化を行うことを特徴と
する半導体装置の製造方法。 - 【請求項18】複数の凹部が形成され、ポリッシュのスト
ッパとなる層としてシリコンナイトライド膜が形成され
た基板上に、バイアスＥＣＲ−ＣＶＤ法により二酸化シ
リコンを堆積して凹部埋め込み材料を形成する埋め込み
工程と、 ポリッシュにより埋め込み材料を平坦化するポリッシュ
工程と、 基板上にレジストまたはＳＯＧにより平坦化層を形成す
る平坦化層形成工程と、 平坦化層と埋め込み材料とのエッチング速度が等しい条
件でエッチバックするエッチバック工程を備えることを
特徴とする半導体装置の製造方法。 - 【請求項19】上部にポリッシュのストッパ層を備えた複
数の凸部パターンを形成する工程と、該複数の凸部パタ
ーンにより形成された凹部を埋め込み材料により埋め込
む工程と、凸部パターン上に形成された埋め込み材料を
ポリッシュにより平坦化する工程を含むポリッシュ工程
を備えた半導体装置の製造方法において、 凹部埋め込み後、少なくとも、前記凹部の埋め込み材料
上に、第２のポリッシュストッパ層を形成することを特
徴とするポリッシュ工程を備えた半導体装置の製造方
法。 - 【請求項20】上部にポリッシュのストッパ層を備えた複
数の凸部パターンを形成する工程と、該複数の凸部パタ
ーンにより形成された広い凹部と狭い凹部とを含む複数
の凹部を埋め込み材料により埋め込む工程と、凸部パタ
ーン上に形成された埋め込み材料をポリッシュにより平
坦化する工程を含むポリッシュ工程を備えた半導体装置
の製造方法において、 凹部埋め込み後、少なくとも、前記凹部の埋め込み材料
上全面に、第２のポリッシュストッパ層を形成すること
を特徴とするポリッシュ工程を備えた半導体装置の製造
方法。 - 【請求項21】上部にポリッシュのストッパ層であるシリ
コンナイトライド層とこのシリコンナイトライド層のエ
ッチングストッパ層であるポリＳｉ層とを備えた基板上
に複数の凸部パターンを形成し、該複数の凸部パターン
により形成された凹部を二酸化シリコンを埋め込み材料
としてＣＶＤ法により形成し、その凹部埋め込み後、全
面に第２のポリッシュストッパ層を形成し、レジストを
用いたエッチング工程によって、前記ポリッシュのスト
ッパ層の密度が疎である部分の広い凹部の埋め込み材料
上にのみ第２のポリッシュストッパ層を残し、その後、
凹部パターン上に形成された埋め込み材料をポリッシュ
により平坦化する工程を行う半導体装置の製造方法。 - 【請求項22】二酸化シリコンである埋め込み材料の形成
は、Ｏ3 −ＴＥＯＳ−ＣＶＤ法によることを特徴とする
請求項21に記載の半導体装置の製造方法。 - 【請求項23】埋め込み材料の形成及びポリッシュのスト
ッパ層をＣＶＤ法により形成する請求項19ないし22のい
ずれかに記載の半導体装置の製造方法。 - 【請求項24】埋め込み材料の形成及びポリッシュのスト
ッパ層を、エッチングと堆積とを同時進行的に行う堆積
手段によって形成する請求項19ないし22のいずれかに記
載の半導体装置の製造方法。 - 【請求項25】エッチングと堆積とを同時進行的に行う堆
積手段が、バイアスＥＣＲ−ＣＶＤ法である請求項24に
記載の半導体装置の製造方法。 - 【請求項26】トレンチをなす凹部の全面に第２のポリッ
シュストッパ層を形成する請求項24または25に記載の半
導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE69232648T DE69232648T2 (de) | 1991-11-29 | 1992-11-25 | Verfahren zur Herstellung einer Grabenisolation mittels eines Polierschritts und Herstellungsverfahren für eine Halbleitervorrichtung |
| US07/981,831 US5498565A (en) | 1991-11-29 | 1992-11-25 | Method of forming trench isolation having polishing step and method of manufacturing semiconductor device |
| EP92120116A EP0545263B1 (en) | 1991-11-29 | 1992-11-25 | Method of forming trench isolation having polishing step and method of manufacturing semiconductor device |
| US09/041,275 USRE38363E1 (en) | 1991-11-29 | 1998-03-12 | Method of forming trench isolation having polishing step and method of manufacturing semiconductor device |
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34026991 | 1991-11-29 | ||
| JP34026091 | 1991-11-29 | ||
| JP36053091 | 1991-12-30 | ||
| JP3-340260 | 1992-01-27 | ||
| JP3567692 | 1992-01-27 | ||
| JP3-360530 | 1992-01-27 | ||
| JP4-35676 | 1992-01-27 | ||
| JP3-340269 | 1992-01-27 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17535998A Division JP3257511B2 (ja) | 1998-06-08 | 1998-06-08 | ポリッシュ工程を備えた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05275527A true JPH05275527A (ja) | 1993-10-22 |
| JP2874486B2 JP2874486B2 (ja) | 1999-03-24 |
Family
ID=27460130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4285052A Expired - Lifetime JP2874486B2 (ja) | 1991-11-29 | 1992-09-30 | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | USRE38363E1 (ja) |
| JP (1) | JP2874486B2 (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0845882A (ja) * | 1994-07-30 | 1996-02-16 | Nec Corp | 半導体装置の製造方法 |
| KR980006093A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 반도체 소자의 소자분리 방법 |
| JPH11289094A (ja) * | 1998-04-04 | 1999-10-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001044272A (ja) * | 1999-07-27 | 2001-02-16 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
| JP2001176959A (ja) * | 1999-12-15 | 2001-06-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6352928B2 (en) | 1999-06-02 | 2002-03-05 | Sharp Kabushiki Kaisha | Method of forming trench isolation |
| KR100355872B1 (ko) * | 1999-12-31 | 2002-10-12 | 아남반도체 주식회사 | 반도체 소자의 평탄화 방법 |
| KR20020086099A (ko) * | 2001-05-11 | 2002-11-18 | 아남반도체 주식회사 | 반도체 소자 분리를 위한 트렌치 제조 방법 |
| US6677623B2 (en) | 1996-05-28 | 2004-01-13 | Kabushiki Kaisha Toshiba | Bed structure underlying electrode pad of semiconductor device and method for manufacturing same |
| JP2004511086A (ja) * | 2000-09-05 | 2004-04-08 | モトローラ・インコーポレイテッド | マイクロ電子デバイスにおける均一な研磨の方法 |
| JP2004172567A (ja) * | 2002-11-18 | 2004-06-17 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| KR100458475B1 (ko) * | 1997-06-30 | 2005-02-23 | 주식회사 하이닉스반도체 | 반도체소자의평탄화방법 |
| KR100483057B1 (ko) * | 1997-11-26 | 2005-08-24 | 주식회사 하이닉스반도체 | 반도체소자의평탄화방법 |
| US7009233B2 (en) | 1999-12-03 | 2006-03-07 | Hitachi Ulsi System Co., Ltd. | Semiconductor integrated circuit device including dummy patterns located to reduce dishing |
| JP2006128709A (ja) * | 1997-03-31 | 2006-05-18 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| US7163870B2 (en) | 1997-03-31 | 2007-01-16 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| JP2009081453A (ja) * | 2008-11-17 | 2009-04-16 | Renesas Technology Corp | 半導体装置 |
| JP2011035413A (ja) * | 1997-03-31 | 2011-02-17 | Renesas Electronics Corp | 半導体集積回路装置 |
| JP2012004592A (ja) * | 2011-08-31 | 2012-01-05 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2013207174A (ja) * | 2012-03-29 | 2013-10-07 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2016031939A (ja) * | 2014-07-25 | 2016-03-07 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI320214B (en) * | 2002-08-22 | 2010-02-01 | Method of forming a trench isolation structure | |
| US10636673B2 (en) * | 2017-09-28 | 2020-04-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming semiconductor device structure |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163817A (ja) * | 1983-03-08 | 1984-09-14 | Nec Corp | 半導体装置用基板 |
| US4571819A (en) * | 1984-11-01 | 1986-02-25 | Ncr Corporation | Method for forming trench isolation structures |
| JPS6428925A (en) * | 1987-07-24 | 1989-01-31 | Semiconductor Energy Lab | Formation of insulating film |
| JPS6484634A (en) * | 1987-09-28 | 1989-03-29 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4836885A (en) | 1988-05-03 | 1989-06-06 | International Business Machines Corporation | Planarization process for wide trench isolation |
| US4954459A (en) * | 1988-05-12 | 1990-09-04 | Advanced Micro Devices, Inc. | Method of planarization of topologies in integrated circuit structures |
| JP2517751B2 (ja) * | 1988-12-13 | 1996-07-24 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPH02294050A (ja) * | 1989-05-09 | 1990-12-05 | Sony Corp | トレンチ埋め込み方法 |
| JP3231754B2 (ja) * | 1989-10-25 | 2001-11-26 | ソニー株式会社 | 半導体装置の製造方法 |
| EP0424608B1 (en) * | 1989-10-25 | 1993-12-01 | International Business Machines Corporation | Forming wide dielectric filled isolation trenches in semiconductors |
| JP3123061B2 (ja) * | 1990-06-13 | 2001-01-09 | ソニー株式会社 | バイアスｅｃｒ―ｃｖｄ法による埋め込み平坦化方法 |
| JP3139860B2 (ja) | 1992-12-01 | 2001-03-05 | アピックヤマダ株式会社 | 樹脂モールド装置 |
-
1992
- 1992-09-30 JP JP4285052A patent/JP2874486B2/ja not_active Expired - Lifetime
-
1998
- 1998-03-12 US US09/041,275 patent/USRE38363E1/en not_active Expired - Lifetime
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0845882A (ja) * | 1994-07-30 | 1996-02-16 | Nec Corp | 半導体装置の製造方法 |
| US6677623B2 (en) | 1996-05-28 | 2004-01-13 | Kabushiki Kaisha Toshiba | Bed structure underlying electrode pad of semiconductor device and method for manufacturing same |
| KR980006093A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 반도체 소자의 소자분리 방법 |
| US8022550B2 (en) | 1997-03-31 | 2011-09-20 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
| JP2011035413A (ja) * | 1997-03-31 | 2011-02-17 | Renesas Electronics Corp | 半導体集積回路装置 |
| US7250682B2 (en) | 1997-03-31 | 2007-07-31 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US7274074B2 (en) | 1997-03-31 | 2007-09-25 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US8420527B2 (en) | 1997-03-31 | 2013-04-16 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
| US7199432B2 (en) | 1997-03-31 | 2007-04-03 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US7187039B2 (en) | 1997-03-31 | 2007-03-06 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US7163870B2 (en) | 1997-03-31 | 2007-01-16 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US7554202B2 (en) | 1997-03-31 | 2009-06-30 | Renesas Technology Corp | Semiconductor integrated circuit device |
| US7474003B2 (en) | 1997-03-31 | 2009-01-06 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US7678684B2 (en) | 1997-03-31 | 2010-03-16 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| JP2006128709A (ja) * | 1997-03-31 | 2006-05-18 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| US7626267B2 (en) | 1997-03-31 | 2009-12-01 | Renesas Technology Corporation | Semiconductor integrated circuit device including wiring lines and interconnections |
| KR100458475B1 (ko) * | 1997-06-30 | 2005-02-23 | 주식회사 하이닉스반도체 | 반도체소자의평탄화방법 |
| KR100483057B1 (ko) * | 1997-11-26 | 2005-08-24 | 주식회사 하이닉스반도체 | 반도체소자의평탄화방법 |
| JPH11289094A (ja) * | 1998-04-04 | 1999-10-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6352928B2 (en) | 1999-06-02 | 2002-03-05 | Sharp Kabushiki Kaisha | Method of forming trench isolation |
| JP2001044272A (ja) * | 1999-07-27 | 2001-02-16 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
| US9275956B2 (en) | 1999-12-03 | 2016-03-01 | Renesas Electronics Corporation | Semiconductor integrated circuit device and process for manufacturing the same |
| US8558352B2 (en) | 1999-12-03 | 2013-10-15 | Renesas Electronics Corporation | Semiconductor integrated circuit device and process for manufacturing the same |
| US7327014B2 (en) | 1999-12-03 | 2008-02-05 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for manufacturing the same |
| US7154164B2 (en) | 1999-12-03 | 2006-12-26 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for manufacturing the same |
| US7112870B2 (en) | 1999-12-03 | 2006-09-26 | Renesas Technology Corp. | Semiconductor integrated circuit device including dummy patterns located to reduce dishing |
| US7009233B2 (en) | 1999-12-03 | 2006-03-07 | Hitachi Ulsi System Co., Ltd. | Semiconductor integrated circuit device including dummy patterns located to reduce dishing |
| US7696608B2 (en) | 1999-12-03 | 2010-04-13 | Hitachi Ulsi Systems Co., Ltd. | Semiconductor integrated circuit device and process for manufacturing the same |
| US9059100B2 (en) | 1999-12-03 | 2015-06-16 | Renesas Electronics Corporation | Semiconductor integrated circuit device and process for manufacturing the same |
| US8569107B2 (en) | 1999-12-03 | 2013-10-29 | Renesas Electronics Corporation | Semiconductor integrated circuit device and process for manufacturing the same |
| US8183091B2 (en) | 1999-12-03 | 2012-05-22 | Renesas Electronics Corporation | Semiconductor integrated circuit device and process for manufacturing the same |
| JP2001176959A (ja) * | 1999-12-15 | 2001-06-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100355872B1 (ko) * | 1999-12-31 | 2002-10-12 | 아남반도체 주식회사 | 반도체 소자의 평탄화 방법 |
| JP2004511086A (ja) * | 2000-09-05 | 2004-04-08 | モトローラ・インコーポレイテッド | マイクロ電子デバイスにおける均一な研磨の方法 |
| KR20020086099A (ko) * | 2001-05-11 | 2002-11-18 | 아남반도체 주식회사 | 반도체 소자 분리를 위한 트렌치 제조 방법 |
| JP2004172567A (ja) * | 2002-11-18 | 2004-06-17 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2009081453A (ja) * | 2008-11-17 | 2009-04-16 | Renesas Technology Corp | 半導体装置 |
| JP2012004592A (ja) * | 2011-08-31 | 2012-01-05 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2013207174A (ja) * | 2012-03-29 | 2013-10-07 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2016031939A (ja) * | 2014-07-25 | 2016-03-07 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2874486B2 (ja) | 1999-03-24 |
| USRE38363E1 (en) | 2003-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05275527A (ja) | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 | |
| EP0545263B1 (en) | Method of forming trench isolation having polishing step and method of manufacturing semiconductor device | |
| US5923993A (en) | Method for fabricating dishing free shallow isolation trenches | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH0799237A (ja) | 集積回路の製造方法 | |
| US20020048959A1 (en) | Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow | |
| KR20030013761A (ko) | 트렌치 소자분리 구조체 및 그 형성 방법 | |
| US6057207A (en) | Shallow trench isolation process using chemical-mechanical polish with self-aligned nitride mask on HDP-oxide | |
| US6207533B1 (en) | Method for forming an integrated circuit | |
| JP3163719B2 (ja) | ポリッシュ工程を備えた半導体装置の製造方法 | |
| JPH0779129B2 (ja) | 誘電体充填分離トレンチ形成方法 | |
| US6335285B1 (en) | Method for manufacturing a globally planarized semiconductor device | |
| JP3946880B2 (ja) | 半導体装置のコンタクトプラグ形成方法 | |
| JP2000307001A (ja) | 半導体装置の製造方法 | |
| KR100225550B1 (ko) | 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법 | |
| US6964598B1 (en) | Polishing apparatus and method for forming an integrated circuit | |
| US6352928B2 (en) | Method of forming trench isolation | |
| JP3257511B2 (ja) | ポリッシュ工程を備えた半導体装置の製造方法 | |
| US6443809B1 (en) | Polishing apparatus and method for forming an integrated circuit | |
| JP2000164690A (ja) | 半導体装置の製造方法 | |
| KR100252692B1 (ko) | 폴리쉬공정을 구비한 트렌치아이솔레이션의 형성방법 및 반도체장치의 제조방법 | |
| JPH0951034A (ja) | 半導体装置の製造方法 | |
| JPH1140669A (ja) | 多層配線構造とその製造方法 | |
| KR100390838B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 형성방법 | |
| JP2002026117A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 14 |