JP2001044272A

JP2001044272A - 半導体装置の製造方法

Info

Publication number: JP2001044272A
Application number: JP11211672A
Authority: JP
Inventors: 昭彦 ▲鼓▼谷; Akihiko Kotani; Yasuyuki Kamata; 泰幸鎌田
Original assignee: Matsushita Electronics Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-07-27
Filing date: 1999-07-27
Publication date: 2001-02-16

Abstract

(57)【要約】【課題】シリコン基板に埋め込み絶縁分離膜を形成し
かつ表面の平坦性に優れた半導体装置の製造方法を提供
する。【解決手段】シリコン基板１の上に凹部４を形成する
工程と、シリコン基板１の上に絶縁膜５を形成する工程
と、絶縁膜５の上に凹部４を覆うホトレジストパターン
６ｂを選択的に形成する工程と、ホトレジストパターン
６ｂをマスクにして絶縁膜５を所望の深さにエッチング
除去する工程と、ホトレジストパターン６ｂを除去した
後化学的機械的研磨する工程とを有するもので、凹部４
に分離絶縁膜９が埋め込まれかつ表面の平坦性に優れた
半導体装置を実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものである。

【０００２】

【従来の技術】近年、半導体装置特にメモリやマイコン
の高性能化、高速化に伴い、加工寸法の微細化は必須技
術となってきた。そのためには半導体装置の微細パター
ンを容易に形成するため、どれだけ表面を平坦化できる
かが大きな課題となっている。

【０００３】最近になって、半導体基板上に絶縁膜を形
成した後に化学的機械的研磨（Chemical mechanical po
lishing）を施すことによって半導体基板の表面を平坦
化する方法が採用されるようになってきた。

【０００４】以下に従来の半導体装置の製造方法につい
て図面を参照しながら説明する。

【０００５】図７（ａ）〜（ｃ）は従来の半導体装置の
製造方法における第１の例を説明するための工程断面図
である。これは半導体基板に凹部を設け、その凹部に素
子分離用の埋込み絶縁膜を形成する工程である。

【０００６】まず半導体基板４１の上にシリコン熱酸化
膜（図示せず）を形成した後、ＣＶＤ法などによりシリ
コン窒化膜４２を形成する。さらに全面にホトレジスト
膜を形成し、ホトリソ工程により図７（ａ）に示すよう
に半導体基板４１に凹部４３を形成する。

【０００７】次に図７（ｂ）に示すように、ＣＶＤ法に
よりシリコン酸化膜４４を全面に形成する。次に半導体
基板４１の全面を化学的機械的研磨することによって凹
部４３に埋め込みシリコン酸化膜４５が形成される。シ
リコン窒化膜４２は化学的機械的研磨に対してシリコン
酸化膜４４より研磨されにくいため、ストッパー膜とし
て働くものである。

【０００８】しかしながら、この状態で化学的機械的研
磨した場合、表面の凹凸状態によっては充分な平坦性が
得られないことがあり、図７（ｃ）に示すように残膜４
６が残ることがある。すなわち、凹部４３の上ではシリ
コン酸化膜４４は下地の影響を受けており、化学的機械
的研磨を施したときに研磨の速度が速く、場合によって
はシリコン窒化膜４２を研磨してしまうことがある。こ
のように、凹部４３の近傍のシリコン窒化膜４２を所定
の厚さに残そうとするとその他の領域ではシリコン酸化
膜４４の残膜４６が発生し、残膜４６が発生しないよう
にしようとすると凹部４３の近傍のシリコン窒化膜４２
が研磨され過ぎることになる。

【０００９】図８（ａ）〜（ｃ）は、従来の半導体装置
の製造方法における第２の例を説明するための工程断面
図である。これは多層配線形成工程において導体配線の
上に層間絶縁膜を形成する工程である。

【００１０】まず図８（ａ）に示すように、半導体基板
４１の上に第１の層間絶縁膜４７が形成されており、そ
の上に導体配線４８が形成されている。次に図８（ｂ）
に示すように、導体配線４８を覆ってＣＶＤ法によりシ
リコン酸化膜４９を形成する。このときシリコン酸化膜
４９は導体配線４８の凹凸に沿った形で形成される。

【００１１】次に全面を化学的機械的研磨して表面の凹
凸を平滑にするが、図８（ｃ）に示すように、導体配線
４８の密度が高い場所では領域５０のように表面が平坦
化されるが、導体配線４８の密度が低い場所では領域５
１のようにシリコン酸化膜４９が厚く残ることがある。

【００１２】また図７（ｃ）で示した従来の半導体装置
の製造方法における残膜４６をなくすために、図９に示
す方法が開発されている（特開平７−１４７２７８号公
報参照）。

【００１３】図９（ａ）〜（ｅ）は従来の半導体装置の
製造方法における上記文献に記載された第３の例を示す
工程断面図である。

【００１４】まず半導体基板４１の上にシリコン熱酸化
膜（図示せず）を形成した後、ＣＶＤ法などによりシリ
コン窒化膜４２を形成する。さらに全面にホトレジスト
膜を形成し、第１のマスクを用いてホトリソ工程により
図９（ａ）に示すように半導体基板４１に凹部４３を形
成する。次に図９（ｂ）に示すようにシリコン酸化膜５
２を全面に形成する。

【００１５】次にホトレジスト膜を形成した後、第１の
マスクを反転した第２のマスクを用いて、図９（ｃ）に
示すレジストパターン５３を形成する。このレジストパ
ターン５３をマスクにしてシリコン酸化膜５２をエッチ
ングし、凹部４３を埋めて分離絶縁膜５４が形成され
る。レジストパターン５３を除去した状態を図９（ｄ）
に示したが、凹部４３の側壁部に相当する場所に突起５
５が残る。次に化学的機械的研磨を施し、図９（ｅ）に
示すように平坦化する。

【００１６】

【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置の製造方法における第１、第２の例にお
いては表面の凹凸状態または凹凸の疎密度によっては十
分な平坦化が得られないことがある。平坦性の不足は特
に半導体基板の活性領域を分離するための分離絶縁膜形
成のときに問題となる。

【００１７】すなわち化学的機械的研磨を行う際に図７
に示したように広い領域上のシリコン酸化膜４４をすべ
て取り除こうとすると、微細な絶縁分離領域上のシリコ
ン窒化膜４２が研磨され過ぎて埋め込みシリコン酸化膜
４５が薄くなる結果、活性領域のパターンによって形状
ばらつきが生じ、素子の電気特性のばらつきが増大する
ことになる。

【００１８】一方化学的機械的研磨を行う際に微細な絶
縁分離領域上の埋め込みシリコン酸化膜４５がちょうど
埋め込まれた状態で研磨をストップすると、広い領域上
に図７（ｃ）に示す残膜４６が発生する。その結果、以
降の工程でシリコン窒化膜４２をエッチング除去する際
に、残膜４６がエッチングに対する防護膜となってその
下部のシリコン窒化膜４２がエッチングされないことが
ある。

【００１９】またこれらの例を改善した第３の例（図９
参照）においては、比較的大きな突起５５が残るため化
学的機械的研磨の際に突起５５に圧力が集中してその下
部の分離絶縁膜５４や半導体基板４１にクラックが発生
する場合がある。

【００２０】本発明は上記の従来の課題を解決するもの
で、活性領域のパターン形状に影響されることなく半導
体基板の凹部に絶縁膜が埋め込まれかつ表面が平坦な半
導体装置の製造方法および半導体基板上の絶縁膜の上に
形成された導電体膜からなる凸部を覆って表面が平坦な
層間絶縁膜が形成された半導体装置の製造方法を提供す
ることを目的とする。

【００２１】

【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置の製造方法は、半導体基板の所定
の個所に凹部を形成する工程と、半導体基板上に絶縁膜
を形成する工程と、ホトレジスト膜を形成する工程と、
凹部を覆うホトレジストパターンを形成する工程と、ホ
トレジストをマスクにして絶縁膜を所定の深さにエッチ
ング除去する工程と、ホトレジストパターンを除去した
後化学的機械的研磨を施す工程とを有し、この方法によ
って凹部に絶縁膜が埋め込まれかつ表面が平坦な半導体
装置が得られる。

【００２２】また本発明の他の半導体装置の製造方法、
半導体基板上の第１の絶縁膜の上に形成された導電体膜
からなる凸部を形成する工程と、凸部を含む半導体基板
上に第２の絶縁膜を形成する工程と、導電体膜からなる
凸部を覆うホトレジストパターンを形成する工程と、ホ
トレジストパターンをマスクにして第２の絶縁膜を所望
の深さ方向にエッチング除去する工程と、ホトレジスト
パターンを除去した後全面を化学的機械的研磨する工程
とを有し、この方法によって導電体膜からなる凸部を覆
って平坦な層間絶縁膜を有する半導体装置が得られる。

【００２３】なお、上記のホトレジストパターンを形成
する際に用いるマスクは、凹部または凸部を形成する際
に用いたマスクのデータを処理してそのパターンを所定
量拡大して作成したものであり、個々の凹部または凸部
のパターン形状および疎密度に対応したパターンを有し
ている。

【００２４】

【発明の実施の形態】請求項１に記載の発明は、半導体
基板に第１の絶縁膜を形成する工程と、第１の絶縁膜お
よび半導体基板をエッチングし、半導体基板の所定の個
所に凹部を形成する工程と、半導体基板上に第２の絶縁
膜を形成する工程と、第２の絶縁膜上にホトレジスト膜
を形成する工程と、マスクを用いてホトレジスト膜を露
光し現像して、凹部を覆うホトレジストパターンを形成
する工程と、ホトレジストパターンをマスクにして第２
の絶縁膜を所望の深さにエッチング除去する工程と、ホ
トレジストパターンを除去した後化学的機械的研磨を施
す工程とを有する。この構成により平坦性に優れた表面
を有する半導体装置が得られる。

【００２５】請求項２に記載の発明は、請求項１に記載
の発明において、凹部に第２の絶縁膜を埋め込むことに
よって半導体基板に素子分離用の埋め込み絶縁膜を形成
するものである。このようにして、凹部に分離絶縁膜が
埋め込まれかつ表面の平坦性に優れた半導体装置が得ら
れる。

【００２６】請求項３に記載の発明は、請求項１に記載
の発明において、ホトレジストパターンを凹部のパター
ンより所定の寸法だけ拡大したものであり、個々の凹部
の寸法パターンおよびその疎密度に対応したホトレジス
トパターンを形成することにより凹部に分離絶縁膜が埋
め込まれかつ平坦性に優れた半導体装置が得られる。

【００２７】請求項４に記載の発明は、半導体基板上の
第１の絶縁膜上に導電体膜からなる凸部を形成する工程
と、凸部を含む半導体基板上に第２の絶縁膜を形成する
工程と、第２の絶縁膜上にホトレジスト膜を形成する工
程と、導電体膜からなる凸部を覆うホトレジストパター
ンを形成する工程と、ホトレジストパターンをマスクに
して第２の絶縁膜を所望の深さにエッチング除去する工
程と、ホトレジストパターンを除去した後全面を化学的
機械的研磨する工程とを有する。この構成により平坦性
に優れた半導体装置が得られる。

【００２８】請求項５に記載の発明は、請求項４に記載
の発明において、凸部が導体配線であり、化学的機械的
研磨する工程により半導体基板の全面に導体配線を覆っ
て第２の絶縁膜からなる層間絶縁膜を形成するものであ
る。この構成により導体配線を覆い平坦性に優れた層間
絶縁膜を形成することができる。

【００２９】請求項６に記載の発明は、請求項４に記載
の発明において、ホトレジストパターンを凸部のパター
ンより所定の寸法だけ拡大したものであり、個々の凸部
の寸法パターンおよびその疎密度に対応したホトレジス
トパターンを形成することにより導体配線を覆いさらに
平坦性に優れた層間絶縁膜を形成することができる。

【００３０】請求項７に記載の発明は、請求項３または
請求項６に記載の発明において、寸法拡大量を２〜５μ
ｍとしたものであり、優れた平坦性を有する半導体装置
を実現することができる。

【００３１】以下、本発明の実施の形態について図１か
ら図６を用いて説明する。

【００３２】（実施の形態１）図１（ａ）〜（ｇ）は本
実施の形態１における半導体装置の製造方法を説明する
ための工程断面図であり、シリコン基板に埋め込み絶縁
分離膜を形成する工程を示している。

【００３３】まず図１（ａ）に示すように、シリコン基
板１の上に厚さ１０ｎｍのシリコン熱酸化膜（図示せ
ず）を形成した後、ＣＶＤ法により厚さ２００ｎｍのシ
リコン窒化膜２を形成する。次にシリコン窒化膜２の上
にポジ型レジストを塗布した後第１のマスク（図示せ
ず）を用いて所定の箇所に開口３ａを有する第１のホト
レジスト膜３を形成する。次に、図１（ｂ）に示すよう
に、第１のホトレジスト膜３をエッチングマスクにして
シリコン窒化膜２およびシリコン熱酸化膜をエッチング
した後、さらにシリコン基板１をエッチングして多数個
の凹部４を形成する。

【００３４】次に図１（ｃ）に示すように、全面にＣＶ
Ｄ法により厚さ１０００ｎｍのシリコン酸化膜５を形成
する。このとき凹部４はシリコン酸化膜５で埋め込まれ
る。

【００３５】次に図１（ｄ）に示すように、全面にポジ
型の第２のホトレジスト膜６を形成した後、開口３ａを
形成する際に用いた第１のマスクの光透過領域を４μｍ
拡大しかつ反転した第２のマスクを用いて、第２のホト
レジスト膜６を選択的に露光し現像して、図１（ｅ）に
示すようにホトレジストパターン６ｂを形成する。この
ときホトレジストパターン６ｂが拡大され、その端部は
凹部４の端部より図面右方向へ４μｍシフトしたところ
に位置する。

【００３６】次にホトレジストパターン６ｂをマスクに
して、反応性イオンエッチング法により１０００ｎｍ厚
さのシリコン酸化膜５を厚さ３００ｎｍになるまでエッ
チングする。次にホトレジストパターン６ｂを除去し
て、図１（ｆ）に示すように凹部４を覆う厚いシリコン
酸化膜領域７とその他の領域の薄いシリコン酸化膜領域
８からなる形状が得られる。

【００３７】次に化学的機械的研磨法を用いて全面を研
磨し図１（ｇ）に示すように凹部４にシリコン酸化膜か
らなる分離絶縁膜９を形成する。

【００３８】すなわち本製造方法では、化学的機械的研
磨の工程において研磨がシリコン窒化膜２に到達する時
点で表面は平坦になっており、さらに継続してシリコン
窒化膜２を化学的機械的研磨することが可能である。当
初２００ｎｍの厚さを有していたシリコン窒化膜２を化
学的機械的研磨によって７０ｎｍ程度にできるため、以
降の工程でシリコン窒化膜２を除去したとき分離絶縁膜
９の表面とシリコン基板１の表面との段差は７０ｎｍに
抑えることができる。

【００３９】なお実施の形態１において、反転マスクの
寸法拡大量を４μｍとしたが、２〜５μｍであれば同様
の効果が得られる。

【００４０】（実施の形態２）図２（ａ）〜（ｅ）は本
発明の実施の形態２における半導体装置の製造方法を説
明するための工程断面図であり、導体配線の上に平坦な
層間絶縁膜を形成する工程を示している。

【００４１】図２（ａ）は、シリコン基板１の上に第１
の層間絶縁膜２が形成され、その上に導体配線１０が形
成された例を示している。次に図２（ｂ）に示すよう
に、導体配線１０を覆って全面にＣＶＤ法によりシリコ
ン酸化膜５を形成する。

【００４２】次に全面にポジ型のホトレジスト膜を形成
した後導体配線１０を形成したときに用いた第１のマス
クの光不透過領域を４μｍだけ拡大して形成した第２の
マスクを用いて露光し現像して、図２（ｃ）に示すよう
にホトレジストパターン６ｂを選択的に形成する。この
ときホトレジストパターン６ｂが拡大され、その端部は
導体配線１０の端部より図面右方向へ４μｍシフトした
ところに位置する。

【００４３】次にホトレジストパターン６ｂをマスクに
して反応性イオンエッチング法によりシリコン酸化膜５
を所定の厚さまでエッチングし、図２（ｄ）に示すよう
に導体配線１０を覆う厚いシリコン酸化膜領域１１と薄
いシリコン酸化膜領域１２からなる断面形状が得られ
る。

【００４４】次に化学的機械的研磨法により全面を研磨
することにより図２（ｅ）に示すように導体配線１０を
覆いシリコン基板１の全面にわたって平坦な第２の層間
絶縁膜１３が得られる。

【００４５】なお実施の形態２において、マスクの寸法
拡大量を４μｍとしたが、２〜５μｍであれば同様の効
果が得られる。

【００４６】なお実施の形態１および実施の形態２にお
いて、ＣＶＤ法により形成したシリコン酸化膜５を用い
た例について説明したが、シリコン窒化酸化膜またはこ
れらの多層膜を用いてもよいし、成膜の方法もＣＶＤ法
に限定されるものではなくスパッタ法、塗布法などの方
法を用いてもよい。

【００４７】また図１（ｅ）においてレジストパターン
６ｂが２つの凹部３ａをカバーして形成されており、ま
た図２（ｃ）においてレジストパターン６ｂが２つの導
体配線１０をカバーして形成されているが、これはそれ
ぞれの間隔が８μｍ未満である例を示しており、間隔が
８μｍ以上であるとレジストパターン６ｂはそれぞれ独
立したパターンとして形成される。

【００４８】次に実施の形態１または実施の形態２にお
いて使用するホトマスクの製造方法について説明する。

【００４９】図３は実施の形態１における半導体装置の
製造方法において使用するホトマスクの製造方法を説明
するための図であり、このホトマスクはシリコン基板に
凹部を形成した後に凹部に絶縁膜を埋め込みかつ表面を
平坦化する工程において使用するものである。

【００５０】まず第１のステップにおいて、ガラス基板
２１の上の光透過領域２３を反転した第１のデータ２
４、２５を得る。なお、１４は第１のマスクを、２２は
ガラス基板２１の上に形成された光不透過領域を示して
いる。次に第２のステップにおいて、第１のデータをそ
れぞれ４μｍ拡大した第２のデータ２６および２７を得
る。次に第３のステップにおいて、これらのデータを合
成し、ガラス基板２１の上に光不透過領域２８が形成さ
れた第２のマスク１５が形成される。

【００５１】このような演算処理により、第１のマスク
１４の光透過領域２３を４μｍ拡大し、かつ反転して形
成した第２のマスク１５を正確にかつ容易に作成するこ
とができる。

【００５２】なお図３では光透過領域２３の間隔を３μ
ｍとしたため第１のデータ２４、２５を拡張したとき両
者が重なり合って大きい不透明領域２８が形成された
が、両者の間隔が８μｍ以上であると両者の重なりがな
くなるため、不透明領域２８が分割される。

【００５３】また図３において第２のステップにおける
寸法拡大量を４μｍとしたが、２〜５μｍであれば実施
の形態１に示す半導体装置の製造方法に用いて同様の効
果が得られる。

【００５４】なお実施の形態１を説明する図１におい
て、図１（ａ）に示す開口３ａは図３の第１のマスク１
４における光透過領域２３によって形成され、図１
（ｅ）に示すホトレジストパターン６ｂは第２のマスク
１５における光不透過領域２８によって形成される。

【００５５】図４は実施の形態３における半導体装置の
製造方法において使用するホトマスクの製造方法を説明
するための図であり、このホトマスクはシリコン基板上
の第１の絶縁膜上に形成された導体配線の上に平坦な層
間絶縁膜を形成する工程において使用するものである。

【００５６】まず第１のステップにおいて、第１のマス
ク１６の光不透過領域２９のデータ３１、３２をそれぞ
れ４μｍ拡大した第１のデータ３３、３４を得る。次に
第２のステップにおいて、これらのデータを合成し、ガ
ラス基板２１の上に光不透過領域３５を有する第２のマ
スク１７を形成する。

【００５７】このような演算処理により、第１のマスク
１６の光不透過領域２９を４μｍ拡大した第２のマスク
１７を正確にかつ容易に作成することができる。

【００５８】なお図４では、光不透過領域２９の間隔を
３μｍとしたため、第１のデータ３１、３２を拡張した
とき両者が重なり合って大きい不透明領域３５が形成さ
れたが、両者の間隔が８μｍ以上であると両者の重なり
がなくなるため、不透明領域３５は分割される。

【００５９】また図４において第１のステップにおける
寸法拡大量を４μｍとしたが、２〜５μｍであれば実施
の形態２に示す半導体装置の製造方法に用いて同様の効
果が得られる。

【００６０】なお実施の形態２を説明する図２におい
て、図２（ａ）に示す導体配線１０は図４の第１のマス
ク１６における光不透過領域２９によって形成され、図
２（ｃ）に示すホトレジストパターン６ｂは第２のマス
ク１７における光不透過領域３５によって形成される。

【００６１】図５は実施の形態１を説明する図１（ａ）
〜（ｇ）において、図１（ｆ）に示す厚いシリコン酸化
膜領域７のパターン寸法拡大量と図１（ｇ）におけるシ
リコン窒化膜２の残膜量との関係を示す図である。

【００６２】このシリコン窒化膜２はＣＶＤ法で形成さ
れたものであり、その厚さは約２００ｎｍである。

【００６３】図５において、横軸は図１（ａ）に示す凹
部４に対して図１（ｅ）に示すレジストパターン６ｂへ
と拡大したときの寸法拡大量、すなわちパターン寸法拡
大量を示している。

【００６４】このように、パターン寸法拡大量が５μｍ
以下ではシリコン窒化膜の残膜量は小さいが、パターン
寸法拡大量が５μｍを超えるとシリコン窒化膜の膜厚差
が大きくなり、問題となる。すなわち、図１（ｆ）から
図１（ｇ）に示す工程では、シリコン酸化膜５が化学的
機械的研磨された後に、シリコン窒化膜２も同様に研磨
する。実際に２００ｎｍ厚さのシリコン窒化膜２が研磨
後には約７０ｎｍになっている。しかしながらシリコン
酸化膜７の端部が凹部４の端部から５μｍ以上になる
と、凹部４の上のシリコン窒化膜２は厚く残ることにな
る。この場合、以降の工程でシリコン窒化膜２をエッチ
ング除去したときに、凹部４に埋め込まれた分離絶縁膜
９がシリコン基板１の主面から突出して残ることにな
り、その分、分離絶縁膜９とシリコン基板１との段差が
大きくなる。

【００６５】また図６は、図１（ｆ）に示す厚いシリコ
ン酸化膜領域７のパターン寸法拡大量と化学的機械的研
磨を施した後の図１（ｇ）に示す分離絶縁膜９に発生す
るクラック数との関係を示す図である。なお図６におい
て、横軸は図１（ｂ）に示す凹部４に対して図１（ｅ）
に示すレジストパターン６ｂへと拡大したときの寸法拡
大量、すなわちパターン寸法拡大量を示している。

【００６６】図６に示すように、パターン寸法拡大量が
２μｍより小さくなると、図１（ｇ）に示す凹部４に埋
め込まれた分離絶縁膜９にクラックが発生し始める。

【００６７】このように図５および図６に示す結果を考
慮すると、パターン寸法拡大量は２〜５μｍにすること
が望ましい。

【００６８】

【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、半導体基板上に凹部を形成する工程と、
半導体基板上に絶縁膜を形成する工程と、絶縁膜上に凹
部を覆うホトレジストパターンを選択的に形成する工程
と、ホトレジストパターンをマスクにして絶縁膜を所望
の深さにエッチング除去する工程と、ホトレジストパタ
ーンを除去した後化学的機械的研磨する工程とを有する
もので、凹部に絶縁膜が埋め込まれかつ表面の平坦性に
優れた半導体装置を実現できる。

【００６９】また同様にして、半導体基板上の絶縁膜上
に導電体膜からなる凸部を形成する工程と、半導体基板
上に絶縁膜を形成する工程と、絶縁膜上に凸部を覆うホ
トレジストパターンを選択的に形成する工程と、ホトレ
ジストパターンをマスクにして絶縁膜を所望の深さにエ
ッチング除去する工程と、ホトレジストパターンを除去
した後化学的機械的研磨する工程とを有するもので、多
層配線を形成する工程において凸部が第１層の導体配線
の場合にその上に平坦性に優れた層間絶縁膜を容易に形
成することができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｇ）は本発明の実施の形態１におけ
る半導体装置の製造方法を説明するための工程断面図

【図２】（ａ）〜（ｅ）は本発明の実施の形態２におけ
る半導体装置の製造方法を説明するための工程断面図

【図３】本発明の実施の形態１において使用するホトマ
スクの製造方法を説明するための図

【図４】本発明の実施の形態３において使用するホトマ
スクの製造方法を説明するための図

【図５】化学的機械的研磨後のパターン寸法拡大量とシ
リコン窒化膜残膜との関係を示す図

【図６】化学的機械的研磨後のパターン寸法拡大量とウ
エハ内のクラック数との関係を示す図

【図７】（ａ）〜（ｃ）は従来の半導体装置の製造方法
の第１の例を説明するための工程断面図

【図８】（ａ）〜（ｃ）は従来の半導体装置の製造方法
の第２の例を説明するための工程断面図

【図９】（ａ）〜（ｅ）は従来の半導体装置の製造方法
の第３の例を説明するための工程断面図

【符号の説明】

１半導体基板（シリコン基板）２第１の絶縁膜（シリコン窒化膜）３第１のホトレジスト膜３ａ開口４凹部５第２の絶縁膜（シリコン酸化膜）６第２のホトレジスト膜６ｂホトレジストパターン７厚いシリコン酸化膜領域８薄いシリコン酸化膜領域９分離絶縁膜

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H096 AA25 CA20 HA14 HA23 LA01 LA30 5F032 AA35 AA45 DA02 DA09 DA22 DA25

Claims

【特許請求の範囲】

【請求項１】半導体基板に第１の絶縁膜を形成する工
程と、前記第１の絶縁膜および前記半導体基板をエッチ
ングし、前記半導体基板の所定の個所に凹部を形成する
工程と、前記半導体基板上に第２の絶縁膜を形成する工
程と、前記第２の絶縁膜上にホトレジスト膜を形成する
工程と、マスクを用いて前記ホトレジスト膜を露光し現
像して、前記凹部を覆うホトレジストパターンを形成す
る工程と、前記ホトレジストパターンをマスクにして前
記第２の絶縁膜を所望の深さにエッチング除去する工程
と、前記ホトレジストパターンを除去した後化学的機械
的研磨を施す工程とを有する半導体装置の製造方法。
【請求項２】凹部に第２の絶縁膜を埋め込むことによ
って、半導体基板に素子分離用の埋め込み絶縁膜を形成
することを特徴とする請求項１に記載の半導体装置の製
造方法。
【請求項３】前記ホトレジストパターンは、前記凹部
のパターンを所定の寸法だけ拡大したものであることを
特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】半導体基板上の第１の絶縁膜上に導電体
膜からなる凸部を形成する工程と、前記凸部を含む半導
体基板上に第２の絶縁膜を形成する工程と、前記第２の
絶縁膜上にホトレジスト膜を形成する工程と、前記導電
体膜からなる凸部を覆うホトレジストパターンを形成す
る工程と、前記ホトレジストパターンをマスクにして前
記第２の絶縁膜を所望の深さにエッチング除去する工程
と、前記ホトレジストパターンを除去した後全面を化学
的機械的研磨する工程とを有する半導体装置の製造方
法。
【請求項５】凸部が導体配線であり、化学的機械的研
磨する工程により半導体基板の全面に前記導体配線を覆
って前記第２の絶縁膜からなる層間絶縁膜が形成される
ことを特徴とする請求項４に記載の半導体装置の製造方
法。
【請求項６】前記ホトレジストパターンは、前記凸部
のパターンを所定の寸法だけ拡大したものであることを
特徴とする請求項４に記載の半導体装置の製造方法。
【請求項７】前記寸法拡大量が２〜５μｍであること
を特徴とする請求項３または請求項６に記載の半導体装
置の製造方法。