JP2000338646A - マスクパターンの作成方法 - Google Patents

Abstract

(57)【要約】 【課題】 レジストが倒れたり剥がれるなどのことがな
いマスクパターンの作成方法を提供する。 【解決手段】 基板上のダミーパターンを形成しない領
域を論理変数の「１」として表した第５パターンと、基
板に対応する領域全面に矩形状のダミーパターンを論理
変数の「１」として表したパターン領域を規則的に配列
し、ダミーパターン以外の領域を論理変数の「０」として
表した第７パターン１５との論理積をとって得られた第
８パターン１６に対し、それぞれのダミーパターンの各
辺から中心に向かう方向に閾値サイズの１／２である３
μｍの幅の領域を減算し、マイナスになって図形として
表せなくなるダミーパターンを消去する処理を行った後
拡大することにより、閾値サイズ以上のサイズのダミー
パターンだけを選択的に残したダミーパターン１８を得
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マスクパターンの
作成方法に関する。

【０００２】

【従来の技術】近年の半導体装置の高密度化、微細化に
伴って半導体基板上に複数設けた素子同士を分離するた
めに、素子間に溝（トレンチ溝）を設けて電気的に素子
を分離するトレンチ分離技術が導入されている。

【０００３】一般に、トレンチ溝による素子の分離によ
って凹凸が形成された基板表面に沿って絶縁膜を堆積し
た後、表面を平坦化処理するが、この表面平坦化処理の
１つとして、化学研磨剤と研磨パッドとを使用して基板
表面を機械的及び化学的に研磨する化学機械研磨法（Ｃ
ＭＰ法）がある。

【０００４】ＣＭＰ法は、化学研磨剤を添加しながら研
磨パッドにより基板表面を研磨することによって基板表
面を化学的及び機械的に研磨して平坦化する方法であ
る。この方法は、加工単位が小さいため高度の鏡面が得
られ、粘弾性のポリッシャを使用しないため鏡面度が高
く、さらに化学反応を利用しているため、加工変質が極
めて少ないという特徴を有している。

【０００５】しかしながら、ＣＭＰ法は、研磨パッドが
基板表面に形成された絶縁膜の表面に沿って研磨するの
で、例えば、大きなトレンチ溝等の段差部分を埋めるよ
うに形成された絶縁膜部分のように表面が若干凹状にな
る領域を研磨する場合、絶縁膜表面の凹状に沿って表面
が研磨されることとなる。

【０００６】そのため、最終的に得られる基板の表面が
部分的に凹状となったり、パターンの段差を形成する角
部が削られたり、さらには大きなトレンチ溝に囲まれた
微細パターンなどが研磨されて消失したり、トレンチ溝
の中央部分の絶縁膜が部分的に研磨されて堀り下がって
しまう場合がある。

【０００７】このような研磨による微細パターンの消失
や絶縁膜の部分的な堀り下がりを防止するために、特開
平９−１８１１５９号公報には、トレンチ溝内に規則的
に凸状のダミーを複数設けて、実質的な溝の寸法を小さ
くし、上層に形成される絶縁膜の表面を構造的に均一に
することが提案されている。

【０００８】この特開平９−１８１１５９号公報におい
ては、まず、活性領域、ゲート電極領域、配線領域及び
各領域の近傍を含む領域の論理和をとって形成した基板
上のダミーパターン非形成領域を表すパターンを形成す
る。次に、形成したパターンと、複数のダミーを規則的
に配列したときのダミーパターンの非形成領域を表す格
子状ダミーパターンとの論理和を取って第１０の中間マ
スク領域を形成し、この第１０の中間マスク領域と、半
導体を形成する活性領域を表すパターンを反転した非活
性領域の形成パターンとの論理積をとって基板上のダミ
ーパターン非形成領域を表す第１１の中間マスク領域を
形成し、この第１１の中間マスク領域におけるダミーパ
ターン形成領域とダミーパターン非形成領域とを反転し
て得たパターンがトレンチパターンとなり、得られたト
レンチパターンに基いてマスクを形成し、半導体装置の
パターニングを行う。

【０００９】

【発明が解決しようとする課題】ダミーは、ある程度
(例えば、縦×横が０．５μm×０．５μm程度)以上の大
きさでなければ、ダミー形成時に基板表面に形成したレ
ジストパターンが倒れてしまったり、レジストパターン
が剥げたり、剥げたレジストパターンが他のパターン上
に飛んで活性領域を表すパターンやダミーパターンを表
すパターンなどの他のパターンに付着するという問題が
発生しやすく、レジストパターンが倒れたり、はげたり
することによってエッチング後のパターンが所望のパタ
ーンとは異なる形状となってしまう。

【００１０】また、余りにもダミーパターンの寸法が小
さいと露光用マスクに形成するダミーパターンとして残
すための遮光領域も小さくなり、露光時の光の回り込み
によって所望のパターンがパターニング出来ないという
難点もある。

【００１１】上述した特開平９−１８１１５９号公報の
マスクの作成方法では、単にパターンを複数重ね合わて
最終的なパターンを決定しているだけであるため、活性
領域、ゲート電極及び配線に最も近接して設けられるダ
ミーパターンが部分的に削られた状態となることは避け
られない。

【００１２】そのため、実際には光の回り込みなどによ
り露光不可能な微小サイズのダミーパターンがマスクに
形成されたり、露光可能であっても基板上に形成された
レジストが倒れたり、基板上に形成されたレジストが剥
げて他のレジストに付着する恐れがある。レジストが倒
れたままや他のレジストに付着したままでエッチングさ
れることにより、例えば、エッチングにより形成される
活性領域が変形したり、活性領域パターン同士が接続さ
れてショートするなど、所望のパターンとは異なる形状
のパターンが形成されという問題が生じる。

【００１３】以上のことから本発明は、レジストが倒れ
たり剥がれるなどのことがないマスクパターンの作成方
法を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に請求項１の発明のマスクパターンの作成方法は、パタ
ーニング領域内のダミーパターン形成領域を第１の論理
変数で表した第１のパターンと、前記パターニング領域
全面に第１の論理変数で表した所定数のダミーパターン
を配した第２のパターンとの論理積をとって、前記パタ
ーニング領域内に形成するダミーパターンを表した中間
パターンを形成し、前記中間パターンから予め定めた閾
値サイズ以下のダミーパターンを消去する処理を行う。

【００１５】すなわち、請求項１の発明では、まず、パ
ターニング領域内に形成するダミーパターンを表す中間
パターンを形成する。即ち、第１の論理変数で表したダ
ミーパターン形成領域のパターンである第１のパターン
と、パターニング領域全面に第１の論理変数で表した所
定数のダミーパターンを配した第２のパターンとの論理
積をとることによって、ダミーパターン形成領域内に形
成するダミーパターンを表した中間パターンを得る。

【００１６】この中間パターンは、単にパターン同士を
重ね合わせた結果のパターンであるので、予め定めた閾
値サイズよりも小さいサイズのダミーパターンも含まれ
ている。そのため、請求項１では、次に、中間パターン
から予め定めた閾値サイズ以下のダミーパターンを消去
する処理を行って、レジストが倒れたり剥がれる可能性
の或るサイズのダミーパターンを取り除き、レジストが
倒れたり剥がれるなどのことがないマスクパターンを得
る。

【００１７】中間パターンから予め定めた閾値サイズ以
下のダミーパターンを消去する処理は、例えば、請求項
２に記載したように、中間パターンの各ダミーパターン
の外縁から中心方向に向かって前記閾値サイズの１／２
の幅だけ縮小し、残存したダミーパターンを予め定めた
幅で前記縮小した方向と逆の方向に拡大する処理を行う
ようにすることが好ましい。

【００１８】すなわち、各ダミーパターンの外縁から中
心方向に向かって前記閾値サイズの１／２の幅の領域を
縮小するように処理することにより、ダミーパターンの
中心位置を変化させずに各々のダミーパターンを縮小で
きる。

【００１９】このとき、予め定めた閾値サイズよりも大
きなサイズのダミーパターンは、予め定めた閾値サイズ
との差の幅のサイズに縮小されたパターンになり、予め
定めた閾値サイズよりも小さいサイズのダミーパターン
は縮小できなくなるのでその時点で消去されることとな
る。

【００２０】ダミーパターンが消去された位置にはパタ
ーンを表すデータがなくなるので、その後、得られた縮
小パターンをそれぞれ予め定めた幅分、縮小した方向と
逆の方向に拡大することにより、予め定めた閾値サイズ
よりも大きなサイズのダミーパターンのみが残ったパタ
ーンが得られる。

【００２１】なお、このときの拡大幅を、請求項３に記
載したように、閾値サイズの１／２の幅とすることによ
り、予め定めた閾値サイズよりも大きなサイズのダミー
パターンのみが元のサイズに戻されたパターンが得られ
る。

【００２２】なお、予め定めた閾値サイズは、レジスト
の種類、パターンの大きさなどの種々の要因により決定
されるものであるが、少なくともレジストを形成したと
きにレジストが倒れたり剥がれることがない、例えば、
０．５μm以上で、且つ、ＣＭＰ研磨による平坦性が損
なわれない、例えば、１０μｍ以下の寸法とすることが
好ましい。

【００２３】また、中間パターンにおける個々のダミー
パターンの縮小処理と拡大処理の方法としては、請求項
２に記載の方法に限らず、例えば、各ダミーパターンの
一角を構成する二辺の端から閾値サイズ幅分縮小する処
理を行った後、残ったパターンだけ縮小と逆の方向に拡
大する処理を行う等のようにしてもよい。

【００２４】また、請求項４に記載の発明は、請求項１
から請求項３のいずれか１項に記載のマスクパターンの
作成方法において、前記中間パターンと半導体素子を構
成する活性領域を表すパターンとの和のパターンを形成
して半導体素子を構成する活性領域のパターンを含むダ
ミーパターンを作成する方法である。

【００２５】即ち、請求項４の発明では、作成するマス
クパターンに半導体素子を構成する活性領域のマスクパ
ターンが含まれるようにすることによって、得られるマ
スクパターンに基いて形成されるマスクや半導体装置に
おいてダミーパターンのパターニングと同時に活性領域
のパターニングが行えるようにし、パターニングの作業
効率を向上させている。

【００２６】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態の一例を詳細に説明する。本実施の形態では、
本発明のマスクパターンの作成方法を用いて、露光マス
クを作成し、得られた露光マスクを用いて半導体装置を
製造する場合の一例である。

【００２７】まず、図１（Ａ）に示すように、破線で示
した活性領域を表すパターン２０のパターンを各外縁か
ら、例えば、５μｍの幅の領域分、パターン２０の中心
から離れる方向に拡大し、活性領域とその周囲を含んだ
領域を論理変数の「１」で表し、それ以外の領域を論理
変数の「０」で表し、「１」として表した領域よりなる第
１パターン３０(斜線部)を形成する。

【００２８】ここでは、活性領域を表すパターン２０を
５μｍの幅の領域分拡大したが、このパターン拡大の範
囲としては、レジストの種類によっても変わるが、好ま
しくは０．５μｍ以上１０μｍ以下とするとよい。

【００２９】０．５μｍより小さいとダミーが活性領域
に０．５μｍよりも近い位置に形成されてしまう可能性
が大きくなり、ダミーが活性領域に０．５μｍよりも近
い位置に形成されてしまうとパターニング不良やゴミな
どによりダミーと活性領域とが電気的に接続してショー
トする可能性が大きくなるため好ましくない。

【００３０】また、１０μｍよりも大きいと逆にダミー
と活性領域とが離れ過ぎてしまうので、ダミーとしての
機能が果たせず上層に形成される絶縁膜の垂れ下がりが
起きてしまうので好ましくないためである。なお、以下
の拡大処理の幅も同様な理由により０．５μｍ以上１０
μｍ以下としている。

【００３１】また、図１（Ｂ）に示すように、破線で示
したゲート電極を表すパターン２２と配線を表すパター
ン２４の各パターン２０の各外縁から５μｍの幅の領域
分、パターン２０の中心から離れる方向に拡大し、ゲー
ト電極とその周囲とを含んだ領域を論理変数の「１」で
表し、それ以外の領域を論理変数の「０」で表し、「１」
として表した領域よりなる第２パターン３２(斜線部)
と、配線とその周囲を含んだ領域を論理変数の「１」で
表し、それ以外の領域を論理変数の「０」で表し、「１」
として表した領域よりなる第３パターン３４(斜線部)と
を形成する。

【００３２】さらに、図１（Ｃ）に示すように、破線で
示したウェル境界２６から０．２５μｍ以上５μｍ以下
の幅の領域分拡大した矩形２６ａと、ウェル境界２６を
０．２５μｍ以上５μｍ以下の幅の領域分縮小した矩形
２６ｂとの間で挟まれる領域を論理変数の「１」で表
し、それ以外の領域を論理変数の「０」で表し、「１」と
して表した領域よりなる第４パターン３６(斜線部)を形
成する。なお、ウェル境界２６の拡大及び縮小の範囲も
上記と同様に、ウェル境界２６近傍に形成されるダミー
パターンがウェル境界２６に近づきすぎず、且つ、離れ
過ぎない距離となるようにしている。

【００３３】図１（Ａ）〜図１（Ｃ）の論理変数の
「１」として表した領域よりなる第１〜第４パターン３
０、３２、３４、３６は、それぞれ基板に対応する領域
１０内においてダミーパターンを形成しない領域であ
り、これら「１」として表したパターンの論理和を取る
ことにより、図２の斜線部として示したような、基板上
のダミーパターンを形成しない領域を論理変数の「１」
として表した第５パターン１２が得られる。

【００３４】その後、図２において「１」として表した
基板上のダミーパターンを形成しない領域を表す第５パ
ターン１２を反転し、図３の斜線部に示すように、基板
上のダミーパターンを形成する領域を「１」とし、ダミ
ーパターンを形成しない領域を「０」とし、「１」とし
て表した領域よりなる第６パターン１３を得る。

【００３５】その後、図４に示すように、基板に対応す
る領域１０全面に矩形状のダミーパターンを論理変数の
「１」として表したパターン領域１４を規則的に配列
し、ダミーパターン以外の領域を論理変数の「０」として
表した第７パターン１５と、得られた基板上のダミーを
形成する領域を論理変数の「１」として表した第６パタ
ーン１３との論理積をとって図５に示すような基板上に
形成するダミーパターンを論理変数の「１」として表し
た第８パターン１６を得る。

【００３６】次に、得られた第８パターン１６には、矩
形状のダミーパターン１４の一部が削られて小さくなっ
たダミーパターン１４ａ、１４ｂ、１４ｃが含まれてお
り、このようなダミーパターン１４ａ、１４ｂ、１４ｃ
を消去するために以下の処理を行う。

【００３７】まず、基板上に形成させるダミーパターン
の最小寸法（すなわち、閾値寸法）を決定する。ダミー
パターンとして形成できる寸法としては、少なくともレ
ジストが倒れず、且つ、マスクに形成する矩形パターン
がマスクとして使用できるサイズであればよく、本実施
の形態では、一例としてダミーパターン１４の寸法を縦
×横が７μｍ×７μｍ、閾値を表すパターンサイズを縦
×横が６μｍ×６μｍとする。

【００３８】次に、図５に示すような基板上に形成する
ダミーパターンを表す第８パターン１６における個々の
ダミーパターン１４に対し、各辺からダミーパターンの
中心に向かう方向に閾値サイズの１／２である３μｍの
幅の領域を減算する処理を行ってパターンを縮小する。
パターン形成時に削られていないダミーパターン１４
は、図６(Ａ)に示すように、四辺が全て７μｍであるの
で、各辺からパターンの中心に向かう方向に３μｍの幅
の領域を減算する処理を行ってパターンを縮小すると、
一辺が１μｍの矩形として残る。同様に、図６(Ｂ)に示
すように、パターン形成時に部分的に削られていても四
辺の長さが全て閾値サイズ以上であるダミーパターン１
４ｂは、各辺からダミーパターンの中心に向かう方向に
３μｍの幅の領域を減算する処理を行ってパターンを縮
小しても、一辺が１μｍの矩形として残る。

【００３９】また、図６(Ｃ)及び図6(Ｄ)に示すよう
に、縮小対象となるパターンのうち、閾値サイズよりも
小さいサイズのダミーパターン１４ｃ、１４ｄは、各辺
からダミーパターンの中心に向かう方向に３μｍの幅の
領域分減算するとマイナスになって図形として表せなく
なるので、その時点でダミーパターンを表すデータを消
去する処理を行う。これにより、閾値サイズである縦×
横が６μｍ×６μｍよりも小さいサイズのダミーパター
ンは全て消去されることとなる。

【００４０】すなわち、縮小処理によって残るダミーパ
ターンは、図６の場合は、図６(Ａ)及び図６(Ｂ)のよう
に閾値サイズ以上のサイズのダミーパターン１４、１４
ａを縮小したパターンだけであり、閾値サイズ以上のサ
イズのダミーパターン１４だけを選択的に縮小したパタ
ーンが得られる。

【００４１】その後、得られたパターンを逆の手順で３
μｍの幅の領域分加算することにより拡大する処理を施
して、図７に示すように、閾値サイズ以上のサイズのダ
ミーパターンだけで構成された第９パターン１８を得
る。

【００４２】その後、得られた第９パターン１８と、図
１（Ａ）の活性領域のパターン２０を表すパターンを各
辺から０．５μｍ以上１０μｍ以下の幅分拡大し、活性
領域とその周囲を含んだ領域をを論理変数の「１」として
表した第１パターン３０との論理和をとって得たパター
ンに基いて露光用マスクを作成する。

【００４３】この露光用マスクは、投影露光により縮小
することを考慮して本実施の形態では、７μｍ×７μｍ
のダミーに対応する矩形状遮光部を２８μｍ×２８μｍ
程度若しくは３５μｍ×３５μｍ程度の寸法のＣｒ膜に
より形成する。なお、矩形状遮光部の寸法は、２μｍ以
上とすることにより光の回りこみによってパターニング
が出来なくなることがなく、且つ、基板上で０．５μｍ
以上の寸法のダミーパターンを形成できるので好まし
い。また、５０μｍ以下とすることによって基板上に１
０μｍ以下のダミーが形成できるので好ましい。

【００４４】このようにして形成されたマスクに基いて
を露光を行って得られるダミーパターンは、図８に示す
ように、予め定めた閾値サイズ寸法よりも小さいレジス
トが露光されて形成されることがないので、小さいレジ
ストが倒れたり、基板表面から飛んで他のレジストに付
着する等に起因して種々の問題が発生するのを防止でき
る。

【００４５】従って、得られる半導体装置も表面が部分
的に凹状となったり、パターンの段差を形成する角部が
削られたり、例えば、大きなトレンチ溝に囲まれた微細
パターンなどが研磨されて消失したり、トレンチ溝の中
央部分の絶縁膜が部分的に研磨されて堀り下がるなどの
恐れがない性能のよいものとなる。

【００４６】

【発明の効果】以上説明したように、請求項１の発明に
よれば、予め定めた閾値サイズより小さいサイズのダミ
ーパターンは消去されるため、レジストが倒れたり剥が
れるなどのことがないダミーパターンが作成できる、と
いう効果がある。

【００４７】また、請求項２及び請求項３の発明によれ
ば、予め定めた閾値サイズより小さいサイズのダミーパ
ターンを消去する処理によりダミーパターンの位置が始
めの位置からずれることなく、且つ、簡単に予め定めた
閾値サイズより小さいサイズのパターンを選択的に消去
できる、という効果がある。

【００４８】また、請求項４の発明では、凸状のダミー
パターンと活性領域とを同時に形成できるので、ダミー
パターンを形成するために新たに露光工程を設ける必要
がない、という効果がある。

【図面の簡単な説明】

【図１】基板に対応する領域内において、図１（Ａ）は
基板に対応する領域内において活性領域とその周囲を含
んだ領域を表す第１パターンを示す図、図１（Ｂ）はゲ
ート電極とその周囲とを含んだ領域を表す第２パターン
を示す図、図１（Ｃ）はウェル境界の周囲を含んだ領域
を表すパターンを示す図である。

【図２】パターニング領域内のダミーパターンを形成し
ない領域を表すパターンを示す図である。

【図３】パターニング領域内のダミーパターンを形成す
る領域を表すパターンを示す図である。

【図４】パターニング領域全面に矩形状のダミーパター
ンを規則的に配列したパターンを示す図である。

【図５】ダミーパターン形成領域内のダミーパターンを
示す図である。

【図６】本実施の形態における縮小処理の一例を示す説
明図である。

【図７】縮小処理及び拡大処理後のダミーパターン形成
領域内のダミーパターンを示す図である。

【図８】本実施の形態でのダミーパターンと活性領域の
パターンとを示す図である。

【符号の説明】

１０ 基板に対応する領域(パターニング領域) １２ 第５パターン １３ 第６パターン(第１のパターン) １４、１４ａ〜１４ｃ ダミーパターン １５ 第７パターン(第２のパターン) １６ 第８パターン(中間パターン) １８ 第９パターン ２０ 活性領域を表すパターン ２２ ゲート電極を表すパターン ２４ 配線を表すパターン ２６ ウェル境界 ２６ａ ウェル境界を拡大した矩形 ２６ｂ ウェル境界を縮小した矩形 ３０ 第１パターン ３２ 第２パターン ３４ 第３パターン ３６ 第４パターン

Claims (4)

【特許請求の範囲】
1. 【請求項１】 パターニング領域内のダミーパターン形
   成領域を第１の論理変数で表した第１のパターンと、前
   記パターニング領域全面に第１の論理変数で表した所定
   数のダミーパターンを配した第２のパターンとの論理積
   をとって、前記パターニング領域内に形成するダミーパ
   ターンを表した中間パターンを形成し、 前記中間パターンから予め定めた閾値サイズ以下のダミ
   ーパターンを消去する処理を行うマスクパターンの作成
   方法。
2. 【請求項２】 前記中間パターンの各ダミーパターンの
   外縁から中心方向に向かって前記閾値サイズの１／２の
   幅だけ縮小し、残存した各ダミーパターンを予め定めた
   幅で前記縮小した方向と逆の方向に拡大する処理を行う
   ことにより、前記予め定めた閾値サイズ以下のダミーパ
   ターンを消去する請求項１に記載のマスクパターンの作
   成方法。
3. 【請求項３】 前記予め定めた幅は、前記閾値サイズの
   １／２の幅である請求項２に記載のマスクパターンの作
   成方法。
4. 【請求項４】 請求項１から請求項３のいずれか１項に
   記載のマスクパターンの作成方法において、 前記中間パターンと半導体素子を構成する活性領域を表
   すパターンとの和のパターンを形成して半導体素子を構
   成する活性領域のパターンを含むダミーパターンを作成
   するマスクパターンの作成方法。