JPH10178012A - 半導体装置の層用の平面パターンの生成方法及びその方法を使用した半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 配線層のパターン密度を均一にすると同時に
ダミーパターンの必要な領域のみにダミーパターンを簡
単にしかも自動的に生成できるパターン生成方法と、そ
の方法を使用して多層構造の半導体装置を製造する方法
を提供することを課題とする。 【解決手段】 本発明による半導体装置の層用の平面パ
ターンの生成方法は、ａ）半導体装置の第１の層の２次
元的平面形状を表す第１パターンを用意し、該第１パタ
ーンの反転パターンを形成する工程と、ｂ）半導体装置
の前記第１の層とは異なる第２の層の２次元平面形状を
表す第２パターンを２次元的に所定寸法だけ拡大する工
程と、ｃ）拡大した前記第２パターンの領域と、前記第
１の層の反転パターンとが重複する領域内だけに目標パ
ターンを形成する工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
ような半導体装置の製造の際に必要なパターン生成方法
とその方法を使用する半導体装置の製造方法に関し、特
に、半導体基板あるいは層の上に多層配線層を形成する
場合に必要なマスクパターンを簡単に生成するのに好適
な方法と、その方法を使用して半導体装置を製造する方
法とに係わる。

【０００２】

【従来の技術】近年、半導体装置の高密度化、高集積化
に対応するために、多層配線技術の進展が顕著である。
多層配線技術は基板上に２層あるいはそれ以上の複数の
導電層を積層し、それぞれの層で個別の配線パターンあ
るいは回路素子を形成し、スルーホールを利用して異な
る導電層間の接続を行う。

【０００３】このような多層配線構造を形成するには、
半導体基板あるいは絶縁層の上全面に第１の金属配線材
料を形成し、第１のマスクパターンを用いてフォトリソ
グラフィ技術によりパターニングし第１の配線層を形成
する。第１の配線層の上に絶縁層を形成し、絶縁層にス
ルーホールを形成し、さらに絶縁層の上全面に第２の金
属配線材料を形成し、そして第２のマスクパターンを用
いてフォトリソグラフィ技術により第２の配線層を形成
するといった工程を積層する導電層の数に応じて何回か
繰り返すことにより行っている。近年の微細加工を伴う
半導体集積回路の製造においては、金属配線材料のパタ
ーニングは、レジスト塗布→マスクによるレジストの露
光・現像→エッチングにより金属配線を形成するといっ
た一連の工程により行われるのが一般的である。

【０００４】このような多層配線構造を作成する場合に
は、次のような問題点が存在する。 １） 配線層が形成される下地の層の平坦性が不完全な
場合、レジストのパターニングにおいてレジスト膜厚の
不均一が生じ、製造されたパターンの寸法にバラツキが
生じたり、あるいはパターンに局部的な異常が発生し易
い。

【０００５】２） 形成すべき所望の配線パターンが規
則的なものでなく、場所によってパターンの密度に大き
な差のあるような場合、例えば配線が込み入っている箇
所と、配線がまばらで少ない箇所とが混在するような場
合、レジストの最適露光条件や、エッチングの最適条件
などが、パターンの密度や寸法によって影響を受ける。
このために、実際に形成されたパターンの形状や寸法に
バラツキが生じる。すなわち、パターン全体を最適条件
でパターニング処理できない。

【０００６】３） 形成されたパターンの上に絶縁膜を
形成して平坦化する際に、絶縁膜の下地のパターン密度
に疎密があるような場合には、形成される絶縁膜の膜厚
や形成状態（溝の埋め込みなど）が不均一になり、絶縁
膜の平坦性が得られなかったり、あるいは絶縁膜に薄い
箇所ができて絶縁性が確保できなかったりすることがあ
る。

【０００７】以上のような問題を解決するためには、配
線パターンがそのパターン密度および配線寸法において
著しい不均一を生じないように配慮することが望まし
い。たとえば、図８（Ａ）に示すようなダミーパターン
を配線パターンとともに形成する手法が知られている。

【０００８】ダミーパターンとは半導体装置の動作には
直接寄与しない金属層のパターンである。図８（Ａ）
は、ダミーパターンを使用した多層配線構造の部分断面
図である。シリコン基板１００の上にフィールド酸化膜
１０１が形成され、さらにその上に金属導体材料の第１
配線層１０２が形成されている。第１配線層１０２の
内、ａとｃで示すものは実際に回路に供される配線層で
あり、ｂで示されるものはダミーパターンであって回路
動作には関与しない。

【０００９】図８（Ａ）の場合には、ダミーパターンと
実配線とは同じ材料で同一の工程で共通の層の上に形成
される。ダミーパターンを含む第１配線層１０２の上に
は層間絶縁膜１０３が形成され、さらにその上に第２配
線層１０４が形成される。ダミーパターンｂにより第１
配線層１０２のパターン密度は均一にされる。このた
め、その上の層間絶縁膜１０３と第２配線層１０４の表
面をほぼ平坦に形成できる。

【００１０】もし仮に、第１配線層１０２にダミーパタ
ーンｂがないとすると、図８（Ｂ）の断面図のようにな
る。第１配線層１０２の配線パターンａとｃとの間が広
く空いてしまう。この空間部すなわち配線のパターン密
度が粗になる部分ができると、その上の層間絶縁膜１０
３とさらにその上の第２配線層１０４が落ち込んだ状態
で形成される。このような場合には第２配線層１０４の
落ち込んだ段差の部分で配線が切れたり、層間絶縁膜１
０３の落ち込んだ段差の部分で絶縁不良を発生する場合
がある。

【００１１】従って、多層配線構造では回路動作には関
与しないダミーパターンを配線パターンの密度が粗にな
る部分すなわち、配線と配線との間の空き領域に配置し
て、層の平面全体のどの領域でもパターン密度が可能な
かぎり均一になるようにすることが望まれる。

【００１２】しかし、パターン密度を均一にしようとし
て配線と配線との間の空き領域に無制限にダミーパター
ンを形成すると、異なる配線間に不要な容量結合をもた
らして回路特性を変化させたり、寄生容量を増加させて
信号遅延の原因となるので好ましくない。従って、ダミ
ーパターンの形状や大きさはパターン密度を均一にする
と同時に不要で不安定な容量増加をもたらさないように
最適に設定されなければならない。

【００１３】

【発明が解決しようとする課題】例えば、特公平７−１
３９６２号公報には本願図８（Ａ）に示すような構成の
ダミーパターンｂを設けた多層配線構造の半導体装置が
開示されている。また、Ｍ．Ｉｃｈｉｋａｗａ他によ
る”ＭＵＬＴＩＬＥＶＥＬ ＩＮＴＥＲＣＯＮＮＥＣＴ
ＳＹＳＴＥＭ ＦＯＲ ０．３５ ｕｍ ＣＭＯＳ
ＬＳＩ’Ｓ ＷＩＴＨ ＭＥＴＡＬ ＤＵＭＭＹ ＰＬ
ＡＮＡＲＩＺＡＴＩＯＮ ＰＲＯＣＥＳＳＡＮＤ ＴＨ
ＩＮ ＴＵＮＧＳＴＥＮ ＷＩＲＩＮＧＳ”、９６’Ｖ
ＭＩＣには、配線パターンを反転した領域にダミーパタ
ーンを設ける構成が開示されている。

【００１４】前者の文献に開示されている方法では、特
定の場所にのみダミーパターンを設けるために平坦性の
悪い領域が生じる場合があり、また後者の文献に開示さ
れている方法では、不必要な領域にまでダミーパターン
が形成されるので、容量増加などの問題も生じる。

【００１５】本発明の目的は、パターン密度を均一にす
ると同時にダミーパターンの必要な領域にのみダミーパ
ターンを簡単にしかも自動的に生成できるパターン生成
方法と、その方法を使用して多層構造の半導体装置を製
造する方法を提供することにある。

【００１６】

【課題を解決するための手段】本発明による半導体装置
の層用の平面パターンの生成方法は、ａ）半導体装置の
第１の層の２次元的平面形状を表す第１パターンを用意
し、該第１パターンの反転パターンを形成する工程と、
ｂ）半導体装置の前記第１の層とは異なる第２の層の２
次元平面形状を表す第２パターンを２次元的に所定寸法
だけ拡大する工程と、ｃ）拡大した前記第２パターンの
領域と、前記第１の層の反転パターンとが重複する領域
内だけに目標パターンを形成する工程とを有する。

【００１７】さらに本発明による多層構造を有する半導
体装置の製造方法においては、上記平面パターンの生成
方法により得た前記目標パターンをマスクとしてフォト
リソグラフィ技術により前記半導体装置の前記第１の層
に導電性材料でダミーパターンを形成する工程と、前記
第１の層の形成工程の後の工程で、前記第２パターンを
マスクとしてフォトリソグラフィ技術により前記半導体
装置の前記第１の層よりも上層の前記第２の層に導電性
材料で第２の配線パターンを形成する。

【００１８】目標パターンの領域が、拡大した前記第２
パターンの領域と、前記第１の層の反転パターンとが重
複する領域内だけに限定されるため、目標パターンをダ
ミーパターンとすれば、ダミーパターンが第２パターン
とその周辺の領域だけに限定され、第２パターンの配線
層が形成される下の層をダミーパターンにより平坦な層
とすることができる。ダミーパターンを必要な領域だけ
に限定できるので、静電容量を小さくすることができ
る。

【００１９】

【発明の実施の形態】以下、図面を参照して本発明の実
施例について説明する。今、図１に示すような断面構造
の多層配線構造を持った半導体装置を製造する場合を想
定する。半導体基板あるいは層１の上に層間絶縁膜２が
形成され、さらにその上に金属導体材料の第１配線層３
が形成され、第１配線層３の上にさらに層間絶縁膜４が
形成され、さらにその上に第２配線層５が形成されてい
る。

【００２０】第２配線層５が平坦な層の上に形成される
ようにするため、第１配線層３の配線パターンの間にダ
ミーパターンを設ける必要がある。但し、第２配線層５
の平坦性を確保するためには、第１配線層３のダミーパ
ターンは、第２配線層５の配線パターンがある領域の下
だけに存在すればよく、それ以外の領域にダミーパター
ンは必要ない。

【００２１】例えば、図２（Ａ）は第２配線層５の配線
パターン（ハッチング部）１０の平面図であるとする。
この場合、図２（Ｂ）に示すように、ダミーパターン
は、第２配線層５の配線パターン１０を２次元方向に所
定寸法拡大した領域２０（配線パターン１０も含む）の
下の第１配線層３の領域に形成されていればよい。拡大
する寸法については半導体装置のデザインルール等を考
慮して適宜選択されるとよい。

【００２２】図３と図４は、本発明の実施例によるパタ
ーン生成処理手順をパターンの平面図で示す。多層配線
構造の半導体装置の層の上に所望の配線パターンと、そ
の配線パターンに対して最適なダミーパターンを一緒に
形成するために必要なマスクパターンを生成する。図３
（Ａ）、（Ｃ）では説明を判りやすくするために配線パ
ターンの形状を単純な２本のストライプとして描いてい
るが、実際の例ではより複雑な形状でも可能であること
は言うまでもない。

【００２３】なお、このパターンの生成は、例えば既存
のＣＡＤシステムのようなコンピュータ支援による設計
ツールを使用して行うことができる。

【００２４】まず、図３（Ａ）で示すように、第２配線
層５（図１）に形成しようとする所望の配線パターンの
平面図が与えられる。ハッチングで示した領域１１が配
線の領域に対応し、ハッチング以外の部分は配線のない
空き領域である。例えば、配線の領域は“１”のデータ
で埋められ、空き領域は“０”のデータで埋められる。

【００２５】図３（Ａ）の配線パターン１１が与えられ
ると、次に図３（Ｂ）に示すように、その第２配線層の
配線パターン１１をオーバーサイズ処理する。オーバー
サイズ処理とは所与のパターンをそのパターン面のｘと
ｙ（ｘとｙは互いに直交する方向）の２次元方向に所定
寸法だけ拡張する画像処理である。すなわち、パターン
の輪郭が所定寸法外側に（孔がある場合孔の輪郭は内側
に）拡がる。

【００２６】図３（Ｂ）のハッチングで示した領域２１
が配線パターンをオーバーサイズした領域である。この
場合、オーバーサイズの量は、半導体装置のデザインル
ールやパターンの状況、あるいは挿入するダミーパター
ンの仕様によって適宜設定されるべきものである。

【００２７】次に、図３（Ｃ）に示すように、第１配線
層３（図１）の配線パターン１２が与えられる。ハッチ
ング部が配線領域（例えば、データ“１”）で、その他
は配線のない領域（例えば、データ“０”）である。さ
らに、図３（Ｃ）の配線パターン１２をオーバーサイズ
処理し、その後反転処理すると、図３（Ｄ）の反転パタ
ーン２２（ハッチング部）が得られる。反転処理は、配
線パターンの２値データを論理反転することにより得ら
れる。

【００２８】配線パターン１２をオーバーサイズ処理し
た後に反転処理することにより、配線パターン１２に接
触するダミーパターンの生成を防止することができる。
ダミーパターンは、配線パターン１２から所定間隔離れ
た位置に形成することができる。

【００２９】さらに、図４（Ｅ）に示すように、図３
（Ｂ）のパターン２１と図３（Ｄ）の反転パターン２２
とを重ね合わせて重複する領域２３が得られる。この処
理は図３（Ｂ）と図３（Ｄ）のパターンの２値データの
論理積（ＡＮＤ）を論理演算することにより得られる。

【００３０】ここで、あらかじめ図５に示すような小さ
な正方形３０が規則的に所定間隔ｐで多数配置されたタ
イル壁のような重ね合わせ用パターンを用意しておく。
図５の重ね合わせ用パターンと図４（Ｅ）の反転パター
ン２３とを重ねて両パターンが重複する領域だけを面上
に残す処理をして図４（Ｆ）のパターン２４を得る。こ
の処理も両パターンの２値データ同士の論理積（ＡＮ
Ｄ）を論理演算することにより得られる。この図４
（Ｆ）のパターン２４が第１配線層３（図１）に形成さ
れるダミーパターンに相当する。

【００３１】なお、図５の重ね合わせ用パターンは、所
定寸法の正方形、長方形、軸対称な多角形及び円形の内
のいずれかから選択された幾何学形状が複数個所定間隔
で規則的に配置されたパターンであればよい。また、内
角が１３５°の八角形が複数個所定間隔で規則的に配置
されたパターン（図示せず。）であってもよい。

【００３２】さらに、図４（Ｆ）のダミーパターン２４
と図３（Ｃ）の第１配線層３の配線パターン１２とを重
ね合わせて図４（Ｇ）のような両パターンを合成したパ
ターンを得る。この処理は図４（Ｆ）のパターンの２値
データと図３（Ｃ）のパターンの２値データとの論理和
（ＯＲ）を論理演算することにより得られる。

【００３３】この図４（Ｇ）のパターンは、配線パター
ン１２の両側にダミーパターン２４が存在する。このパ
ターンをマスクとして使用して、フォトリソグラフィー
技術により例えば図６の断面図に示すようなダミーパタ
ーン２４を配線１２の両側に有する第１配線層３を形成
することができる。ダミーパターン２４が形成される領
域は第２配線層５の配線領域１１とその周辺の下の領域
に配置されるので、ダミーパターンが必要な領域だけに
形成されることがわかる。

【００３４】それと同時に、ダミーパターン２４の全体
は、小さな正方形３０の集まりで１つ１つが分断されて
おり、従って、ダミーパターンによる配線間の容量結合
が非常に少なくなる。

【００３５】上記したような手順でダミーパターンを生
成すると、配線パターンの形状や重ね合わせ用パターン
の配置位置によっては、図４（Ｆ）のパターンの中には
デザインルールで規定される最小寸法よりも小さな寸法
の小パターン領域が出来てしまう場合がある。このよう
なルール違反の小パターン領域の発生場所や個数は、重
ね合わせ用パターンと反転パターンとを重ねる際に、重
ね合わせ用パターンの位置をどこにするかにより変わっ
てくる。違反小パターン領域がダミーパターンとして層
上に形成されると、デザインルールを満たさないため
に、パターンの製造バラツキが発生したり欠陥となる場
合があり好ましくない。

【００３６】次に図７を参照して、このようなデザイン
ルールに違反するパターンをなくす方法を説明する。図
４（Ｆ）では、ダミーパターン２４が全て同じ大きさで
ある場合を示したが、ここで、図７（Ａ）に示すよう
に、大きなダミーパターン２４と小さなダミーパターン
２５が形成される場合を考える。

【００３７】小パターン領域２５のある図７（Ａ）のパ
ターンをアンダーサイズ処理すると、図７（Ｂ）のパタ
ーンが得られる。アンダーサイズ処理とは、表示されて
いるすべてのパターンに対してｘ，ｙ方向に所定寸法だ
けパターンを削り取る画像処理である。すなわち、各パ
ターンの輪郭が内側に（孔のあるパターンでは孔の輪郭
は外側に）縮む。このアンダーサイズ処理により微小な
パターンは消滅し、所定の大きさのパターンしか残らな
くなる。従って、削り取る寸法を適切に選択することに
より、小パターン領域２５は消滅する。次に、図７
（Ｂ）に残った各パターンをｘ，ｙ方向に元の寸法まで
逆に拡大（オーバーサイズ処理）すると図７（Ｃ）のよ
うにデザインルールに適合する大きさのダミーパターン
２４だけが残る。

【００３８】このようにして不要な小サイズパターンを
取り除いた図７（Ｃ）のダミーパターンと図３（Ｃ）の
配線パターンとの論理和でダミーパターンを含む配線層
を形成することができる。

【００３９】なお、本発明は以上説明した実施例のもの
に限るものではなく、実施例の開示にもとづき様々な変
更や改良が当業者であれば可能であることは自明であろ
う。

【００４０】

【発明の効果】本発明による平面パターンの生成方法で
は、拡大した第２パターンの領域と、第１の層の反転パ
ターンとが重複する領域内だけに目標パターンの領域が
限定される。目標パターンをダミーパターンとすれば、
ダミーパターンが第２パターンとその周辺の領域だけに
限定され、第２パターンの配線層が形成される下の層を
ダミーパターンにより平坦な層とすることができる。ダ
ミーパターンを必要な領域だけに限定できるので、静電
容量を小さくすることができる。

【００４１】さらに、デザインルールを守りながら最適
なダミーパターンを配線パターンの空き領域に自動的に
配置することができる。

【００４２】さらに、本発明による平面パターンの生成
方法を利用して多層配線構造の半導体装置を作成する
と、層が平坦化して段差による断線や短絡等の欠陥を防
止でき、しかも配線間の容量結合の増加を低減できる。

【図面の簡単な説明】

【図１】本発明の実施例の方法により製造される多層配
線構造の半導体装置の断面模式図である。

【図２】本発明の実施例の方法が適用できる配線パター
ンの一例と、ダミーパターンが形成される領域を示すパ
ターン平面図である。

【図３】本発明の実施例によるダミーパターンの生成方
法の工程を説明するためのパターン平面図である。

【図４】図３に続くダミーパターンの生成方法の工程を
説明するためのパターン平面図である。

【図５】本発明の実施例によるダミーパターンの生成方
法に利用される重ね合わせ用パターンの一例を示すパタ
ーン平面図である。

【図６】本発明の実施例の方法により製造される多層配
線構造の半導体装置の断面模式図である。

【図７】本発明の実施例によるダミーパターンの生成方
法の別の工程を説明するためのパターン平面図である。

【図８】ダミーパターンの効果を説明するための多層配
線構造の半導体装置の断面図である。

【符号の簡単な説明】

１ 半導体基板 ２ 層間絶縁膜 ３ 第１配線層 ４ 層間絶縁膜 ５ 第２配線層 １０ 配線パターン ２０ オーバーサイズ領域 １１ 第２配線層の配線パターン ２１ 第２配線層の配線パターンのオーバーサイズ
領域 １２ 第１配線層の配線パターン ２２ 第１配線層の配線パターンの反転パターン

Claims (8)

【特許請求の範囲】
1. 【請求項１】 ａ） 半導体装置の第１の層の２次元的
   平面形状を表す第１パターンを用意し、該第１パターン
   の反転パターンを形成する工程と、 ｂ） 半導体装置の前記第１の層とは異なる第２の層の
   ２次元平面形状を表す第２パターンを２次元的に所定寸
   法だけ拡大する工程と、 ｃ） 拡大した前記第２パターンの領域と、前記第１の
   層の反転パターンとが重複する領域内だけに目標パター
   ンを形成する工程とを有する半導体装置の層用の平面パ
   ターンの生成方法。
2. 【請求項２】 前記工程ｃ）において、 同一の幾何学形状が複数個所定間隔をあけて規則的に配
   置された第３パターンを用意し、拡大した前記第２パタ
   ーンと前記反転パターンとの重複する領域と該第３パタ
   ーンとが重複する領域を前記目標パターンとして残す工
   程を含む請求項１記載の半導体装置の層用の平面パター
   ンの生成方法。
3. 【請求項３】 さらに、 ｄ） 前記目標パターンと前記第１パターンとが一緒に
   配置された第４パターンを生成する工程を有する請求項
   ２記載の半導体装置の層用の平面パターンの生成方法。
4. 【請求項４】 前記第１と第２パターンはそれぞれ２値
   データとして表現された下層配線パターンと上層配線パ
   ターンであり、前記工程ａ）における前記反転パターン
   は前記第１パターンの２値データを論理反転して生成さ
   れ、前記工程ｃ）においては、前記反転パターンの２値
   データと拡大した前記第２パターンの２値データとの論
   理積を求め、該論理積のデータを前記重複する領域のデ
   ータとして前記目標パターンを得るために利用する請求
   項２記載の半導体装置の層用の平面パターンの生成方
   法。
5. 【請求項５】 前記第３パターンは、所定寸法の正方
   形、長方形、軸対称な多角形及び円形の内のいずれかか
   ら選択された幾何学形状が複数個所定間隔で規則的に配
   置されたパターンであることを特徴とする請求項２から
   ４のいずれか記載の半導体装置の層用の平面パターンの
   生成方法。
6. 【請求項６】 請求項２に記載の平面パターンの生成方
   法により得た前記目標パターンをマスクとしてフォトリ
   ソグラフィ技術により前記半導体装置の前記第１の層に
   導電性材料でダミーパターンを形成する工程と、前記第
   １の層の形成工程の後の工程で、前記第２パターンをマ
   スクとしてフォトリソグラフィ技術により前記半導体装
   置の前記第１の層よりも上層の前記第２の層に導電性材
   料で第２の配線パターンを形成することを特徴とする多
   層構造を有する半導体装置の製造方法。
7. 【請求項７】 請求項３に記載の平面パターンの生成方
   法により得た前記第４パターンをマスクとしてフォトリ
   ソグラフィ技術により前記半導体装置の前記第１の層に
   導電性材料で第１の導電パターンを形成する工程と、前
   記第１の層の形成工程の後で、前記第２パターンをマス
   クとしてフォトリソグラフィ技術により前記半導体装置
   の前記第１の層よりも上層の前記第２の層に導電性材料
   で第２の導電パターンを形成することを特徴とする多層
   構造を有する半導体装置の製造方法。
8. 【請求項８】 前記第１の導電パターンのうち、前記目
   標パターンに相当する領域がダミーパターンであり、前
   記第１パターンに相当する領域が配線パターンである請
   求項７記載の多層構造を有する半導体装置の製造方法。