CN107785280A - 重组式晶圆的对贴方法 - Google Patents
重组式晶圆的对贴方法 Download PDFInfo
- Publication number
- CN107785280A CN107785280A CN201610724413.3A CN201610724413A CN107785280A CN 107785280 A CN107785280 A CN 107785280A CN 201610724413 A CN201610724413 A CN 201610724413A CN 107785280 A CN107785280 A CN 107785280A
- Authority
- CN
- China
- Prior art keywords
- support plate
- chip
- wafer
- feature
- imaginary line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本公开提出一种重组式晶圆的对贴方法,包括下列步骤:提供一第一重组晶圆,其具有第一载板、多个检测后正常的第一芯片按序贴附于第一载板;寻找第一载板的周边的辨识特征,并由第一载板的辨识特征取得第一载板的至少一第一特征定位点;提供一第二重组晶圆,其具有第二载板以及多个检测后正常的第二芯片按序贴附于所述第二载板;寻找第二载板的周边的辨识特征,并由第二载板的辨识特征取得第二载板的至少一第二特征定位点;最后按照至少一第一特征定位点与至少一第二特征定位点相重叠的方式,使第一重组晶圆贴合于第二重组晶圆。本公开的重组式晶圆的对贴方法可以减少瑕疵的立体堆栈的芯片组,避免浪费正常的芯片,以节省资源。
Description
技术领域
本公开涉及微电子技术领域,具体而言,涉及一种先将晶圆上的芯片分开并将正常的芯片重组成一重组式晶圆,并利用立体封装堆栈技术将两片重组式晶圆按芯片的表面相互对贴的重组式晶圆的对贴方法。
背景技术
由于电子技术的发展,为节省现有电子装置的内部空间,使电子装置更为轻薄,电路板上的芯片已朝向立体堆栈的方式,发展出半导体制程的立体堆栈封装技术。立体堆栈封装技术即使至少两个芯片相互堆栈且电性连接。
现有半导体技术已经利用立体整合构装接合两片晶圆的晶圆(基板)组合件。然而,每一片晶圆可能含有瑕疵的芯片,现有技术通常是在接合两片晶圆并切割后,再检查每一立体堆栈的芯片组。此种方式可能使得正常的芯片结合于瑕疵的芯片而形成一瑕疵的芯片组,而浪费正常的芯片。
发明内容
本发明所要解决的技术问题,在于提供一种重组式晶圆的对贴方法,先将正常的芯片重组成重组式晶圆后,再堆栈封装两片重组式晶圆,借此减少瑕疵的立体堆栈的芯片组,避免浪费正常的芯片,以节省资源。
为了解决所述技术问题,根据本发明的其中一种方案,提供一种重组式晶圆的对贴方法,包括下列步骤:提供一第一重组晶圆,所述第一重组晶圆具有一第一载板、一第一粘胶层贴附于所述第一载板的一上表面、以及多个检测后正常的第一芯片按序贴附于所述第一粘胶层;寻找所述第一载板的周边的辨识特征,并由所述第一载板的辨识特征取得所述第一载板的至少一第一特征定位点;提供一第二重组晶圆,所述第二重组晶圆具有一第二载板、一第二粘胶层贴附于所述第二载板的一上表面、以及多个检测后正常的第二芯片按序贴附于所述第二粘胶层;寻找所述第二载板的周边的辨识特征,并由所述第二载板的辨识特征取得所述第二载板的至少一第二特征定位点;以及按所述至少一第一特征定位点与所述至少一第二特征定位点相重叠的方式,使所述第一重组晶圆具有所述第一芯片的上表面贴合于所述第二重组晶圆具有所述第二芯片的上表面。
其中,所述提供第一重组芯片的步骤还包括下列步骤:在贴附所述正常芯片之前,辨识每一所述第一芯片的第一特征;以及设定一固定间距在两个相邻的所述第一芯片的所述第一特征之间。
其中,所述提供第二重组芯片的步骤还包括下列步骤:在贴附所述第二芯片之前,辨识每一所述第二芯片的第二特征;以及设定一固定间距在两个相邻的所述第二芯片的所述第二特征之间;其中所述第一芯片的所述第一特征对应电性连接于所述第二芯片的所述第二特征。
其中,所述取得所述至少一第一特征定位点的步骤还包括下列步骤:由所述第一载板的所述辨识特征取得通过所述第一载板的第一直径假想线,所述第一直径假想线通过所述第一载板的第一圆心;取得一通过所述第一圆心的第一定位假想线,所述第一定位假想线与所述第一直径假想线相夹一固定夹角;以及取得所述第一定位假想线与所述第一载板的周边的至少一交叉点作为所述至少一第一特征定位点。
其中,所述第一定位假想线与所述第一直径假想线相夹的固定夹角小于等于90度。
其中,包括使得所述第一定位假想线通过第一横行的第一个所述第一芯片的所述第一特征,以取得所述第一定位假想线与所述第一载板的周边的交叉点作为所述第一特征定位点。
其中,所述取得所述至少一第二特征定位点的步骤还包括下列步骤:由所述第二载板的所述辨识特征取得通过所述第二载板的第二直径假想线,所述第二直径假想线通过所述第二载板的第二圆心;取得一通过所述第二圆心的第二定位假想线,所述第二定位假想线与所述第二直径假想线相夹一固定夹角;以及取得所述第二定位假想线与所述第二载板的周边的至少一交叉点作为所述至少一第二特征定位点;其中所述第一定位假想线与所述第一直径假想线沿第一方向相夹出所述固定夹角,其中所述第二定位假想线与所述第二直径假想线沿着与第一方向相反的方向相夹出所述固定夹角。
其中,包括使得所述第二定位假想线通过第一横行的最后一个所述第二芯片的所述第二特征,以取得所述第二定位假想线与所述第二载板的周边的交叉点作为所述第二特征定位点。
其中,进一步包括喷胶于所述第一重组晶圆与所述第二重组晶圆对贴后之间的缝隙。
本发明具有以下有益效果:本发明将正常的第一芯片、第二芯片分别重组成第一重组晶圆、第二重组晶圆后,再堆栈封装两片重组式晶圆,借此减少瑕疵的立体堆栈的芯片组,避免浪费正常的芯片,以节省资源。本发明还能准确地使第一重组晶圆与第二重组晶圆准确的定位对贴,利用第一载板与第二载板的周边的辨识特征,分别找出第一特征定位点与第二特征定位点,使得第一重组晶圆的第一芯片得以准确地与第二重组晶圆的第二芯片相互对接。
为了能更进一步了解本发明为实现既定目的所采取的技术、方法及技术效果,请参阅以下有关本发明的详细说明、附图,相信本发明的目的、特征与特点,当可由此得以深入且具体的了解,然而附图与附件仅提供参考与说明用,并非用来对本发明加以限制。
附图说明
图1为本发明的重组式晶圆的示意图。
图2为本发明的第一重组晶圆的示意图。
图3为本发明的第二重组晶圆的示意图。
图4为本发明的第一重组晶圆与第二重组晶圆对贴后的侧视图。
图5为本发明的第一芯片与第二圆片对贴后的侧视图。
具体实施方式
请参考图1,为本发明的重组式晶圆的示意图。本发明提供一种重组式晶圆的对贴方法,其包括下列步骤:
首先,提供一第一重组晶圆,第一重组晶圆是由一半导体晶圆厂制成完成的一晶圆10,先剔除瑕疵的芯片,再加以重组。晶圆10的芯片通常都会标记一独特的序号,以图1的晶圆10为例,假设第一横行的芯片按序为A11、A12、A13、A14…。第二横行的第六个芯片设定为芯片A26,第六横行的第一个芯片设定为芯片A61。
重组晶圆的流程,先是检查晶圆10上的每一芯片是否有瑕疵,并加以标上记号,例如图1中的X记号。图1中有X记号的芯片A13、A26、A61、及A76。接着将所有的芯片加以切割分开,移除瑕疵的芯片A13、A26、A61、及A76。
请参阅图2,为本发明的第一重组晶圆的示意图。以第一重组晶圆20为例,先是提供一第一载板21,然后将一第一粘胶层T1贴附于所述第一载板21的一上表面。第一粘胶层T1用以暂时性固定芯片,例如可以是半导体晶圆晶粒切割制程中常用的光解胶膜(UVTape),可以利用紫外光照射后而失去黏性,使芯片容易与光解胶膜分离。接着再将多个检测后正常的第一芯片,例如第一芯片A11、A12、A14…等,按序贴附于所述第一粘胶层T1。第一载板21的尺寸可以是等于或小于原先的晶圆10的尺寸,例如六寸或八寸,或更大尺寸。并且第一载板21具有与晶圆10的辨识特征101相似的结构,例如三角形缺口或平切式缺口。
提供第一重组芯片20的步骤还包括下列步骤,其中在贴附正常芯片之前,辨识每一第一芯片A11、A12、A14的第一特征A0。第一特征A0可以是芯片上的线路或电性接触点等。优选是与另一芯片欲对接的电性接触点。在贴附所述正常芯片的过程中,设定一固定间距D在两个相邻的所述第一芯片的所述第一特征A0之间。即,使第一芯片A11的第一特征A0与相邻的第一芯片A12的第一特征A之间的距离是固定间距D。第一芯片A12的第一特征A0与相邻的第一芯片A14的第一特征A之间的距离是固定间距D。借此,即使芯片在由晶圆切割过程中,每一芯片的宽度略有误差而没有完全相等,所述步骤可以减少贴附正常芯片的过程产生误差。避免芯片对贴时,电性接触点无法准确对接。
接着,寻找所述第一载板21的周边的辨识特征201,并由所述第一载板21的辨识特征201取得所述第一载板21的至少一第一特征定位点。
按本实施例而言,其中取得至少一第一特征定位点的流程包括下列步骤:先由所述第一载板21的辨识特征201取得通过第一载板21的第一直径假想线D1,第一直径假想线D1通过第一载板21的第一圆心C1。然后,取得一通过第一圆心C1的第一定位假想线L1,第一定位假想线L1与第一直径假想线D1相夹一固定夹角θ。最后,取得所述第一定位假想线L1与所述第一载板21的周边的至少一交叉点作为所述至少一第一特征定位点。
本实施例可以产生两个交叉点,作为两个第一特征定位点P11、P12。借此再配合所述第一载板21的所述辨识特征201,可以有三个点,可以决定一平面。但是由于本实施例已限制在第一载板21的上表面,因此取得一个第一特征定位点,例如P11或P12,再配合第一载板21的所述辨识特征201,也可准确的与第二重组晶圆定位堆栈。
其中所述第一定位假想线L1与所述第一直径假想线D1相夹的固定夹角小于等于90度。例如可以是45度、或90度。补充说明,其中所述第一定位假想线L1与所述第一直径假想线D1沿第一方向相夹出所述固定夹角θ。第一方向可以是顺时针或逆时针。在本实施例是沿着逆时针方向。
然而,本发明不限于所述实施例,例如,使得所述第一定位假想线通过第一横行的第一个所述第一芯片A11的所述第一特征A0,以取得所述第一定位假想线与所述第一载板21的周边的交叉点作为所述第一特征定位点。
请参阅图3,图3为本发明的第二重组晶圆的示意图。类似于所述步骤,提供一第二重组晶圆30。所述第二重组晶圆30具有一第二载板31、一第二粘胶层T2贴附于所述第二载板31的一上表面、以及多个检测后正常的第二芯片例如B11、B13、B15、B16、B61、B62、B63按序贴附于所述第二粘胶层31。原则上,第二载板31的尺寸等于第一载板21的尺寸。第二载板31也是具有与晶圆相似的辨识特征301,例如三角形缺口或平切式缺口。
相似于第一重组晶圆,第二重组晶圆30贴附所述正常芯片之前,辨识每一所述第二芯片B11、B13、B15、B16、B61、B62、B63的第二特征B0。第二特征B0可以是芯片上的线路或电性接触点等。优选是与另一芯片欲对接的电性接触点。在贴附所述正常芯片的过程中,设定一固定间距D在两个相邻的所述第二芯片的所述第二特征B0之间。借此,使得所述第一芯片的所述第一特征A0对应电性连接于所述第二芯片的所述第二特征B0。
接着,寻找所述第二载板31的周边的辨识特征301,并由所述第二载板31的辨识特征301取得所述第二载板31的至少一第二特征定位点。
举例说明,其中所述取得所述至少一第二特征定位点的流程还包括下列步骤:
先是由所述第二载板31的所述辨识特征301取得通过所述第二载板31的第二直径假想线D2,所述第二直径假想线D2通过所述第二载板31的第二圆心C2。然后,取得一通过所述第二圆心C2的第二定位假想线L2,所述第二定位假想线L2与所述第二直径假想线D2相夹一固定夹角θ。最后,取得所述第二定位假想线L2与所述第二载板31的周边的至少一交叉点作为所述至少一第二特征定位点。
本实施例可以产生两个交叉点,作为两个第二特征定位点P21、P22。借此再配合所述第二载板31的所述辨识特征301,可以有三个点,可以决定一平面。
其中所述第二定位假想线L2与所述第二直径假想线D2沿着与第一方向相反的方向相夹出所述固定夹角θ,在本实施例中即沿着顺时针方向。
然而,本发明不限于所述实施例,例如,使得所述第二定位假想线通过第一横行的最后一个所述第二芯片B63的所述第二特征B0,以取得所述第二定位假想线与所述第二载板31的周边的交叉点作为所述第二特征定位点。借此可准确的使第一重组晶圆20的第一横行的第一个所述第一芯片A11与第二重组晶圆30的第一横行的最后一个所述第二芯片B63。
最后,按所述至少一第一特征定位点(P11或P12)与所述至少一第二特征定位点(P21或P22)相重叠的方式,使所述第一重组晶圆20具有所述第一芯片的上表面贴合于所述第二重组晶圆30具有所述第二芯片的上表面。结果如图4所示,图4为本发明的第一重组晶圆20与第二重组晶圆30对贴后的侧视图。第一重组晶圆20的第一横行的第一个所述第一芯片A11与第二重组晶圆30的第一横行的最后一个所述第二芯片B63形成立体堆栈。
本发明的重组式晶圆的对贴方法,还可进一步包括喷胶于所述第一重组晶圆20与所述第二重组晶圆30对贴后之间的缝隙,使得封胶G封住第一重组晶圆20与第二重组晶圆30之间的缝隙,以利于下一制程。
本发明的特点及功能在于,先将正常的第一芯片、第二芯片分别重组成第一重组晶圆20、第二重组晶圆30后,再堆栈封装两片重组式晶圆,借此减少瑕疵的立体堆栈的芯片组,避免浪费正常的芯片,以节省资源。本发明还能准确地使第一重组晶圆20与第二重组晶圆30准确的定位对贴,利用第一载板与第二载板的周边的辨识特征,分别找出第一特征定位点与第二特征定位点,使得第一重组晶圆20的第一芯片得以准确地与第二重组晶圆30的第二芯片相互对接。
以上所述仅为本发明的优选可行实施例,凡按本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (9)
1.一种重组式晶圆的对贴方法,其特征在于,包括下列步骤:
提供一第一重组晶圆,所述第一重组晶圆具有一第一载板、一第一粘胶层贴附于所述第一载板的一上表面以及多个检测后正常的第一芯片按序贴附于所述第一粘胶层;
寻找所述第一载板的周边的辨识特征,并由所述第一载板的辨识特征取得所述第一载板的至少一第一特征定位点;
提供一第二重组晶圆,所述第二重组晶圆具有一第二载板、一第二粘胶层贴附于所述第二载板的一上表面以及多个检测后正常的第二芯片按序贴附于所述第二粘胶层;
寻找所述第二载板的周边的辨识特征,并由所述第二载板的辨识特征取得所述第二载板的至少一第二特征定位点;以及
按至少一所述第一特征定位点与至少一所述第二特征定位点相重叠的方式,使所述第一重组晶圆具有所述第一芯片的上表面贴合于所述第二重组晶圆具有所述第二芯片的上表面。
2.如权利要求1所述的重组式晶圆的对贴方法,其特征在于,所述提供第一重组芯片的步骤还包括下列步骤:
在贴附检测后正常的所述第一芯片之前,辨识每一所述第一芯片的第一特征;以及
设定一固定间距在两个相邻的所述第一芯片的所述第一特征之间。
3.如权利要求2所述的重组式晶圆的对贴方法,其特征在于,所述提供第二重组芯片的步骤还包括下列步骤:
在贴附所述第二芯片之前,辨识每一所述第二芯片的第二特征;以及
设定一固定间距在两个相邻的所述第二芯片的所述第二特征之间;
其中所述第一芯片的所述第一特征对应电性连接于所述第二芯片的所述第二特征。
4.如权利要求2所述的重组式晶圆的对贴方法,其特征在于,所述取得至少一所述第一特征定位点的步骤还包括下列步骤:
由所述第一载板的所述辨识特征取得通过所述第一载板的第一直径假想线,所述第一直径假想线通过所述第一载板的第一圆心;
取得一通过所述第一圆心的第一定位假想线,所述第一定位假想线与所述第一直径假想线相夹一固定夹角;以及
取得所述第一定位假想线与所述第一载板的周边的至少一交叉点作为所述至少一第一特征定位点。
5.如权利要求4所述的重组式晶圆的对贴方法,其特征在于,所述第一定位假想线与所述第一直径假想线相夹的固定夹角小于等于90度。
6.如权利要求4所述的重组式晶圆的对贴方法,其特征在于,包括使得所述第一定位假想线通过第一横行的第一个所述第一芯片的所述第一特征,以取得所述第一定位假想线与所述第一载板的周边的交叉点作为所述第一特征定位点。
7.如权利要求4所述的重组式晶圆的对贴方法,其特征在于,所述取得所述至少一第二特征定位点的步骤还包括下列步骤:
由所述第二载板的所述辨识特征取得通过所述第二载板的第二直径假想线,所述第二直径假想线通过所述第二载板的第二圆心;
取得一通过所述第二圆心的第二定位假想线,所述第二定位假想线与所述第二直径假想线相夹一固定夹角;以及
取得所述第二定位假想线与所述第二载板的周边的至少一交叉点作为所述至少一第二特征定位点;
其中所述第一定位假想线与所述第一直径假想线沿第一方向相夹出所述固定夹角,其中所述第二定位假想线与所述第二直径假想线沿着与第一方向相反的方向相夹出所述固定夹角。
8.如权利要求7所述的重组式晶圆的对贴方法,其特征在于,包括使得所述第二定位假想线通过第一横行的最后一个所述第二芯片的所述第二特征,以取得所述第二定位假想线与所述第二载板的周边的交叉点作为所述第二特征定位点。
9.如权利要求1所述的重组式晶圆的对贴方法,其特征在于,进一步包括喷胶于所述第一重组晶圆与所述第二重组晶圆对贴后之间的缝隙。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610724413.3A CN107785280A (zh) | 2016-08-25 | 2016-08-25 | 重组式晶圆的对贴方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610724413.3A CN107785280A (zh) | 2016-08-25 | 2016-08-25 | 重组式晶圆的对贴方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107785280A true CN107785280A (zh) | 2018-03-09 |
Family
ID=61438489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610724413.3A Pending CN107785280A (zh) | 2016-08-25 | 2016-08-25 | 重组式晶圆的对贴方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107785280A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110767590A (zh) * | 2019-10-31 | 2020-02-07 | 长春长光圆辰微电子技术有限公司 | 一种用硅片凹口对准键合两片硅片的方法 |
CN111128979A (zh) * | 2019-11-22 | 2020-05-08 | 中国电子科技集团公司第十三研究所 | 一种晶圆级的3d芯片制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101350320A (zh) * | 2008-08-20 | 2009-01-21 | 晶方半导体科技(苏州)有限公司 | 晶圆级封装对象及其形成的方法 |
CN104979223A (zh) * | 2014-04-03 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆键合工艺 |
CN105428208A (zh) * | 2014-09-18 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法、半导体结构的处理方法 |
-
2016
- 2016-08-25 CN CN201610724413.3A patent/CN107785280A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101350320A (zh) * | 2008-08-20 | 2009-01-21 | 晶方半导体科技(苏州)有限公司 | 晶圆级封装对象及其形成的方法 |
CN104979223A (zh) * | 2014-04-03 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆键合工艺 |
CN105428208A (zh) * | 2014-09-18 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法、半导体结构的处理方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110767590A (zh) * | 2019-10-31 | 2020-02-07 | 长春长光圆辰微电子技术有限公司 | 一种用硅片凹口对准键合两片硅片的方法 |
CN111128979A (zh) * | 2019-11-22 | 2020-05-08 | 中国电子科技集团公司第十三研究所 | 一种晶圆级的3d芯片制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI719450B (zh) | 太陽能模組 | |
CN102959700B (zh) | 用于堆叠的芯片组件的芯片焊盘和z-互连之间的电接触点 | |
CN101414603B (zh) | 层叠半导体封装及其制造方法 | |
US20070114654A1 (en) | Stackable semiconductor package and method for its fabrication | |
CN107785280A (zh) | 重组式晶圆的对贴方法 | |
KR101434039B1 (ko) | 전력 반도체 모듈 및 전력 반도체 제조 방법 | |
US20220271189A1 (en) | Fabrication method for photovoltaic assembly | |
CN103579171B (zh) | 半导体封装件及其制造方法 | |
JP2002134660A (ja) | 半導体装置およびその製造方法 | |
CN105929344A (zh) | 磁传感器及其制造方法 | |
JP2002100728A (ja) | チップ部品組立体の製造方法 | |
CN106024756A (zh) | 一种3d集成电路结构及其制造方法 | |
CN105329850A (zh) | 圆片级芯片尺寸封装的测试方法 | |
TWI624894B (zh) | 重組式晶圓的對貼方法 | |
CN106933069B (zh) | 一种硅片预对准方法 | |
CN104094401A (zh) | 用于半导体装置的尾线连接器 | |
CN105430585A (zh) | 可追踪芯片及其制作方法和电子设备 | |
CN105789390B (zh) | 一种四元系led芯片的生产工艺 | |
CN208796993U (zh) | 一种叠层封装结构 | |
CN103747612A (zh) | 一种香槟色金属补强片及其制备方法 | |
CN111128966A (zh) | 对位结构及封装切割方法 | |
CN104009020B (zh) | 晶圆及其可接受测试方法 | |
CN103208484B (zh) | 半导体封装及其制造方法 | |
TW202111459A (zh) | 大型成膜基板及其製造方法、分割成膜基板及其製造方法、分割成膜基板之生產管理方法及生產管理系統 | |
CN206650071U (zh) | 晶圆级芯片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180309 |