CN104979223A - 一种晶圆键合工艺 - Google Patents

Abstract

本发明公开一种晶圆键合工艺，包括：提供第一晶圆和第二晶圆；于所述第一晶圆的键合面上设置至少一个第一零点标记；于所述第二晶圆的键合面上设置至少一个第二零点标记；将所述第一晶圆键合至所述第二晶圆上；其中，所述第一零点标记与所述第二零点标记重叠。本发明通过在待键合的两个晶圆的键合面上均预先对应设计有零点标记，以使得在进行键合工艺之后上述的两个晶圆上设置的零点标记相互重叠，从而增大了键合晶圆中键合面的接触面积，提高了键合工艺的质量，进而在后续的研磨工艺中，有效降低了晶圆表面发生脱落的风险，进一步的提高器件的性能。

Description

一种晶圆键合工艺

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶圆键合工艺。

背景技术

制造半导体产品时，需要对晶圆的多层进行工艺处理，为保证半导体产品各层位置匹配，在各层进行工艺处理时，通常于晶圆上标记零点标记（Zero Mark）来确定工艺处理的位置；而随着半导体技术的不断发展，对晶圆的键合质量（bonding quality）的要求也越来越高，目前，由于晶圆的零点标记通常设计在各个待键合晶圆对应相同的位置，在键合工艺（bonding process）之后，往往会形成数量为键合之前各个待键合晶圆的零点标记数量之和的多个空洞（void）。

如图1a-1c所示，提供一具有零点标记1121和1122的第一晶圆11，如图1a所示；提供一具有零点标记1221和1221的第一晶圆12，如图1b所示；将第一晶圆11键合至第二晶圆12上，形成的键合晶圆13中具有4个零点标记1121、1122、1221、1221，如图1c所示；由于零点标记大多是通过于晶圆上旋涂PR后经图案化工艺形成，因此会于键合晶圆13上形成4个空洞（void），从而减小了键合晶圆中两个键合面之间的接触面积，影响了键合工艺的质量，并在后续对键合后的晶圆进行研磨工艺(grinding process)时造成晶圆表面发生脱落的问题（peeling issue）。

因此，如何更合理的设计晶圆的零点标记以便尽可能的减少晶圆键合形成的空洞数量成为本领域技术人员致力研究的方向。

发明内容

针对上述存在的问题，本发明公开一种晶圆键合工艺，以克服现有技术中由于晶圆的零点标记设计不合理，导致在键合工艺后零点标记形成较多的空洞的问题。

为了实现上述目的，本发明采用如下技术方案：

本发明记载了一种晶圆键合工艺，该工艺包括：

提供第一晶圆和第二晶圆；

于所述第一晶圆的键合面上设置至少一个第一零点标记；

于所述第二晶圆的键合面上设置至少一个第二零点标记；

将所述第一晶圆键合至所述第二晶圆上；

其中，所述第一零点标记与所述第二零点标记重叠。

上述的晶圆键合工艺，其中，所述第一零点标记和所述第二零点标记的形状、大小均相同。

上述的晶圆键合工艺，其中，所述第一零点标记为设置于所述第一晶圆的键合面上的凹槽结构，所述第二零点标记为设置于所述第二晶圆的键合面的凹槽结构，且将所述第一晶圆键合至所述第二晶圆上后，所述第一零点标记与所述第二零点标记重叠形成密封的空洞。

上述的晶圆键合工艺，其中，所述第一晶圆的键合面上设置的第一零点标记的个数和所述第二晶圆的键合面上设置的第二零点标记的个数相同。

上述的晶圆键合工艺，其中，在将所述第一晶圆键合至所述第二晶圆上后，所述第一零点标记与所述第二零点标记一一对应重叠。

上述的晶圆键合工艺，其中，所述第一晶圆的键合面上设置的第一零点标记的个数和所述第二晶圆的键合面上设置的零点标记个数均为2个。

上述的晶圆键合工艺，其中，所述第一零点标记位于所述第一晶圆的键合面的非器件区域中，所述第二零点标记位于所述第二晶圆的键合面的非器件区域中。

上述的晶圆键合工艺，其中，所述第一零点标记位于所述第一晶圆的键合面的边缘处，所述第二晶圆上的零点标记位于所述第二晶圆的键合面的边缘处。

上述的晶圆键合工艺，其中，所述第一晶圆和所述第二晶圆上均设置有一个对准标记，并以该对准标记为对准点将所述第一晶圆键合至所述第二晶圆上。

上述的晶圆键合工艺，其中，所述第一晶圆为器件晶圆，所述第二晶圆为载片晶圆。

上述发明具有如下优点或者有益效果：

综上所述，由于本发明采用了上述技术方案，通过在待键合的两个晶圆的键合面上均预先对应设计有零点标记，以使得在进行键合工艺之后上述的两个晶圆上设置的零点标记相互重叠，从而增大了键合晶圆中键合面的接触面积，提高了键合工艺的质量，进而在后续的研磨工艺中，有效降低了晶圆表面发生脱落的风险，进一步的提高器件的性能。

具体附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。

图1a～1c是本发明背景技术中晶圆键合工艺的流程结构示意图；

图2a～2c是本发明晶圆键合工艺实施例一的流程结构示意图；

图3a～3c是本发明晶圆键合工艺实施例二的流程结构示意图。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。

实施例一：

图2a～2c是本发明晶圆键合工艺实施例一的流程结构示意图；如图2a～2c所示：

本实施例涉及一种晶圆键合工艺，包括如下步骤：

首先，提供一具有对准标记213的第一晶圆21，该对准标记213为一位于第一晶圆21边缘处的缺口（notch），且第一晶圆21的键合面分为器件区域211和非器件区域212，采用图案化工艺于第一晶圆21的键合面上的非器件区域212中形成第一零点标记（Zero mark）2121和第一零点标记2122，优选的，第一零点标记2121和第一零点标记2122均位于第一晶圆1的边缘处的非器件区域中，在非器件区域中形成的第一零点标记2121和第一零点标记2122不会影响器件的性能；另外，于晶圆上形成对准标记和零点标记的工艺均为本领域的公知常识，故在此不予赘述，如图2a所示的结构。

为更直观的描述本发明的技术方案，本发明的实施例将各个晶圆均视作一个表盘，并设定晶圆的对准标记所在的位置为6o'clock，在本实施例中，第一零点标记2121和第一零点标记2122分别位于于第一晶圆21的10o'clock和4o'clock位置。

其次，提供一具有对准标记223的第二晶圆22，且第二晶圆22的正面分为器件区域221和非器件区域222，采用图案化工艺于第二晶圆22的键合面上的非器件区域222中形成第二零点标记2221和第二零点标记2222，优选的，第二零点标记2221和第二零点标记2222均位于第二晶圆22边缘处的非器件区域内，从而不会影响器件的性能；进一步优选的，第二晶圆的对准标记223为一位于第二晶圆22边缘处的缺口，且该对准标记223与第一晶圆21的对准标记213的形状、大小均相同，如图2b所示的结构。

本实施例中，第二零点标记2221和第二零点标记2222分别设置于第二晶圆的8o'clock和2o'clock位置。

优选的，第二零点标记2222和第一零点标记2121形状、大小均相同，第二零点标记2221和第一零点标记2122形状、大小均相同；以便在后续键合的工艺后，第一零点标记和第二零点标记可以一一对应的完全重叠，从而进一步提高键合质量。

进一步优选的，所有的第二零点标记和所有的第一零点标记均为相同形状和大小的零点标记，以便在进一步提高键合质量的同时，简化晶圆形成零点标记的工艺流程。

本实施例中，第一零点标记和第二零点标记均为同样大小的方块，第一零点标记2121、2122均于第一晶圆21的键合面上的方块形的凹槽结构，第二零点标记2221、2222均为于所述第二晶圆的键合面的凹槽结构。

然后，以第一晶圆21和第二晶圆22的对准标记213和223为对准点将第一晶圆21键合（bonding）至第二晶圆22上以形成键合晶圆（bonding wafer）23，在进行键合工艺（bonding process）后，第一晶圆21的第一零点标记2121和第二晶圆22的第二零点标记2222重叠形成密封的空洞2322，另一个第一零点标记2122和第二零点标记2221重叠形成密封的空洞2321，如图2c所示的结构。

优选的，在本发明的实施例中，第一晶圆21在键合工艺中位于上方，第二晶圆22在键合工艺中位于下方，即第一晶圆21为顶部晶圆（Top wafer），第二晶圆22为底部晶圆（Bottom wafer）在满足工艺需求的前提下，第一晶圆21和第二晶圆22可以互换。

进一步优选的，在本发明的实施例中，第一晶圆21为器件晶圆，第二晶圆22为载片晶圆，此时第一晶圆21和第二晶圆22不可以互换。

上述实施例中，第一晶圆和第二晶圆均可以根据工艺需求设计一个或多个零点标记，且零点标记的大小、形状、位置也可以根据工艺的需求具体设计，但需满足在键合工艺之后，两个晶圆的零点标记可以对应重叠，以减少键合晶圆中零点标记形成的空洞，从而提高晶圆的键合质量；总之，第一晶圆和第二晶圆的零点标记设计要以减少键合晶圆上由于零点标记形成的空洞的数量为最终目的。

实施例二：

图3a～3c是本发明晶圆键合工艺实施例二的流程结构示意图；如图3a～3c所示：

本实施例涉及一种晶圆键合工艺，与实施例一大体相同，具体包括如下步骤：

首先，提供一具有对准标记313的第一晶圆31，且第一晶圆31的键合面分为器件区域311和非器件区域312，于第一晶圆31的非器件区域312中形成第一零点标记3121和第一零点标记3122，如图3a所示的结构。

由于各个晶圆均可视作一个表盘，设定该晶圆的对准标记所在的位置为6o'clock，本实施例中，第一零点标记3121和第一零点标记3122分别设置于第一晶圆31的3o'clock和9o'clock位置。

其次，提供一具有对准标记323的第二晶圆32，且第二晶圆32的键合面分为器件区域321和非器件区域322，于第二晶圆32的非器件区域322中形成第二零点标记3221和第二零点标记3222，第二零点标记3221和第二零点标记3222分别设置于第二晶圆32的3o'clock和9o'clock位置，如图2b所示的结构。

然后，以第一晶圆31和第二晶圆32的对准标记313和323为对准点将第一晶圆31键合（bonding）至第二晶圆32上以形成键合晶圆（bonding wafer）33，在进行键合工艺（bonding process）后，第一晶圆的第一零点标记3121和第二晶圆的第二零点标记3222重叠形成密封的空洞3322，第一晶圆的另一个第一零点标记3122和第二晶圆的另一个第二零点标记3221重叠形成另一个密封的空洞3221，如图3c所示的结构。

上述实施例一的优选方案以及其他具体工艺在可以达到本发明目的的前提下均可适用于本实施例，故在此不予赘述。

因本实施例和实施例一的区别在于本实施例中当每个待键合晶圆的对准标记均位于该待键合晶圆的正下方时，将待键合晶圆的零点标记对应设置在一个水平线上，从而在减少了键合工艺后零点标记形成的空洞的前提下，在进行大规模的半导体制造工艺时，也可以批量的于待键合晶圆的表面形成零点标记，简化了形成零点标记的工艺流程，进而节约了生产成本。

综上所述，通过在待键合的两个晶圆的键合面上均预先对应设计有零点标记，以使得在进行键合工艺之后上述的两个晶圆上设置的零点标记相互重叠，从而增大了键合晶圆之间的接触面积，提高了键合工艺的质量，进而在后续的研磨工艺中，有效降低了晶圆表面发生脱落的风险，进一步的提高器件的性能，且本发明设计科学合理，与传统的工艺设备兼容性强，工艺简单易行，可操作性强。

本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种晶圆键合工艺，其特征在于，该工艺包括：

提供第一晶圆和第二晶圆；

于所述第一晶圆的键合面上设置至少一个第一零点标记；

于所述第二晶圆的键合面上设置至少一个第二零点标记；

将所述第一晶圆键合至所述第二晶圆上；

其中，所述第一零点标记与所述第二零点标记重叠。

2.如权利要求1所述的晶圆键合工艺，其特征在于，所述第一零点标记和所述第二零点标记的形状、大小均相同。

3.如权利要求1所述的晶圆键合工艺，其特征在于，所述第一零点标记为设置于所述第一晶圆的键合面上的凹槽结构，所述第二零点标记为设置于所述第二晶圆的键合面的凹槽结构，且将所述第一晶圆键合至所述第二晶圆上后，所述第一零点标记与所述第二零点标记重叠形成密封的空洞。

4.如权利要求1所述的晶圆键合工艺，其特征在于，所述第一晶圆的键合面上设置的第一零点标记的个数和所述第二晶圆的键合面上设置的第二零点标记的个数相同。

5.如权利要求4所述的晶圆键合工艺，其特征在于，在将所述第一晶圆键合至所述第二晶圆上后，所述第一零点标记与所述第二零点标记一一对应重叠。

6.如权利要求4所述的晶圆键合工艺，其特征在于，所述第一晶圆的键合面上设置的第一零点标记的个数和所述第二晶圆的键合面上设置的零点标记个数均为2个。

7.如权利要求1所述的晶圆键合工艺，其特征在于，所述第一零点标记位于所述第一晶圆的键合面的非器件区域中，所述第二零点标记位于所述第二晶圆的键合面的非器件区域中。

8.如权利要求7所述的晶圆键合工艺，其特征在于，所述第一零点标记位于所述第一晶圆的键合面的边缘处，所述第二晶圆上的零点标记位于所述第二晶圆的键合面的边缘处。

9.如权利要求1所述的晶圆键合工艺，其特征在于，所述第一晶圆和所述第二晶圆上均设置有一个对准标记，并以该对准标记为对准点将所述第一晶圆键合至所述第二晶圆上。

10.如权利要求1所述的晶圆键合工艺，其特征在于，所述第一晶圆为器件晶圆，所述第二晶圆为载片晶圆。