CN104597677B - 一种集成电路、第一电路结构及其制备方法 - Google Patents

一种集成电路、第一电路结构及其制备方法 Download PDF

Info

Publication number
CN104597677B
CN104597677B CN201510067582.XA CN201510067582A CN104597677B CN 104597677 B CN104597677 B CN 104597677B CN 201510067582 A CN201510067582 A CN 201510067582A CN 104597677 B CN104597677 B CN 104597677B
Authority
CN
China
Prior art keywords
conductive part
depression
circuit structure
height
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510067582.XA
Other languages
English (en)
Other versions
CN104597677A (zh
Inventor
陈传宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510067582.XA priority Critical patent/CN104597677B/zh
Publication of CN104597677A publication Critical patent/CN104597677A/zh
Application granted granted Critical
Publication of CN104597677B publication Critical patent/CN104597677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)

Abstract

本发明实施例提供一种集成电路、第一电路结构及其制备方法。第一电路结构能够和第二电路结构压合形成新的电路结构,所述第二电路结构具有至少两个待贴合的深度不同的凹陷导电部,所述凹陷导电部具有深度最浅的第一凹陷导电部;所述第一电路结构包括至少两个突出导电部,与至少两个所述凹陷导电部一一对应设置,与所述第一凹陷导电部对应的第一突出导电部具有第一高度;所述至少两个突出导电部中除所述第一突出导电部之外的任意一个突出导电部具有对应的第二高度,所述第二高度大于所述第一高度,且小于或等于A与B之和。本发明实施例能够减少集成电路与显示面板压合后不同压合导电部位接触电阻之间的差异。

Description

一种集成电路、第一电路结构及其制备方法
技术领域
本发明涉及半导体的制造领域,尤其涉及一种集成电路、第一电路结构及其制备方法。
背景技术
现有集成电路表面的导电层结构设计的是同一高度,该设计在大尺寸液晶面板或面板采用同层金属导电的结构比较适用,参见图1示出的例子;但随着小尺寸产品或高PPI(pixels per inch)产品的发展,和集成电路压合的面板位置越来越多的产品采用双层金属线的布线方式(为了在相同空间内布上更多的走线),如图2所示。双层布线就带来相邻两层高度的差异,但集成电路侧导电层结构是同一高度,这就意味着相邻两金属层的压合程度不同,这样就存在接触电阻的差异,从而影响画面品质或产品良率(亮/暗线等不良)。
发明内容
本发明实施例的目的在于提供一种集成电路、第一电路结构及其制备方法,以减少集成电路与显示面板压合后不同压合导电部位接触电阻之间的差异。
为解决上述技术问题,本发明实施例提供方案如下:
本发明实施例提供一种第一电路结构,能够和第二电路结构压合形成新的电路结构,所述第二电路结构具有至少两个待贴合的深度不同的凹陷导电部,所述凹陷导电部具有深度最浅的第一凹陷导电部;
所述第一电路结构包括至少两个突出导电部,与至少两个所述凹陷导电部一一对应设置,与所述第一凹陷导电部对应的第一突出导电部具有第一高度;
所述至少两个突出导电部中除所述第一突出导电部之外的任意一个突出导电部具有对应的第二高度,所述第二高度大于所述第一高度,且小于或等于A与B之和;
所述A为所述第一高度,所述B为所述任意一个突出导电部对应的凹陷导电部的深度与所述第一凹陷导电部的深度的差。
优选地,全部所述第二高度都等于所述A与所述B之和。
优选地,所述第一高度与所述第一凹陷导电部的深度相同。
优选地,所述第一电路结构和所述第二电路结构压合后,所述任意一个突出导电部的侧面能够与对应的所述凹陷导电部的侧面形成侧面导电部。
优选地,所述凹陷导电部和所述突出导电部都是上底面面积大于下底面面积的台体结构;所述凹陷导电部和所述突出导电部贴合时,所述凹陷导电部的上底面与所述突出导电部的下底面相对。
优选地,所述第一电路结构包括集成电路表面的导电层结构,所述第二电路结构包括显示面板,所述凹陷导电部包括显示面板表面的电接触面。
本发明实施例还提供一种集成电路,所述集成电路表面设置有以上所述的第一电路结构。
本发明实施例还提供一种第一电路结构的制备方法,所述第一电路结构能够和第二电路结构压合形成新的电路结构,所述第二电路结构具有至少两个待贴合的深度不同的凹陷导电部,所述凹陷导电部具有深度最浅的第一凹陷导电部,所述制备方法包括:
形成所述第一电路结构,所述第一电路结构包括至少两个突出导电部,与至少两个所述凹陷导电部一一对应设置,与所述第一凹陷导电部对应的第一突出导电部具有第一高度;所述至少两个突出导电部中除所述第一突出导电部之外的任意一个突出导电部具有对应的第二高度,所述第二高度大于所述第一高度,且小于或等于A与B之和;所述A为所述第一高度,所述B为所述任意一个突出导电部对应的凹陷导电部的深度与所述第一凹陷导电部的深度的差。
优选地,全部所述第二高度都等于所述A与所述B之和。
优选地,所述第一高度与所述第一凹陷导电部的深度相同。
从以上所述可以看出,本发明实施例至少具有如下有益效果:
与现有技术中突出导电部高度相同的情况相比,在至少两个待贴合的凹陷导电部的深度不同的情况下,高度最低的突出导电部最先与对应的凹陷导电部贴合上之后,其它突出导电部与对应凹陷导电部的贴合程度变大,从而两个电路结构压合后不同突出导电部、凹陷导电部对之间的压合程度差异变小,这样电阻差异就会变小,画面品质以及产品良率得到提高。
附图说明
图1表示现有集成电路和面板压合情况示意图(单层金属布线);
图2表示现有集成电路和面板压合情况示意图(双层金属布线);
图3表示本发明实施例提供的一种第一电路结构的示意图;
图4表示与本发明实施例提供的第一电路结构对应的现有电路结构示意图;
图5A表示与图3相应的深度最浅的凹陷导电部与对应突出导电部贴合上时两个电路结构之间的位置关系示意图;
图5B表示与图4相应的深度最浅的凹陷导电部与对应突出导电部贴合上时两个电路结构之间的位置关系示意图;
图6表示本发明实施例提供的一种第一电路结构的另一示意图;
图7表示本发明实施例的较佳实施方式提供的集成电路导电层结构设计方案示意图。
符号说明:
11:集成电路导电层;
12:栅极线;
13:玻璃基板;
14:数据线绝缘层;
15:导电层;
16:栅极线绝缘层;
17:数据线。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图及具体实施例对本发明实施例进行详细描述。
图3表示本发明实施例提供的一种第一电路结构的示意图,参照图3,本发明实施例提供一种第一电路结构1,能够和第二电路结构2压合形成新的电路结构,所述第二电路结构2具有至少两个待贴合的深度不同的凹陷导电部,所述凹陷导电部具有深度最浅的第一凹陷导电部3;
所述第一电路结构1包括至少两个突出导电部,与至少两个所述凹陷导电部一一对应设置,与所述第一凹陷导电部3对应的第一突出导电部4具有第一高度;
所述至少两个突出导电部中除所述第一突出导电部4之外的任意一个突出导电部具有对应的第二高度,所述第二高度大于所述第一高度,且小于或等于A与B之和;
所述A为所述第一高度,所述B为所述任意一个突出导电部对应的凹陷导电部的深度与所述第一凹陷导电部3的深度的差。
可见,通过上述方式,与现有技术中突出导电部高度相同的情况相比,在至少两个待贴合的凹陷导电部的深度不同的情况下,高度最低的突出导电部最先与对应的凹陷导电部贴合上之后,其它突出导电部与对应凹陷导电部的贴合程度变大,从而两个电路结构压合后不同突出导电部、凹陷导电部对之间的压合程度差异变小,这样电阻差异就会变小,从而提高了产品良率。
其中,所述第一电路结构1可以包括集成电路表面的导电层结构,所述第二电路结构2可以包括显示面板,所述凹陷导电部可以包括显示面板表面的电接触面。所述显示面板例如液晶显示面板,相应地,不同深度的所述电接触面可以分属不同的金属布线层。
图3中示出了5个凹陷导电部的例子,这5个凹陷导电部从左到右深度依次加深,一一对应的从左到右5个突出导电部中第一突出导电部4的高度最小,在5个突出导电部中第一突出导电部4最先与对应的凹陷导电部(第一凹陷导电部3)贴合,从左数第2、5个突出导电部各自的高度与第一突出导电部4的高度之差分别小于对应的从左数第2、5个凹陷导电部各自的深度与第一凹陷导电部3的深度之差,从左数第3、4个突出导电部各自的高度与第一突出导电部4的高度之差分别等于对应的从左数第3、4个凹陷导电部各自的深度与第一凹陷导电部3的深度之差,又由于第一突出导电部4最先与对应的凹陷导电部贴合,因此:
第一突出导电部4与第一凹陷导电部3贴合上时,从左数第3、4个突出导电部与对应的从左数第3、4个凹陷导电部也贴合上了,而从左数第2、5个突出导电部都没有接触到各自对应的从左数第2、5个凹陷导电部的下表面。
也就是说,其它突出导电部中有一部分与所述第一突出导电部3同时与对应的凹陷导电部贴合上了。
与图3中示出的例子对应,图4中示出了现有技术的相应例子,其中电路结构1’中各突出导电部的高度均与图3中第一突出导电部4的高度相同,又由于第二电路结构2中最左边的凹陷导电部3的深度最浅,因此最左边的突出导电部4’与对应的凹陷导电部3贴合上时,其它突出导电部均未接触到对应凹陷导电部的下表面。
也就是说,深度最浅的凹陷导电部与对应的突出导电部先贴合上时,其它突出导电部均未与对应的凹陷导电部贴合上。
对于图3、图4示出的例子,相应的深度最浅的凹陷导电部与对应突出导电部贴合上时两个电路结构之间的位置关系分别如图5A、5B所示。显然,图5A中有更多的导电部对先贴合上,两个电路结构压合之后不同导电部对之间的压合程度差异更小一些,从而存在的接触电阻的差异更小,相应地,产品良率更高。
当然,实际中不同深度凹陷导电部之间的位置关系以及不同高度突出导电部之间的位置关系可以有各种变化,当然,需满足原本对应的凹陷导电部和突出导电部在位置关系改变后仍然保持对应,例如将图3中第2、4个凹陷导电部的位置互换以及第2、4个突出导电部的位置互换,将图4中第2、4个凹陷导电部的位置互换,将图5A中第2、4个凹陷导电部的位置互换以及第2、4个突出导电部的位置互换,将图5B中第2、4个凹陷导电部的位置互换。
图6表示本发明实施例提供的一种第一电路结构的另一示意图,参照图6,由斜线阴影标示的为所述第一电路结构,由点状阴影标示的为所述第二电路结构,该例中所述第一电路结构有两个突出导电部。所述第二电路结构有两个深度不同的凹陷导电部,最左侧示出的是现有技术中突出导电部高度相同(均为所述A)的情况;最右侧示出的两个突出导电部的高度差为所述B,也就是对应的两个凹陷导电部的深度差,压合后这两对导电部之间的压合程度相同,从而接触电阻相同;中间示出的与较深凹陷导电部对应的突出导电部的高度与所述A之差为P,显然,只要P大于零且小于或等于所述B,与最左侧示出的突出导电部高度相同的情况相比,电路结构压合后不同导电部对之间的压合程度差异就更小一些,从而接触电阻的差异也就更小。
本发明实施例中,对应的所述凹陷导电部和所述突出导电部的形状可以完全匹配,例如,都是上底面积大于下底面积的台体结构且对应的台体各底面及侧面的形状及面积都相同。台体结构例如:圆台结构或锥台结构。
本发明实施例中,考虑到一部分突出导电部的底部与对应凹陷导电部的底部贴合上而另一部分突出导电部的底部与对应凹陷导电部的底部没有贴合上的情况,可以有:
所述第一电路结构1和所述第二电路结构2压合后,所述任意一个突出导电部的侧面能够与对应的所述凹陷导电部的侧面形成侧面导电部。
这种情况下,无论突出导电部、凹陷导电部对是否底面贴合,在所述第一电路结构1和所述第二电路结构2压合后,都能形成导电部位,最多只是存在电阻差异罢了。例如,所述任意一个突出导电部及其对应的凹陷导电部都是柱体结构,且横截面形状和面积都相同。这里,柱体结构例如圆柱结构或棱柱结构,棱柱结构的横截面例如可以为方形或三角形。这样,只要突出导电部伸入对应凹陷导电部内,就能形成导电部位。
这样,不需要对底面未贴合的突出导电部做进一步的下压就能形成导电部位,从而降低了对突出导电部制备材料的形变能力的需求。此外,柱体结构制作起来比较简单。
本发明实施例中,可以至少存在一个所述第二高度等于所述A与所述B之和。例如,全部所述第二高度都等于所述A与所述B之和,相应地,所述任意一个突出导电部对应的所述第二高度也就等于所述任意一个突出导电部对应的凹陷导电部的深度,也就是说,所述第一电路结构1和所述第二电路结构2压合过程中,全部所述突出导电部都会与对应的所述凹陷导电部同时贴合上,不同导电部对之间的压合程度相同,从而存在的接触电阻相同,相应地,产品良率实现了最大化。
本发明实施例中,所述第一高度可以大于所述第一凹陷导电部3的深度,但这样意味着所述第一突出导电部4与所述第一凹陷导电部3贴合上时有一部分导电材料露在外面,从而导致材料的浪费,为了避免该问题,所述第一高度也可以与所述第一凹陷导电部3的深度相同。
对于所述第一高度大于所述第一凹陷导电部3的深度的情况,所述第一突出导电部4与所述第一凹陷导电部3贴合时会突出于所述第一凹陷导电部3之上,进一步地,如果全部所述第二高度都等于所述A与所述B之和,则所述任意一个突出导电部也都会与对应的所述凹陷导电部贴合且突出于对应的所述凹陷导电部之上;对于所述第一高度与所述第一凹陷导电部3的深度相同且全部所述第二高度都等于所述A与所述B之和的情况,所述至少两个突出导电部都可以完全贴合于各自对应的所述凹陷导电部,从而极大地节省了导电材料。
本发明实施例中,所述凹陷导电部和所述突出导电部可以都是上底面面积大于下底面面积的台体结构。这样,由于侧面倾斜,在压合过程开始时对应的凹陷、突出导电部之间没有对齐的情况下,利用这种形状上的设计,可以更容易地使突出导电部伸入对应的凹陷导电部内从而完成与对应的凹陷导电部之间的压合,这样有利于降低对齐精度的需求,降低压合设备的成本。台体结构可以为圆台结构或棱台结构,棱台结构的横截面例如可以为方形或三角形。台体结构制作起来也比较简单。
本发明实施例还提供一种集成电路,所述集成电路表面设置有如上所述的第一电路结构。
本发明实施例还提供一种第一电路结构的制备方法,所述第一电路结构能够和第二电路结构压合形成新的电路结构,所述第二电路结构具有至少两个待贴合的深度不同的凹陷导电部,所述凹陷导电部具有深度最浅的第一凹陷导电部,所述制备方法包括:
形成所述第一电路结构,所述第一电路结构包括至少两个突出导电部,与至少两个所述凹陷导电部一一对应设置,与所述第一凹陷导电部对应的第一突出导电部具有第一高度;所述至少两个突出导电部中除所述第一突出导电部之外的任意一个突出导电部具有对应的第二高度,所述第二高度大于所述第一高度,且小于或等于A与B之和;所述A为所述第一高度,所述B为所述任意一个突出导电部对应的凹陷导电部的深度与所述第一凹陷导电部的深度的差。
其中,可以有:
全部所述第二高度都等于所述A与所述B之和。
此外,所述第一高度与所述第一凹陷导电部的深度可以相同。
为将本发明实施例阐述得更加清楚明白,下面提供本发明实施例的较佳实施方式。
本较佳实施方式涉及液晶显示领域产品中集成电路导电层结构的一种设计。本较佳实施方式提供一种液晶显示面板领域集成电路表面导电层结构的设计。参照图7,将集成电路表面导电层设计为接触角,以便较为简单地实现集成电路侧和液晶显示面板侧更好的贴合。图7中与液晶显示面板侧深度不同的金属布线部位对应的接触角之间具有不同高度,这种高度上的差异可根据液晶显示面板侧两层金属布线的高度差异而设定,与凹陷较深的液晶显示面板侧金属布线部位对应的接触角可以具有较大的高度,与凹陷较浅的液晶显示面板侧金属布线部位对应的接触角可以具有较小的高度,较优地,相邻接触角之间的高度差可以与二者分别对应的液晶显示面板侧金属布线部位之间的深度差相同。任一接触角的高度不小于其对应的液晶显示面板侧金属布线部位的深度。这样两者在压合的时候会同时与分别对应的液晶显示面板侧金属布线部位贴合,也就不存在压合程度不一的问题,从而可以很好地提高产品的良率。本较佳实施方式中接触角的形状可以多样化,例如棱柱或上表面面积大于下表面面积的棱台,为了简化实现,棱柱或棱台的横截面可以为方形。
正如背景技术中所阐述的,双层布线带来相邻两层高度的差异,但集成电路侧导电层结构是同一高度,这就意味着相邻两金属层的压合程度不同,这样就存在电阻差异,从而影响画面品质或产品良率(亮/暗线等不良)。通过本较佳实施方式的设计就可以完全解决这一问题,从而达到提高产品良率或画面品质的效果。
以上所述仅是本发明实施例的实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明实施例原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明实施例的保护范围。

Claims (10)

1.一种第一电路结构,能够和第二电路结构压合形成新的电路结构,所述第二电路结构具有至少两个待贴合的深度不同的凹陷导电部,其特征在于:
所述凹陷导电部具有深度最浅的第一凹陷导电部;
所述第一电路结构包括至少两个突出导电部,所述至少两个突出导电部与至少两个所述凹陷导电部一一对应设置,所述至少两个突出导电部中包括与所述第一凹陷导电部对应的第一突出导电部,所述第一突出导电部具有第一高度;
所述至少两个突出导电部中除所述第一突出导电部之外的任意一个突出导电部具有对应的第二高度,所述第二高度大于所述第一高度,且小于或等于A与B之和;
所述A为所述第一高度,所述B为所述任意一个突出导电部对应的凹陷导电部的深度与所述第一凹陷导电部的深度的差。
2.根据权利要求1所述的第一电路结构,其特征在于,全部所述第二高度都等于所述A与所述B之和。
3.根据权利要求1所述的第一电路结构,其特征在于,所述第一高度与所述第一凹陷导电部的深度相同。
4.根据权利要求1所述的第一电路结构,其特征在于,所述第一电路结构和所述第二电路结构压合后,所述任意一个突出导电部的侧面能够与对应的所述凹陷导电部的侧面形成侧面导电部。
5.根据权利要求1所述的第一电路结构,其特征在于,所述凹陷导电部和所述突出导电部都是上底面面积大于下底面面积的台体结构;
所述凹陷导电部和所述突出导电部贴合时,所述凹陷导电部的上底面与所述突出导电部的下底面相对。
6.根据权利要求1所述的第一电路结构,其特征在于,所述第一电路结构包括集成电路表面的导电层结构,所述第二电路结构包括显示面板,所述凹陷导电部包括显示面板表面的电接触面。
7.一种集成电路,其特征在于,所述集成电路表面设置有如权利要求1至6中任一权利要求所述的第一电路结构。
8.一种第一电路结构的制备方法,所述第一电路结构能够和第二电路结构压合形成新的电路结构,所述第二电路结构具有至少两个待贴合的深度不同的凹陷导电部,其特征在于,所述凹陷导电部具有深度最浅的第一凹陷导电部,所述制备方法包括:
形成所述第一电路结构,所述第一电路结构包括至少两个突出导电部,所述至少两个突出导电部与至少两个所述凹陷导电部一一对应设置,所述至少两个突出导电部包括与所述第一凹陷导电部对应的第一突出导电部,所述第一突出导电部具有第一高度;所述至少两个突出导电部中除所述第一突出导电部之外的任意一个突出导电部具有对应的第二高度,所述第二高度大于所述第一高度,且小于或等于A与B之和;所述A为所述第一高度,所述B为所述任意一个突出导电部对应的凹陷导电部的深度与所述第一凹陷导电部的深度的差。
9.根据权利要求8所述的制备方法,其特征在于,全部所述第二高度都等于所述A与所述B之和。
10.根据权利要求8所述的制备方法,其特征在于,所述第一高度与所述第一凹陷导电部的深度相同。
CN201510067582.XA 2015-02-09 2015-02-09 一种集成电路、第一电路结构及其制备方法 Active CN104597677B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510067582.XA CN104597677B (zh) 2015-02-09 2015-02-09 一种集成电路、第一电路结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510067582.XA CN104597677B (zh) 2015-02-09 2015-02-09 一种集成电路、第一电路结构及其制备方法

Publications (2)

Publication Number Publication Date
CN104597677A CN104597677A (zh) 2015-05-06
CN104597677B true CN104597677B (zh) 2017-05-31

Family

ID=53123566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510067582.XA Active CN104597677B (zh) 2015-02-09 2015-02-09 一种集成电路、第一电路结构及其制备方法

Country Status (1)

Country Link
CN (1) CN104597677B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201838659U (zh) * 2010-10-28 2011-05-18 比亚迪股份有限公司 一种全钒氧化还原液流电池的复合电极
EP2384102A1 (en) * 2008-12-22 2011-11-02 Fujitsu Limited Electronic component and method for manufacturing same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203388A (ja) * 2004-01-13 2005-07-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN100452373C (zh) * 2005-12-14 2009-01-14 财团法人工业技术研究院 集成电路的接合结构及其制造方法
US8013394B2 (en) * 2007-03-28 2011-09-06 International Business Machines Corporation Integrated circuit having resistor between BEOL interconnect and FEOL structure and related method
TWI577001B (zh) * 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
KR101484022B1 (ko) * 2012-05-31 2015-01-19 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2384102A1 (en) * 2008-12-22 2011-11-02 Fujitsu Limited Electronic component and method for manufacturing same
CN201838659U (zh) * 2010-10-28 2011-05-18 比亚迪股份有限公司 一种全钒氧化还原液流电池的复合电极

Also Published As

Publication number Publication date
CN104597677A (zh) 2015-05-06

Similar Documents

Publication Publication Date Title
CN103293811B (zh) 一种阵列基板及其制作方法、显示装置
CN104571715B (zh) 阵列基板及其制作方法和驱动方法、显示装置
CN104793817B (zh) 显示装置
CN105304649B (zh) 阵列基板及其制作方法、显示面板、显示装置
CN104900658B (zh) 触控面板及其制备方法、触控显示装置
CN112259588B (zh) 一种显示基板的制备方法、显示基板及显示装置
CN102073161B (zh) 可切换式立体显示器
CN106775172A (zh) 触摸屏、触摸屏的制备方法及触控显示装置
CN105182646B (zh) 阵列基板、显示装置
CN105204683A (zh) 触控基板及其制作方法和显示装置
CN107039352A (zh) Tft基板的制作方法及tft基板
CN105468201A (zh) 触摸显示基板、触摸显示面板、触摸显示屏及电子设备
CN105068373A (zh) Tft基板结构的制作方法
CN106249961A (zh) 触摸显示屏的制作方法、触摸显示屏和显示装置
CN107275288A (zh) Tft基板的制作方法及tft基板
CN103680317B (zh) 一种阵列基板及其制造方法和显示装置
CN110133895A (zh) 显示基板及其制作方法、显示装置
CN105093729A (zh) 阵列基板及其制作方法、显示装置
CN104076551A (zh) 一种彩膜基板及其制备方法、显示面板、显示装置
CN104460157B (zh) 阵列基板及显示装置
CN109960438A (zh) 基板及其制作方法、触控显示装置
CN204965393U (zh) 触控基板和显示装置
CN202975549U (zh) 一种阵列基板及显示装置
CN104183607A (zh) 阵列基板及其制造方法、显示装置
CN104503156A (zh) 显示基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant