CN112259588B - 一种显示基板的制备方法、显示基板及显示装置 - Google Patents

一种显示基板的制备方法、显示基板及显示装置 Download PDF

Info

Publication number
CN112259588B
CN112259588B CN202011134132.5A CN202011134132A CN112259588B CN 112259588 B CN112259588 B CN 112259588B CN 202011134132 A CN202011134132 A CN 202011134132A CN 112259588 B CN112259588 B CN 112259588B
Authority
CN
China
Prior art keywords
transparent
layer
metal
substrate
routing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011134132.5A
Other languages
English (en)
Other versions
CN112259588A (zh
Inventor
汪杨鹏
张振华
霍堡垒
王林林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011134132.5A priority Critical patent/CN112259588B/zh
Publication of CN112259588A publication Critical patent/CN112259588A/zh
Priority to US17/330,873 priority patent/US11626427B2/en
Application granted granted Critical
Publication of CN112259588B publication Critical patent/CN112259588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Abstract

本申请提供了一种显示基板的制备方法、显示基板及显示装置，显示基板包括透明显示区域，透明显示区域的显示基板包括：衬底基板，衬底基板包括多个像素区域，各像素区域包括透光区域和非透光区域；层叠设置在衬底基板一侧的透明走线层、第一绝缘层和第一金属走线层，透明走线层包括多条第一透明走线，第一金属走线层包括多条第一金属走线，各第一金属走线在衬底基板上的正投影位于不同像素区域的非透光区域内，相邻的两条第一金属走线之间通过第一透明走线连接，第一金属走线与第一透明走线之间通过设置在第一绝缘层上的过孔连接。通过在透光区域设置第一透明走线，不透明的第一金属走线仅设置在非透光区域内，从而提高透明显示区域的透过率。

Description

一种显示基板的制备方法、显示基板及显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种显示基板的制备方法、显示基板及显示装置。
背景技术
随着消费者对视觉效果的不断追求，极致窄边框甚至全屏显示成为显示产品的发展趋势。为了提升屏占比，市场上陆续出现了刘海屏、水滴屏、挖孔屏等，这几种全面屏形态虽然提高了屏占比，但手机的外观颜值却下降了很多。
为了进一步提升屏占比，屏下摄像头成了目前各大厂商争相开发的全新技术。屏下摄像头，就是将前置摄像头设置于透明显示区，在不使用前置摄像头的时候，相机上方的透明显示区可正常显示图像，在使用前置摄像头时，被摄物体的光线也能透过透明显示区进入摄像头，所以屏下摄像头技术不需要设置相机孔，可以实现真正的全面屏显示效果。
相关技术中，一般通过降低透明显示区的像素密度来提升透明显示区的透过率，但是这样会导致透明显示区比正常显示区域的显示亮度偏低，显示均一性较差。因此，如何提升透明显示区的透过率是目前屏下摄像头技术面临的最大挑战。
发明内容
本发明提供一种显示基板的制备方法、显示基板及显示装置，以提升透明显示区的透过率。
为了解决上述问题，本发明公开了一种显示基板，所述显示基板包括透明显示区域，所述透明显示区域的显示基板包括：
衬底基板，所述衬底基板包括多个像素区域，各所述像素区域包括透光区域和非透光区域；
层叠设置在所述衬底基板一侧的透明走线层、第一绝缘层和第一金属走线层，所述透明走线层包括多条第一透明走线，所述第一金属走线层包括多条第一金属走线，各所述第一金属走线在所述衬底基板上的正投影位于不同像素区域的非透光区域内，相邻的两条所述第一金属走线之间通过所述第一透明走线连接，所述第一金属走线与所述第一透明走线之间通过设置在所述第一绝缘层上的过孔连接。
在一种可选的实现方式中，所述透明走线层还包括多条第二透明走线，所述衬底基板包括：
第一衬底，以及设置在所述第一衬底靠近所述透明走线层一侧的第二金属走线层和第二绝缘层，所述第二金属走线层靠近所述第一衬底设置，所述透明走线层靠近所述第二绝缘层设置，所述第二金属走线层包括多条第二金属走线，各所述第二金属走线位于不同像素区域的非透光区域内，相邻的两条所述第二金属走线之间通过所述第二透明走线连接，所述第二金属走线与所述第二透明走线之间通过设置在所述第二绝缘层上的过孔连接。
在一种可选的实现方式中，所述透明走线层还包括多条第三透明走线，所述透明显示区域的显示基板还包括：
设置在所述第一金属走线层背离所述衬底基板一侧的第三绝缘层和第三金属走线层，所述第三绝缘层靠近所述第一金属走线层设置，所述第三金属走线层包括多条第三金属走线，各所述第三金属走线在所述衬底基板上的正投影位于不同像素区域的非透光区域内，相邻的两条所述第三金属走线之间通过所述第三透明走线连接，所述第三金属走线与所述第三透明走线之间通过设置在所述第三绝缘层和所述第一绝缘层上的过孔连接。
在一种可选的实现方式中，所述透明显示区域的显示基板还包括：设置在所述第三金属走线层背离所述衬底基板一侧的阳极绝缘层和阳极层，所述阳极绝缘层靠近所述第三金属走线层设置，所述阳极层包括多个阳极，各所述阳极与不同的第三金属走线之间通过设置在所述阳极绝缘层上的过孔连接，各所述阳极在所述衬底基板上的正投影覆盖不同像素区域的非透光区域。
在一种可选的实现方式中，所述透明走线层还包括多条第四透明走线，所述衬底基板包括：
第二衬底以及设置在所述第二衬底靠近所述透明走线层一侧的第四金属走线层和第四绝缘层，所述第四金属走线层靠近所述第二衬底设置，所述第一金属走线层靠近所述第四绝缘层设置，所述第四金属走线层包括多条第四金属走线，各所述第四金属走线位于不同像素区域的非透光区域内，相邻的两条所述第四金属走线之间通过所述第四透明走线连接，所述第四金属走线与所述第四透明走线之间通过设置在所述第一绝缘层和所述第四绝缘层上的过孔连接。
在一种可选的实现方式中，所述透明走线层还包括多条第五透明走线，所述透明显示区域的显示基板还包括：
设置在所述透明走线层背离所述衬底基板一侧的第五绝缘层和第五金属走线层，所述第五绝缘层靠近所述透明走线层设置，所述第五金属走线层包括多条第五金属走线，各所述第五金属走线在所述衬底基板上的正投影位于不同像素区域的非透光区域内，相邻的两条所述第五金属走线之间通过所述第五透明走线连接，所述第五金属走线与所述第五透明走线之间通过设置在所述第五绝缘层上的过孔连接。
在一种可选的实现方式中，所述透明显示区域的显示基板还包括：设置在所述第五金属走线层背离所述衬底基板一侧的阳极绝缘层和阳极层，所述阳极绝缘层靠近所述第五金属走线层设置，所述阳极层包括多个阳极，各所述阳极与不同的第五金属走线之间通过设置在所述阳极绝缘层上的过孔连接，各所述阳极在所述衬底基板上的正投影覆盖不同像素区域的非透光区域。
为了解决上述问题，本发明还公开了一种显示装置，包括摄像头以及任一实施例所述的显示基板，所述摄像头在所述显示基板上的正投影位于所述透明显示区域内。
为了解决上述问题，本发明还公开了一种显示基板的制备方法，所述显示基板包括透明显示区域，所述透明显示区域的显示基板的制备方法包括：
提供衬底基板，所述衬底基板包括多个像素区域，各所述像素区域包括透光区域和非透光区域；
在所述衬底基板的一侧依次形成透明走线层、第一绝缘层和第一金属走线层，或者在所述衬底基板的一侧依次形成第一金属走线层、第一绝缘层和透明走线层，所述透明走线层包括多条第一透明走线，所述第一金属走线层包括多条第一金属走线，各所述第一金属走线在所述衬底基板上的正投影位于不同像素区域的非透光区域内，相邻的两条所述第一金属走线之间通过所述第一透明走线连接，所述第一金属走线与所述第一透明走线之间通过设置在所述第一绝缘层上的过孔连接。
在一种可选的实现方式中，所述提供衬底基板的步骤，包括：
提供第一衬底；
采用第一构图工艺，在所述第一衬底靠近所述透明走线层的一侧形成第二金属走线层；
采用第二构图工艺，在所述第二金属走线层靠近所述透明走线层的一侧形成第二绝缘层；
所述在所述衬底基板的一侧依次形成透明走线层、第一绝缘层和第一金属走线层的步骤，包括：
在所述第二绝缘层背离所述第一衬底的一侧依次形成所述透明走线层、所述第一绝缘层和所述第一金属走线层；
其中，所述透明走线层还包括多条第二透明走线，所述第二金属走线层包括多条第二金属走线，各所述第二金属走线位于不同像素区域的非透光区域内，相邻的两条所述第二金属走线之间通过所述第二透明走线连接，所述第二金属走线与所述第二透明走线之间通过设置在所述第二绝缘层上的过孔连接。
在一种可选的实现方式中，所述透明走线层还包括多条第三透明走线，在所述第二绝缘层背离所述第一衬底的一侧依次形成所述透明走线层、所述第一绝缘层和所述第一金属走线层的步骤之后，还包括：
在所述第一金属走线层背离所述衬底基板的一侧依次形成第三绝缘层和第三金属走线层，所述第三金属走线层包括多条第三金属走线，各所述第三金属走线在所述衬底基板上的正投影位于不同像素区域的非透光区域内，相邻的两条所述第三金属走线之间通过所述第三透明走线连接，所述第三金属走线与所述第三透明走线之间通过设置在所述第三绝缘层和所述第一绝缘层上的过孔连接。
在一种可选的实现方式中，在所述第一金属走线层背离所述衬底基板的一侧依次形成第三绝缘层和第三金属走线层的步骤之后，还包括：
在所述第三金属走线层背离所述衬底基板的一侧依次形成阳极绝缘层和阳极层，所述阳极层包括多个阳极，各所述阳极与不同的第三金属走线之间通过设置在所述阳极绝缘层上的过孔连接，各所述阳极在所述衬底基板上的正投影覆盖不同像素区域的非透光区域。
在一种可选的实现方式中，所述提供衬底基板的步骤，包括：
提供第二衬底；
采用第三构图工艺，在所述第二衬底靠近所述透明走线层的一侧形成第四金属走线层；
采用成膜工艺，在所述第四金属走线层背离所述第二衬底的一侧形成第四绝缘层；
所述在所述衬底基板的一侧依次形成第一金属走线层、第一绝缘层和透明走线层的步骤，包括：
在所述第四绝缘层背离所述第二衬底的一侧依次形成所述第一金属走线层、所述第一绝缘层和所述透明走线层；
其中，所述透明走线层还包括多条第四透明走线，所述第四金属走线层包括多条第四金属走线，各所述第四金属走线位于不同像素区域的非透光区域内，相邻的两条所述第四金属走线之间通过所述第四透明走线连接，所述第四金属走线与所述第四透明走线之间通过设置在所述第一绝缘层和所述第四绝缘层上的过孔连接。
在一种可选的实现方式中，所述透明走线层还包括多条第五透明走线，在所述第四绝缘层背离所述第二衬底的一侧依次形成所述第一金属走线层、所述第一绝缘层和所述透明走线层的步骤之后，还包括：
在所述透明走线层背离所述衬底基板的一侧依次形成第五绝缘层和第五金属走线层，所述第五金属走线层包括多条第五金属走线，各所述第五金属走线在所述衬底基板上的正投影位于不同像素区域的非透光区域内，相邻的两条所述第五金属走线之间通过所述第五透明走线连接，所述第五金属走线与所述第五透明走线之间通过设置在所述第五绝缘层上的过孔连接。
在一种可选的实现方式中，在所述透明走线层背离所述衬底基板的一侧依次形成第五绝缘层和第五金属走线层的步骤之后，还包括：
在所述第五金属走线层背离所述衬底基板的一侧依次形成阳极绝缘层和阳极层，所述阳极层包括多个阳极，各所述阳极与不同的第五金属走线之间通过设置在所述阳极绝缘层上的过孔连接，各所述阳极在所述衬底基板上的正投影覆盖不同像素区域的非透光区域。
与现有技术相比，本发明包括以下优点：
本申请技术方案提供了一种显示基板的制备方法、显示基板及显示装置，显示基板包括透明显示区域，透明显示区域的显示基板包括：衬底基板，衬底基板包括多个像素区域，各像素区域包括透光区域和非透光区域；层叠设置在衬底基板一侧的透明走线层、第一绝缘层和第一金属走线层，透明走线层包括多条第一透明走线，第一金属走线层包括多条第一金属走线，各第一金属走线在衬底基板上的正投影位于不同像素区域的非透光区域内，相邻的两条第一金属走线之间通过第一透明走线连接，第一金属走线与第一透明走线之间通过设置在第一绝缘层上的过孔连接。本申请技术方案，通过在透明显示区域中各像素区域的透光区域设置第一透明走线，不透明的第一金属走线仅设置在非透光区域内，从而提高透明显示区域的透过率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1示出了相关技术中一种显示基板的平面结构示意图；
图2示出了相关技术中一种透明显示区域的平面结构示意图；
图3示出了本申请实施例提供的一种显示基板的平面结构示意图；
图4示出了本申请实施例提供的第一种显示基板的剖面结构示意图；
图5示出了本申请实施例提供的第二种显示基板的剖面结构示意图；
图6示出了本申请实施例提供的设置有阳极层的显示基板的平面结构示意图；
图7示出了本申请实施例提供的设置有第二金属走线层的显示基板的剖面结构示意图；
图8示出了本申请实施例提供的设置有第三金属走线层的显示基板的剖面结构示意图；
图9示出了本申请实施例提供的设置有第四金属走线层的显示基板的剖面结构示意图；
图10示出了本申请实施例提供的设置有第五金属走线层的显示基板的剖面结构示意图；
图11示出了本申请实施例提供的一种显示基板的制备方法的步骤流程图；
图12示出了本申请实施例提供的第一种制备实现方式的步骤流程图；
图13示出了本申请实施例提供的第一种制备实现方式的刻蚀工艺流程图；
图14示出了本申请实施例提供的第二种制备实现方式的步骤流程图；
图15示出了本申请实施例提供的第二种制备实现方式的刻蚀工艺流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
目前，屏下摄像头技术已是大势所趋，现有的设计方案是通过降低透明显示区域的像素密度来提高透明显示区域的透过率。参照图1，透明显示区域的像素密度为200ppi，而有效显示区域的像素密度通常在400到600ppi之间。这样虽然能提高透明显示区域的透过率，但是会导致该区域的亮度偏低，整个显示屏幕的亮度均一性较差。
如图2所示，当采用上述技术方案时，与透明区中的阳极连接的像素电路位于透明区外围的过渡区，这样透明区中的每一个阳极与对应的像素电路都需要通过一根透明走线连接，当透明区域较大或者像素密度较高时，透明走线的数量会非常庞大，给设计、工艺以及成本带来巨大冲击。
为了提高透明显示区域的透过率，本申请一实施例提供了一种显示基板，显示基板包括透明显示区域TA和有效显示区域AA，参照图3示出了显示基板的平面结构示意图，参照图4和图5示出了透明显示区域的显示基板的剖面结构示意图，透明显示区域TA的显示基板包括：
衬底基板41，衬底基板41包括多个像素区域31，各像素区域31包括透光区域311和非透光区域312；层叠设置在衬底基板41一侧的透明走线层42、第一绝缘层43和第一金属走线层44，透明走线层42包括多条第一透明走线421，第一金属走线层44包括多条第一金属走线441，各第一金属走线441在衬底基板41上的正投影位于不同像素区域31的非透光区域312内，相邻的两条第一金属走线441之间通过第一透明走线421连接，第一金属走线441与第一透明走线421之间通过设置在第一绝缘层43上的过孔连接。
参照图4示出了第一种透明显示区域的显示基板的剖面结构示意图，图4中示出的透明走线层42靠近衬底基板41设置。参照图5示出了第二种透明显示区域的显示基板的剖面结构示意图，图5中示出的第一金属走线层44靠近衬底基板41设置。
参照图4和图5，第一金属走线441及其与第一透明走线421连接的过孔在衬底基板41上的正投影均位于非透光区域312内。相邻的两条第一金属走线441之间通过第一透明走线421过孔连接，相邻的两条第一金属走线441位于不同的非透光区域312内，连接相邻的两条第一金属走线441的第一透明走线421与相邻的两个非透光区域312之间的透光区域311相对应。
第一金属走线441可以为数据线Data或VDD线。参照图3示出了透明显示区域与有效显示区域的连接方案。纵向的数据线Data或VDD线在进入透明显示区域TA时通过打孔换层到透明走线层42，进入透明显示区域TA中的第一行非透光区域312时再换层到第一金属走线层44，进入第一行与第二行非透光区域312之间的透光区域311时又换层到透明走线层42，然后再进入第二行非透光区域312时又换层到第一金属走线层44，如此往复。
第一金属走线441还可以为扫描信号线gate。参照图3，横向的扫描信号线gate在进入透明显示区域TA时通过打孔换层到透明走线层42，进入透明显示区域TA中的第一列非透光区域312时再换层到第一金属走线层44，进入第一列与第二列非透光区域312之间的透光区域311时又换层到透明走线层42，然后再进入第二列非透光区域312时又换层到第一金属走线层44，如此往复。
需要说明的是，第一金属走线441还可以为初始化信号Vinit线等透明显示区域TA中的任一信号线。例如，Data或者VDD走线在非透光区域312用SD走线，在透光区域311换层至透明走线层42进行走线；Gate信号在非透光区域312用Gate 1走线，在透光区域311换层至透明走线层42进行走线；Vinit信号在非透光区域312用Gate 2走线，在透光区域311换层至透明走线层42进行走线。
综上，透明显示区域TA内的任一信号线在各像素区域31的非透光区域312可以采用第一金属走线层44中的第一金属走线441，在各像素区域31的透光区域311换层至透明走线层42，采用第一透明走线421进行走线。
本实施例提供的显示基板，仅在透明显示区域中各像素区域的非透光区域设置不透明的金属走线，在透光区域设置透明走线，从而提高透明显示区域的透过率。
另外，采用本申请技术方案的显示基板，衬底基板41中的各像素区域31可以包括驱动电路，驱动电路位于非透光区域312内。为了提高透明显示区域的透过率，驱动电路可以采用简化电路，如3T1C、2T2C等。这样，由于透明显示区域TA内每个像素区域均设置由驱动电路，从而可以避免阳极与像素电路之间的走线连接，降低设计以及工艺难度，降低成本。
在一种可选的实现方式中，参照图8和图10，透明显示区域TA的显示基板还可以包括：设置在第一金属走线层44(图8所示)或透明走线层42(图10所示)背离衬底基板41一侧的阳极绝缘层83和阳极层84，阳极层84在衬底基板41上的正投影可以覆盖非透光区域312，参照图6示出了一种设置有阳极层的显示基板的平面结构示意图。
在一种可选的实现方式中，透明走线层42靠近衬底基板41设置，参照图7，透明走线层42还可以包括多条第二透明走线422，衬底基板41可以包括：
第一衬底70，以及层叠设置在第一衬底70靠近透明走线层42一侧的第二金属走线层71和第二绝缘层72，第二金属走线层71靠近第一衬底70设置，透明走线层42靠近第二绝缘层72设置，第二金属走线层71包括多条第二金属走线711，各第二金属走线711位于不同像素区域31的非透光区域312内，相邻的两条第二金属走线711之间通过第二透明走线422连接，第二金属走线711与第二透明走线422之间通过设置在第二绝缘层72上的过孔连接。
其中，第一衬底70例如可以包括玻璃或柔性基板，以及设置在玻璃或柔性基板上的驱动电路(图7中示出的半导体)，以及设置在驱动电路上的绝缘层，第二金属走线层71设置在绝缘层上。
进一步地，参照图8，透明走线层42还可以包括多条第三透明走线423，透明显示区域TA的显示基板还可以包括：
层叠设置在第一金属走线层44背离衬底基板41一侧的第三绝缘层81和第三金属走线层82，第三绝缘层81靠近第一金属走线层44设置，第三金属走线层82包括多条第三金属走线821，各第三金属走线821在衬底基板41上的正投影位于不同像素区域31的非透光区域312内，相邻的两条第三金属走线821之间通过第三透明走线423连接，第三金属走线821与第三透明走线423之间通过设置在第三绝缘层81和第一绝缘层43上的过孔连接。
参照图8，透明显示区域TA的显示基板还可以包括：层叠设置在第三金属走线层82背离衬底基板41一侧的阳极绝缘层83和阳极层84，阳极绝缘层83靠近第三金属走线层82设置，阳极层84包括多个阳极841，各阳极841与不同的第三金属走线821之间通过设置在阳极绝缘层83上的过孔连接，各阳极841在衬底基板41上的正投影覆盖不同像素区域31的非透光区域312。
本实现方式中，第一透明走线421、第二透明走线422以及第三透明走线423之间相互绝缘。第一金属走线441、第二金属走线711以及第三金属走线821可以分别与各像素区域31内的驱动电路连接，第一金属走线441可以为Gate 2走线，第二金属走线711可以为Gate1走线，第三金属走线821可以为SD走线。
在另一种可选的实现方式中，第一金属走线层44靠近衬底基板41设置，参照图9，透明走线层42还可以包括多条第四透明走线424，衬底基板41可以包括：
第二衬底90以及层叠设置在第二衬底90靠近透明走线层42一侧的第四金属走线层91和第四绝缘层92，第四金属走线层91靠近第二衬底90设置，第一金属走线层44靠近第四绝缘层92设置(即透明走线层42远离第四绝缘层92设置，第一金属走线层44在图9的剖面图中未示出)，第四金属走线层91包括多条第四金属走线911，各第四金属走线911位于不同像素区域31的非透光区域312内，相邻的两条第四金属走线911之间通过第四透明走线424连接，第四金属走线911与第四透明走线424之间通过设置在第一绝缘层43和第四绝缘层92上的过孔连接。
其中，第二衬底90例如可以包括玻璃或柔性基板，以及设置在玻璃或柔性基板上的驱动电路(图9中示出的半导体)，以及设置在驱动电路上的绝缘层，第四金属走线层91设置在绝缘层上。
进一步地，参照图10，透明走线层42还可以包括多条第五透明走线425，透明显示区域TA的显示基板还可以包括：
层叠设置在透明走线层42背离衬底基板41一侧的第五绝缘层101和第五金属走线层102，第五绝缘层101靠近透明走线层42设置，第五金属走线层102包括多条第五金属走线1021，各第五金属走线1021在衬底基板41上的正投影位于不同像素区域31的非透光区域312内，相邻的两条第五金属走线1021之间通过第五透明走线425连接，第五金属走线1021与第五透明走线425之间通过设置在第五绝缘层101上的过孔连接。
参照图10，透明显示区域TA的显示基板还包括：层叠设置在第五金属走线层102背离衬底基板41一侧的阳极绝缘层83和阳极层84，阳极绝缘层83靠近第五金属走线层102设置，阳极层84包括多个阳极841，各阳极841与不同的第五金属走线1021之间通过设置在阳极绝缘层83上的过孔连接，各阳极841在衬底基板41上的正投影覆盖不同像素区域31的非透光区域312。
本实现方式中，第一透明走线421、第四透明走线424以及第五透明走线425之间相互绝缘。第一金属走线441、第四金属走线911以及第五金属走线1021可以分别与各像素区域31内的驱动电路连接，第一金属走线441可以为Gate 2走线，第四金属走线911可以为Gate 1走线，第五金属走线1021可以为SD走线。
本实施例中透明走线层42的材料可以为金属、金属氧化物、无机材料、有机材料或复合材料等，例如透明走线层42的材料可以为ITO、IZO、碳纳米管或者石墨烯等。透明走线层42的成膜工艺可以采用CVD、涂覆等，图形化可以采用光刻工艺、激光加工工艺等。
本申请另一实施例还提供了一种显示装置，包括摄像头以及任一实施例所述的显示基板，其中，摄像头在显示基板上的正投影位于透明显示区域内。
需要说明的是，本实施例中的显示装置可以为：显示面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有2D或3D显示功能的产品或部件。
本申请另一实施例还提供了一种显示基板的制备方法，显示基板包括透明显示区域，参照图11，透明显示区域的显示基板的制备方法包括：
步骤111，提供衬底基板，衬底基板包括多个像素区域，各像素区域包括透光区域和非透光区域。
步骤112，在衬底基板的一侧依次形成透明走线层、第一绝缘层和第一金属走线层，或者在衬底基板的一侧依次形成第一金属走线层、第一绝缘层和透明走线层，透明走线层包括多条第一透明走线，第一金属走线层包括多条第一金属走线，各第一金属走线在衬底基板上的正投影位于不同像素区域的非透光区域内，相邻的两条第一金属走线之间通过第一透明走线连接，第一金属走线与第一透明走线之间通过设置在第一绝缘层上的过孔连接。
采用本实施例提供的制备方法可以制备得到上述任一实施例所述的显示基板。
本实施例中透明走线层的材料可以为金属、金属氧化物、无机材料、有机材料或复合材料等，例如透明走线层42的材料可以为ITO、IZO、碳纳米管或者石墨烯等。透明走线层42的成膜工艺可以采用CVD、涂覆等，图形化可以采用光刻工艺、激光加工工艺等。
在本实施例一种可选的实现方式中，参照图12，步骤111可以包括：
步骤121：提供第一衬底。
步骤122：采用第一构图工艺，在第一衬底靠近透明走线层的一侧形成第二金属走线层。
步骤123：采用第二构图工艺，在第二金属走线层靠近透明走线层的一侧形成第二绝缘层。
本实现方式中，步骤112可以包括：
步骤124：在第二绝缘层背离第一衬底的一侧依次形成透明走线层、第一绝缘层和第一金属走线层；其中，透明走线层还包括多条第二透明走线，第二金属走线层包括多条第二金属走线，各第二金属走线位于不同像素区域的非透光区域内，相邻的两条第二金属走线之间通过第二透明走线连接，第二金属走线与第二透明走线之间通过设置在第二绝缘层上的过孔连接。
进一步地，透明走线层还包括多条第三透明走线，在步骤123之后还可以包括：
步骤125：在第一金属走线层背离衬底基板的一侧依次形成第三绝缘层和第三金属走线层，第三金属走线层包括多条第三金属走线，各第三金属走线在衬底基板上的正投影位于不同像素区域的非透光区域内，相邻的两条第三金属走线之间通过第三透明走线连接，第三金属走线与第三透明走线之间通过设置在第三绝缘层和第一绝缘层上的过孔连接。
步骤126：在第三金属走线层背离衬底基板的一侧依次形成阳极绝缘层和阳极层，阳极层包括多个阳极，各阳极与不同的第三金属走线之间通过设置在阳极绝缘层上的过孔连接，各阳极在衬底基板上的正投影覆盖不同像素区域的非透光区域。
参照图13示出了本实现方式提供的制备方法的刻蚀工艺流程图。图4、图7和图8示出了由本实现方式提供的制备方法获得的显示基板的剖面结构示意图。
在本实施例另一种可选的实现方式中，参照图14，步骤111可以包括：
步骤141：提供第二衬底。
步骤142：采用第三构图工艺，在第二衬底靠近透明走线层的一侧形成第四金属走线层。
步骤143：采用成膜工艺，在第四金属走线层背离第二衬底的一侧形成第四绝缘层。
本实现方式中，步骤112可以包括：
步骤144：在第四绝缘层背离第二衬底的一侧依次形成第一金属走线层、第一绝缘层和透明走线层；其中，透明走线层还包括多条第四透明走线，第四金属走线层包括多条第四金属走线，各第四金属走线位于不同像素区域的非透光区域内，相邻的两条第四金属走线之间通过第四透明走线连接，第四金属走线与第四透明走线之间通过设置在第一绝缘层和第四绝缘层上的过孔连接。
进一步地，透明走线层还包括多条第五透明走线，在步骤143之后还可以包括：
步骤145：在透明走线层背离衬底基板的一侧依次形成第五绝缘层和第五金属走线层，第五金属走线层包括多条第五金属走线，各第五金属走线在衬底基板上的正投影位于不同像素区域的非透光区域内，相邻的两条第五金属走线之间通过第五透明走线连接，第五金属走线与第五透明走线之间通过设置在第五绝缘层上的过孔连接。
步骤146：在第五金属走线层背离衬底基板的一侧依次形成阳极绝缘层和阳极层，阳极层包括多个阳极，各阳极与不同的第五金属走线之间通过设置在阳极绝缘层上的过孔连接，各阳极在衬底基板上的正投影覆盖不同像素区域的非透光区域。
参照图15示出了第二种实现方式提供的制备方法的刻蚀工艺流程图。采用图15所示的制备方法可以节省一道mask和刻蚀工艺，进一步降低工艺难度，缩短生产周期，降低成本。图5、图9和图10示出了由本实现方式提供的制备方法获得的显示基板的剖面结构示意图。
本申请技术方案提供了一种显示基板的制备方法、显示基板及显示装置，其中，显示基板包括透明显示区域，透明显示区域的显示基板包括：衬底基板，衬底基板包括多个像素区域，各像素区域包括透光区域和非透光区域；层叠设置在衬底基板一侧的透明走线层、第一绝缘层和第一金属走线层，透明走线层包括多条第一透明走线，第一金属走线层包括多条第一金属走线，各第一金属走线在衬底基板上的正投影位于不同像素区域的非透光区域内，相邻的两条第一金属走线之间通过第一透明走线连接，第一金属走线与第一透明走线之间通过设置在第一绝缘层上的过孔连接。本申请技术方案，通过在透明显示区域中各像素区域的透光区域设置第一透明走线，不透明的第一金属走线仅设置在非透光区域内，从而提高透明显示区域的透过率。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种显示基板的制备方法、显示基板及显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (15)

1.一种显示基板，其特征在于，所述显示基板包括透明显示区域，所述透明显示区域的显示基板包括：
衬底基板，所述衬底基板包括多个像素区域，各所述像素区域包括透光区域和非透光区域；
层叠设置在所述衬底基板一侧的透明走线层、第一绝缘层和第一金属走线层，所述透明走线层包括多条第一透明走线，所述第一金属走线层包括多条第一金属走线，各所述第一金属走线在所述衬底基板上的正投影位于不同像素区域的非透光区域内，各所述第一透明走线设置在各所述像素区域的透光区域，相邻的两条所述第一金属走线之间通过所述第一透明走线连接，所述第一金属走线与所述第一透明走线之间通过设置在所述第一绝缘层上的过孔连接，相邻的两条所述第一金属走线位于不同的非透光区域内，连接相邻的两条所述第一金属走线的第一透明走线与相邻的两个非透光区域之间的透光区域相对应。
2.根据权利要求1所述的显示基板，其特征在于，所述透明走线层还包括多条第二透明走线，所述衬底基板包括：
第一衬底，以及设置在所述第一衬底靠近所述透明走线层一侧的第二金属走线层和第二绝缘层，所述第二金属走线层靠近所述第一衬底设置，所述透明走线层靠近所述第二绝缘层设置，所述第二金属走线层包括多条第二金属走线，各所述第二金属走线位于不同像素区域的非透光区域内，相邻的两条所述第二金属走线之间通过所述第二透明走线连接，所述第二金属走线与所述第二透明走线之间通过设置在所述第二绝缘层上的过孔连接。
3.根据权利要求2所述的显示基板，其特征在于，所述透明走线层还包括多条第三透明走线，所述透明显示区域的显示基板还包括：
设置在所述第一金属走线层背离所述衬底基板一侧的第三绝缘层和第三金属走线层，所述第三绝缘层靠近所述第一金属走线层设置，所述第三金属走线层包括多条第三金属走线，各所述第三金属走线在所述衬底基板上的正投影位于不同像素区域的非透光区域内，相邻的两条所述第三金属走线之间通过所述第三透明走线连接，所述第三金属走线与所述第三透明走线之间通过设置在所述第三绝缘层和所述第一绝缘层上的过孔连接。
4.根据权利要求3所述的显示基板，其特征在于，所述透明显示区域的显示基板还包括：设置在所述第三金属走线层背离所述衬底基板一侧的阳极绝缘层和阳极层，所述阳极绝缘层靠近所述第三金属走线层设置，所述阳极层包括多个阳极，各所述阳极与不同的第三金属走线之间通过设置在所述阳极绝缘层上的过孔连接，各所述阳极在所述衬底基板上的正投影覆盖不同像素区域的非透光区域。
5.根据权利要求1所述的显示基板，其特征在于，所述透明走线层还包括多条第四透明走线，所述衬底基板包括：
第二衬底以及设置在所述第二衬底靠近所述透明走线层一侧的第四金属走线层和第四绝缘层，所述第四金属走线层靠近所述第二衬底设置，所述第一金属走线层靠近所述第四绝缘层设置，所述第四金属走线层包括多条第四金属走线，各所述第四金属走线位于不同像素区域的非透光区域内，相邻的两条所述第四金属走线之间通过所述第四透明走线连接，所述第四金属走线与所述第四透明走线之间通过设置在所述第一绝缘层和所述第四绝缘层上的过孔连接。
6.根据权利要求5所述的显示基板，其特征在于，所述透明走线层还包括多条第五透明走线，所述透明显示区域的显示基板还包括：
设置在所述透明走线层背离所述衬底基板一侧的第五绝缘层和第五金属走线层，所述第五绝缘层靠近所述透明走线层设置，所述第五金属走线层包括多条第五金属走线，各所述第五金属走线在所述衬底基板上的正投影位于不同像素区域的非透光区域内，相邻的两条所述第五金属走线之间通过所述第五透明走线连接，所述第五金属走线与所述第五透明走线之间通过设置在所述第五绝缘层上的过孔连接。
7.根据权利要求6所述的显示基板，其特征在于，所述透明显示区域的显示基板还包括：设置在所述第五金属走线层背离所述衬底基板一侧的阳极绝缘层和阳极层，所述阳极绝缘层靠近所述第五金属走线层设置，所述阳极层包括多个阳极，各所述阳极与不同的第五金属走线之间通过设置在所述阳极绝缘层上的过孔连接，各所述阳极在所述衬底基板上的正投影覆盖不同像素区域的非透光区域。
8.一种显示装置，其特征在于，包括摄像头以及如权利要求1至7任一项所述的显示基板，所述摄像头在所述显示基板上的正投影位于所述透明显示区域内。
9.一种显示基板的制备方法，其特征在于，所述显示基板包括透明显示区域，所述透明显示区域的显示基板的制备方法包括：
提供衬底基板，所述衬底基板包括多个像素区域，各所述像素区域包括透光区域和非透光区域；
在所述衬底基板的一侧依次形成透明走线层、第一绝缘层和第一金属走线层，或者在所述衬底基板的一侧依次形成第一金属走线层、第一绝缘层和透明走线层，所述透明走线层包括多条第一透明走线，所述第一金属走线层包括多条第一金属走线，各所述第一金属走线在所述衬底基板上的正投影位于不同像素区域的非透光区域内，各所述第一透明走线设置在各所述像素区域的透光区域，相邻的两条所述第一金属走线之间通过所述第一透明走线连接，所述第一金属走线与所述第一透明走线之间通过设置在所述第一绝缘层上的过孔连接，相邻的两条所述第一金属走线位于不同的非透光区域内，连接相邻的两条所述第一金属走线的第一透明走线与相邻的两个非透光区域之间的透光区域相对应。
10.根据权利要求9所述的制备方法，其特征在于，所述提供衬底基板的步骤，包括：
提供第一衬底；
采用第一构图工艺，在所述第一衬底靠近所述透明走线层的一侧形成第二金属走线层；
采用第二构图工艺，在所述第二金属走线层靠近所述透明走线层的一侧形成第二绝缘层；
所述在所述衬底基板的一侧依次形成透明走线层、第一绝缘层和第一金属走线层的步骤，包括：
在所述第二绝缘层背离所述第一衬底的一侧依次形成所述透明走线层、所述第一绝缘层和所述第一金属走线层；
其中，所述透明走线层还包括多条第二透明走线，所述第二金属走线层包括多条第二金属走线，各所述第二金属走线位于不同像素区域的非透光区域内，相邻的两条所述第二金属走线之间通过所述第二透明走线连接，所述第二金属走线与所述第二透明走线之间通过设置在所述第二绝缘层上的过孔连接。
11.根据权利要求10所述的制备方法，其特征在于，所述透明走线层还包括多条第三透明走线，在所述第二绝缘层背离所述第一衬底的一侧依次形成所述透明走线层、所述第一绝缘层和所述第一金属走线层的步骤之后，还包括：
在所述第一金属走线层背离所述衬底基板的一侧依次形成第三绝缘层和第三金属走线层，所述第三金属走线层包括多条第三金属走线，各所述第三金属走线在所述衬底基板上的正投影位于不同像素区域的非透光区域内，相邻的两条所述第三金属走线之间通过所述第三透明走线连接，所述第三金属走线与所述第三透明走线之间通过设置在所述第三绝缘层和所述第一绝缘层上的过孔连接。
12.根据权利要求11所述的制备方法，其特征在于，在所述第一金属走线层背离所述衬底基板的一侧依次形成第三绝缘层和第三金属走线层的步骤之后，还包括：
在所述第三金属走线层背离所述衬底基板的一侧依次形成阳极绝缘层和阳极层，所述阳极层包括多个阳极，各所述阳极与不同的第三金属走线之间通过设置在所述阳极绝缘层上的过孔连接，各所述阳极在所述衬底基板上的正投影覆盖不同像素区域的非透光区域。
13.根据权利要求9所述的制备方法，其特征在于，所述提供衬底基板的步骤，包括：
提供第二衬底；
采用第三构图工艺，在所述第二衬底靠近所述透明走线层的一侧形成第四金属走线层；
采用成膜工艺，在所述第四金属走线层背离所述第二衬底的一侧形成第四绝缘层；
所述在所述衬底基板的一侧依次形成第一金属走线层、第一绝缘层和透明走线层的步骤，包括：
在所述第四绝缘层背离所述第二衬底的一侧依次形成所述第一金属走线层、所述第一绝缘层和所述透明走线层；
其中，所述透明走线层还包括多条第四透明走线，所述第四金属走线层包括多条第四金属走线，各所述第四金属走线位于不同像素区域的非透光区域内，相邻的两条所述第四金属走线之间通过所述第四透明走线连接，所述第四金属走线与所述第四透明走线之间通过设置在所述第一绝缘层和所述第四绝缘层上的过孔连接。
14.根据权利要求13所述的制备方法，其特征在于，所述透明走线层还包括多条第五透明走线，在所述第四绝缘层背离所述第二衬底的一侧依次形成所述第一金属走线层、所述第一绝缘层和所述透明走线层的步骤之后，还包括：
在所述透明走线层背离所述衬底基板的一侧依次形成第五绝缘层和第五金属走线层，所述第五金属走线层包括多条第五金属走线，各所述第五金属走线在所述衬底基板上的正投影位于不同像素区域的非透光区域内，相邻的两条所述第五金属走线之间通过所述第五透明走线连接，所述第五金属走线与所述第五透明走线之间通过设置在所述第五绝缘层上的过孔连接。
15.根据权利要求13所述的制备方法，其特征在于，在所述透明走线层背离所述衬底基板的一侧依次形成第五绝缘层和第五金属走线层的步骤之后，还包括：
在所述第五金属走线层背离所述衬底基板的一侧依次形成阳极绝缘层和阳极层，所述阳极层包括多个阳极，各所述阳极与不同的第五金属走线之间通过设置在所述阳极绝缘层上的过孔连接，各所述阳极在所述衬底基板上的正投影覆盖不同像素区域的非透光区域。
CN202011134132.5A 2020-10-21 2020-10-21 一种显示基板的制备方法、显示基板及显示装置 Active CN112259588B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011134132.5A CN112259588B (zh) 2020-10-21 2020-10-21 一种显示基板的制备方法、显示基板及显示装置
US17/330,873 US11626427B2 (en) 2020-10-21 2021-05-26 Fabricating method of displaying base plate, displaying base plate and displaying device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011134132.5A CN112259588B (zh) 2020-10-21 2020-10-21 一种显示基板的制备方法、显示基板及显示装置

Publications (2)

Publication Number Publication Date
CN112259588A CN112259588A (zh) 2021-01-22
CN112259588B true CN112259588B (zh) 2022-07-05

Family

ID=74264515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011134132.5A Active CN112259588B (zh) 2020-10-21 2020-10-21 一种显示基板的制备方法、显示基板及显示装置

Country Status (2)

Country Link
US (1) US11626427B2 (zh)
CN (1) CN112259588B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11770953B2 (en) 2021-02-07 2023-09-26 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, display panel and display apparatus
CN112951892B (zh) * 2021-02-26 2024-04-19 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置
CN113644218B (zh) * 2021-08-06 2023-07-25 京东方科技集团股份有限公司 显示面板及显示装置
CN116235290A (zh) * 2021-08-26 2023-06-06 京东方科技集团股份有限公司 显示面板和显示装置
CN114823835B (zh) * 2021-09-16 2023-12-26 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
CN116685169A (zh) * 2022-02-21 2023-09-01 华为技术有限公司 显示面板、其制备方法及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104898337A (zh) * 2015-06-30 2015-09-09 上海天马微电子有限公司 一种阵列基板、显示面板、显示装置及制作方法
CN110070801A (zh) * 2019-04-30 2019-07-30 武汉天马微电子有限公司 一种显示面板及显示装置
CN110890026A (zh) * 2019-12-05 2020-03-17 昆山国显光电有限公司 显示面板及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101308534B1 (ko) * 2007-07-18 2013-09-23 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US8264631B2 (en) * 2009-11-11 2012-09-11 Au Optronics Corporation Common repair structures for close bus in a liquid crystal display
CN102929050B (zh) * 2012-10-31 2015-12-02 合肥京东方光电科技有限公司 阵列基板、面板和显示装置
CN103728802B (zh) * 2013-12-27 2016-03-30 深圳市华星光电技术有限公司 液晶面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104898337A (zh) * 2015-06-30 2015-09-09 上海天马微电子有限公司 一种阵列基板、显示面板、显示装置及制作方法
CN110070801A (zh) * 2019-04-30 2019-07-30 武汉天马微电子有限公司 一种显示面板及显示装置
CN110890026A (zh) * 2019-12-05 2020-03-17 昆山国显光电有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
CN112259588A (zh) 2021-01-22
US20220123025A1 (en) 2022-04-21
US11626427B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
CN112259588B (zh) 一种显示基板的制备方法、显示基板及显示装置
WO2021057011A1 (zh) 显示面板及其制作方法、显示装置
CN112310325B (zh) 透光显示模组、显示面板及透光显示模组的制备方法
CN109786434B (zh) 阵列基板、其制备方法、显示面板、装置和像素驱动电路
US10216339B2 (en) Display substrate and manufacturing method thereof, and display device
CN209434190U (zh) 一种阵列基板、显示面板及显示装置
US9673225B2 (en) Array substrate, fabrication method thereof and display device
CN107833895B (zh) 显示面板及其制造方法、显示装置
US11282912B2 (en) Display module, method for manufacturing the same, and display device
US9645688B2 (en) OGS touch screen substrate and method of manufacturing the same, and related apparatus
CN111863931B (zh) 显示面板及显示装置
CN109118956B (zh) 一种透明显示面板、显示装置和透明显示面板的制作方法
CN114400239A (zh) 显示面板、显示装置及显示面板的制备方法
CN100470757C (zh) 导线结构、像素结构、显示面板、光电装置及其形成方法
US20210405790A1 (en) Flexible integrated display module, manufacturing method thereof, and display device
CN101494226B (zh) 薄膜晶体管基板及其制造方法、布线结构及其制造方法
CN101340753A (zh) 有机发光装置,其形成方法及包含其的电子装置
CN106990632A (zh) 阵列基板及显示装置
CN103489879B (zh) 阵列基板及其制作方法、显示装置
CN210668377U (zh) 显示基板及显示装置
CN109524303B (zh) 导电图形及其制作方法、显示基板、显示装置
US10739922B2 (en) Touch control electrode structure and touch control panel
US11392235B2 (en) Display substrate, method for manufacturing the same, and display device
CN100449384C (zh) 液晶显示装置基板的制造方法
CN101515589B (zh) 像素结构、显示面板、光电装置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant