CN105140231B - 薄膜晶体管阵列基板及其制作方法 - Google Patents

Abstract

本发明公开了一种薄膜晶体管阵列基板及其制作方法，所述薄膜晶体管阵列基板包括：一器件组合板，所述器件组合板包括：一基板；一第一信号线层；一半导体层；以及一第二信号线层；一钝化层，所述钝化层设置在所述器件组合板上，所述钝化层上设置有孔洞和凹槽阵列，所述凹槽阵列包括至少两凹槽；一像素电极层，所述像素电极层设置在所述钝化层上以及所述凹槽内，所述像素电极层通过所述孔洞与所述第二信号线层连接。本发明能节省薄膜晶体管阵列基板的制作成本以及提高薄膜晶体管阵列基板的制作效率。

Description

薄膜晶体管阵列基板及其制作方法

【技术领域】

本发明涉及显示技术领域，特别涉及一种薄膜晶体管阵列基板及其制作方法。

【背景技术】

传统的薄膜晶体管阵列基板的制作过程一般都需要在钝化层上设置通孔，以及在所述钝化层上设置凹槽，并在所述钝化层上的表面和所述凹槽内设置像素电极层。其中，该像素电极层通过所述通孔与所述薄膜晶体管阵列基板中的数据线层连接。

在上述传统的技术方案中，在所述钝化层上设置所述通孔和在所述钝化层上设置所述凹槽是分开实施的，也就是说，在所述钝化层上设置所述通孔和在所述钝化层上设置所述凹槽是两个独立的步骤。

针对上述两个独立的步骤，需要两次不同的Normal Mask(普通掩模)光罩制程，这导致上述技术方案具有较高的成本，并且使得所述薄膜晶体管阵列基板的制作效率不高。

故，有必要提出一种新的技术方案，以解决上述技术问题。

【发明内容】

本发明的目的在于提供一种薄膜晶体管阵列基板及其制作方法，其能节省薄膜晶体管阵列基板的制作成本以及提高薄膜晶体管阵列基板的制作效率。

为解决上述问题，本发明的技术方案如下：

一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括：一器件组合板，所述器件组合板包括：一基板；一第一信号线层；一半导体层；以及一第二信号线层；一钝化层，所述钝化层设置在所述器件组合板上，所述钝化层上设置有孔洞和凹槽阵列，所述凹槽阵列包括至少两凹槽；一像素电极层，所述像素电极层设置在所述钝化层上以及所述凹槽内，所述像素电极层通过所述孔洞与所述第二信号线层连接；所述凹槽的深度大于或等于所述孔洞的深度；所述凹槽的深度等于所述钝化层的厚度；所述像素电极层整面贴附于所述钝化层的表面和所述凹槽内；所述凹槽与所述孔洞是在同一道光罩制程中形成的。

在上述薄膜晶体管阵列基板中，所述像素电极层包括：至少两第一部分，所述第一部分覆盖在所述钝化层的表面上；以及至少两第二部分，所述第二部分从所述钝化层的表面向所述凹槽弯折并延伸至所述凹槽内，以及从所述凹槽内向所述钝化层的所述表面弯折并延伸至所述钝化层的所述表面；其中，所述第一部分与所述第二部分相连。

一种薄膜晶体管阵列基板的制作方法，所述方法包括以下步骤：A、形成器件组合板，其中，所述器件组合板包括基板、第一信号线层、半导体层以及第二信号线层；B、在所述器件组合板上设置钝化层；C、对所述钝化层实施光罩制程，以使所述钝化层的表面上形成有一孔洞和一凹槽阵列，其中，所述凹槽阵列包括至少两凹槽；D、在所述钝化层的所述表面和所述凹槽内设置像素电极层，其中，所述像素电极层通过所述孔洞与所述第二信号线层连接；所述凹槽的深度大于或等于所述孔洞的深度；所述凹槽的深度等于所述钝化层的厚度；所述像素电极层整面贴附于所述钝化层的表面和所述凹槽内；所述凹槽与所述孔洞是在同一道光罩制程中形成的。

在上述薄膜晶体管阵列基板的制作方法中，所述像素电极层包括：至少两第一部分，所述第一部分覆盖在所述钝化层的所述表面上；以及至少两第二部分，所述第二部分从所述钝化层的表面向所述凹槽弯折并延伸至所述凹槽内，以及从所述凹槽内向所述钝化层的所述表面弯折并延伸至所述钝化层的所述表面；其中，所述第一部分与所述第二部分相连。

相对现有技术，本发明可以节约一道光罩制程，有利于节省所述薄膜晶体管阵列基板的制作成本，以及提高所述薄膜晶体管阵列基板的制作效率。

为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。

【附图说明】

图1至图4为本发明的薄膜晶体管阵列基板的制作方法的示意图；

图5为本发明的薄膜晶体管阵列基板的制作方法的流程图。

【具体实施方式】

本说明书所使用的词语“实施例”意指实例、示例或例证。此外，本说明书和所附权利要求中所使用的冠词“一”一般地可以被解释为“一个或多个”，除非另外指定或从上下文可以清楚确定单数形式。

参考图4，图4为根据本发明的薄膜晶体管阵列基板的制作方法所制作成的薄膜晶体管阵列基板的示意图。

本发明的薄膜晶体管阵列基板包括器件组合板101、钝化层201和像素电极层401。其中，所述器件组合板101包括基板1011、第一信号线层1012、半导体层1014以及第二信号线层1017。所述器件组合板101还包括第一绝缘层1013、第二绝缘层1015和漏极线层1016。

所述第一信号线层1012可以是扫描线层，所述半导体层1014可以是非晶硅层或多晶硅层，所述第二信号线层1017可以是数据线层。所述扫描线层设置在所述半导体层1014(所述半导体层1014为所述非晶硅层)的下方，所述扫描线层与所述非晶硅层之间设置有所述第一绝缘层1013，所述第二绝缘层1015设置在所述非晶硅层的上方，所述数据线层设置在所述第二绝缘层1015的上方，并且所述数据线层穿过所述第二绝缘层1015与所述非晶硅层相连；或者，所述扫描线层设置在所述半导体层1014(所述半导体层1014为所述多晶硅层)的上方，所述多晶硅层与所述扫描线层之间设置有所述第一绝缘层1013，所述第二绝缘层1015设置在所述扫描线层的上方，所述数据线层设置在所述第二绝缘层1015的上方，并且所述数据线层穿过所述第一绝缘层1013和所述第二绝缘层1015与所述多晶硅层相连。

所述钝化层201设置在所述器件组合板101上，所述钝化层201上设置有孔洞302和凹槽阵列301，所述凹槽阵列301包括至少两凹槽3011。

所述像素电极层401设置在所述钝化层201上以及所述凹槽3011内，所述像素电极层401通过所述孔洞302与所述第二信号线层1017连接。

在本实施例中，所述凹槽3011与所述孔洞302是在同一道光罩制程(Normal Mask光罩制程)中形成的。

相比传统的技术方案，上述技术方案可以节约一道光罩制程(Normal Mask光罩制程)，有利于节省所述薄膜晶体管阵列基板的制作成本，以及提高所述薄膜晶体管阵列基板的制作效率。

在本实施例中，所述像素电极层401包括至少两第一部分以及至少两第二部分。

所述第一部分覆盖在所述钝化层201的表面上。

所述第二部分从所述钝化层201的表面向所述凹槽3011弯折并延伸至所述凹槽3011内，以及从所述凹槽3011内向所述钝化层201的所述表面弯折并延伸至所述钝化层201的所述表面。

其中，所述第一部分与所述第二部分相连。

也就是说，所述钝化层201设置为凹凸不平状，所述钝化层201整面贴附于凹凸不平的所述钝化层201上，即，所述像素电极层401整面贴附于所述钝化层201的表面和所述凹槽3011内，这样有利于使得所述薄膜晶体管阵列基板所对应的显示面板具有较高的显示质量(例如，具有较高的穿透率)。

在本实施例中，所述凹槽3011的深度H1大于或等于所述孔洞302的深度H2。

这样有利于确保在对所述钝化层201实施一道所述光罩制程后，所述孔洞302处的所述第二信号线层1017上没有被所述钝化层201覆盖，从而可以确保所述像素电极层401与所述第二信号线层1017接触良好。

在本实施例中，所述凹槽3011的深度H1等于所述钝化层201的厚度，也就是说，所述凹槽3011贯穿所述钝化层201。

参考图1至图5，图1至图4为本发明的薄膜晶体管阵列基板的制作方法的示意图，图5为本发明的薄膜晶体管阵列基板的制作方法的流程图。

本发明的薄膜晶体管阵列基板的制作方法包括以下步骤：

A(步骤501)、形成器件组合板101，其中，所述器件组合板101包括基板1011、第一信号线层1012、半导体层1014以及第二信号线层1017。

B(步骤502)、在所述器件组合板101上设置钝化层201。

C(步骤503)、对所述钝化层201实施光罩制程，以使所述钝化层201的表面上形成有一孔洞302和一凹槽阵列301，其中，所述凹槽阵列301包括至少两凹槽3011。

D(步骤504)、在所述钝化层201的所述表面和所述凹槽3011内设置像素电极层401，其中，所述像素电极层401通过所述孔洞302与所述第二信号线层1017连接。

在本实施例中，所述凹槽3011与所述孔洞302是在同一道光罩制程(Normal Mask光罩制程)中形成的。也就是说，所述步骤C为：

在所述钝化层201上实施一道光罩制程，以同时形成所述孔洞302和所述凹槽阵列301。

相比传统的技术方案，上述技术方案可以节约一道光罩制程(Normal Mask光罩制程)，有利于节省所述薄膜晶体管阵列基板的制作成本，以及提高所述薄膜晶体管阵列基板的制作效率。

在本实施例中，所述像素电极层401包括至少两第一部分以及至少两第二部分。

所述第一部分覆盖在所述钝化层201的所述表面上。

所述第二部分从所述钝化层201的表面向所述凹槽3011弯折并延伸至所述凹槽3011内，以及从所述凹槽3011内向所述钝化层201的所述表面弯折并延伸至所述钝化层201的所述表面。

其中，所述第一部分与所述第二部分相连。

也就是说，所述钝化层201设置为凹凸不平状，所述钝化层201整面贴附于凹凸不平的所述钝化层201上，即，所述像素电极层401整面贴附于所述钝化层201的表面和所述凹槽3011内，这样有利于使得所述薄膜晶体管阵列基板所对应的显示面板具有较高的显示质量(例如，具有较高的穿透率)。

在本实施例中，所述凹槽3011的深度H1大于或等于所述孔洞302的深度H2。

这样有利于确保在对所述钝化层201实施一道所述光罩制程后，所述孔洞302处的所述第二信号线层1017上没有被所述钝化层201覆盖，从而可以确保所述像素电极层401与所述第二信号线层1017接触良好。

在本实施例中，所述凹槽3011的深度H1等于所述钝化层201的厚度，也就是说，所述凹槽3011贯穿所述钝化层201。

尽管已经相对于一个或多个实现方式示出并描述了本发明，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本发明包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外，尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开，但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且，就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言，这样的术语旨在以与术语“包含”相似的方式包括。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (4)

1.一种薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板包括：

一器件组合板，所述器件组合板包括：

一基板；

一第一信号线层；

一半导体层；以及

一第二信号线层；

一钝化层，所述钝化层设置在所述器件组合板上，所述钝化层上设置有孔洞和凹槽阵列，所述凹槽阵列包括至少两凹槽；

一像素电极层，所述像素电极层设置在所述钝化层上以及所述凹槽内，所述像素电极层通过所述孔洞与所述第二信号线层连接；

所述凹槽的深度大于或等于所述孔洞的深度；

所述凹槽的深度等于所述钝化层的厚度；

所述像素电极层整面贴附于所述钝化层的表面和所述凹槽内；

所述凹槽与所述孔洞是在同一道光罩制程中形成的。

2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述像素电极层包括：

至少两第一部分，所述第一部分覆盖在所述钝化层的表面上；以及

至少两第二部分，所述第二部分从所述钝化层的表面向所述凹槽弯折并延伸至所述凹槽内，以及从所述凹槽内向所述钝化层的所述表面弯折并延伸至所述钝化层的所述表面；

其中，所述第一部分与所述第二部分相连。

3.一种薄膜晶体管阵列基板的制作方法，其特征在于，所述方法包括以下步骤：

A、形成器件组合板，其中，所述器件组合板包括基板、第一信号线层、半导体层以及第二信号线层；

B、在所述器件组合板上设置钝化层；

C、对所述钝化层实施光罩制程，以使所述钝化层的表面上形成有一孔洞和一凹槽阵列，其中，所述凹槽阵列包括至少两凹槽；

D、在所述钝化层的所述表面和所述凹槽内设置像素电极层，其中，所述像素电极层通过所述孔洞与所述第二信号线层连接；

所述凹槽的深度大于或等于所述孔洞的深度；

所述凹槽的深度等于所述钝化层的厚度；

所述像素电极层整面贴附于所述钝化层的表面和所述凹槽内；

所述凹槽与所述孔洞是在同一道光罩制程中形成的。

4.根据权利要求3所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述像素电极层包括：

至少两第一部分，所述第一部分覆盖在所述钝化层的所述表面上；以及

至少两第二部分，所述第二部分从所述钝化层的表面向所述凹槽弯折并延伸至所述凹槽内，以及从所述凹槽内向所述钝化层的所述表面弯折并延伸至所述钝化层的所述表面；

其中，所述第一部分与所述第二部分相连。