CN102881657A - 一种cmos晶体管及其制造方法 - Google Patents
一种cmos晶体管及其制造方法 Download PDFInfo
- Publication number
- CN102881657A CN102881657A CN2012103653138A CN201210365313A CN102881657A CN 102881657 A CN102881657 A CN 102881657A CN 2012103653138 A CN2012103653138 A CN 2012103653138A CN 201210365313 A CN201210365313 A CN 201210365313A CN 102881657 A CN102881657 A CN 102881657A
- Authority
- CN
- China
- Prior art keywords
- layer
- raceway groove
- cmos
- photoresist
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title abstract description 4
- 230000000295 complement effect Effects 0.000 title abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 3
- 150000004706 metal oxides Chemical class 0.000 title abstract description 3
- 238000000034 method Methods 0.000 claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 125000004437 phosphorous atom Chemical group 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000000203 mixture Substances 0.000 claims abstract description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052796 boron Inorganic materials 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 93
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 15
- 125000004429 atom Chemical group 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 238000002425 crystallisation Methods 0.000 claims description 7
- 230000008025 crystallization Effects 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000006356 dehydrogenation reaction Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract description 5
- 238000002347 injection Methods 0.000 abstract description 4
- 239000007924 injection Substances 0.000 abstract description 4
- 238000004380 ashing Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种CMOS晶体管及其制造方法，其中形成沟道的步骤包括：S1.在基板上沉积非晶硅层，然后将所述非晶硅层晶化为多晶硅层；S2.向所述多晶硅层注入硼原子，然后通过刻蚀所述注入硼原子后的多晶硅层形成N沟道区域和P沟道区域；S3.通过一次构图工艺对应于所述N沟道区域形成光刻胶半保留区域，对应于所述P沟道区域形成光刻胶全保留区域；S4.采用灰化工艺将光刻胶半保留区域的光刻胶去除并保留部分光刻胶全保留区域的光刻胶，采用离子注入的方式注入磷原子，在所述N沟道区域形成N沟道，在所述P沟道区域形成P沟道。本发明通过一次构图实现了P、N沟道，降低了低温多晶硅工艺的复杂度，减少了基于低温多晶硅的显示器件的成本。
Description
技术领域
本发明涉及低温多晶硅显示领域，具体涉及多晶硅的沟道掺杂工艺，尤其涉及一种CMOS晶体管及其制造方法。
背景技术
对于传统的非晶硅LCD显示器，驱动IC与玻璃基板是不可集成的分离式设计，因此，在驱动IC与玻璃基板之间需要大量的连接器。一般来说，一块非晶硅LCD面板，需要的连接器数量在4000个左右，这不可避免导致结构变得复杂，模块制造成本居高不下，且面板的稳定性较差，故障率会比较高。再者，驱动IC与玻璃基板的分离式设计也让LCD难以实现进一步轻薄化，这对轻薄型笔记本电脑和平板PC而言都是个不小的打击。相比之下，低温多晶硅技术没有这个问题。驱动IC可以同玻璃基板直接集成，所需的连接器数量锐减到200个以下，显示器的元器件总数比传统的a-Si非晶硅技术整整少了40%。这也使得面板的结构变得很简单、稳定性更强，理论上说，多晶硅LCD面板的制造成本也将低于传统技术。与此同时，集成式结构让驱动IC不必占据额外的空间，LCD显示屏可以做得更轻更薄，
低温多晶硅的全称是“Low Temperature Poly-Silicon（LTPS，多晶硅又简称为p-Si，下同）”，它是多晶硅技术的一个分支。对LCD显示器来说，采用多晶硅液晶材料有许多优点，如薄膜电路可以做得更薄更小、功耗更低等等。
低温多晶硅半导体拥有较高的迁移率，且能形成CMOS半导体器件，因而可以应用于高开口率，高集成的TFT-LCD和AMOLED。
然而，低温多晶硅CMOS工艺因为工艺流程复杂而成本较高。
发明内容
（一）技术问题
本发明解决了现有技术中低温多晶硅工艺复杂、基于低温多晶硅工艺的显示器件成本高的技术问题。
（二）技术方案
本发明提供一种CMOS晶体管的制造方法，包括在基板上形成沟道、栅电极、欧姆接触层和源、漏电极；其中形成所述沟道的步骤包括：
S1.在基板上沉积非晶硅层，然后将所述非晶硅层晶化为多晶硅层；
S2.向所述多晶硅层注入硼原子，然后通过刻蚀所述注入硼原子后的多晶硅层形成N沟道区域和P沟道区域；
S3.通过一次构图工艺对应于所述N沟道区域形成光刻胶半保留区域，对应于所述P沟道区域形成光刻胶全保留区域；
S4.采用灰化工艺将光刻胶半保留区域的光刻胶去除并保留部分光刻胶全保留区域的光刻胶，采用离子注入的方式注入磷原子，在所述N沟道区域形成N沟道，在所述P沟道区域形成P沟道。
可选的，所述非晶硅层的厚度为
可选的，步骤S1中，将所述非晶硅层晶化为多晶硅层的过程包括除氢和激光辐照。
可选的，形成所述栅电极的步骤包括：
S5.沉积栅氧化层，然后在所述栅氧化层上沉积单层或多层的金属或者合金，并刻蚀形成栅电极。
可选的，形成所述欧姆接触层的步骤包括：
S6.对所述栅金属层进行一次光刻，然后利用光刻后的栅电极作为N型轻掺杂的掩膜板进行源漏轻掺杂，从而在所述N沟道和P沟道上形成轻掺杂层；
S7.利用光刻后的栅电极作为掩膜板向所述P沟道上的轻掺杂层注入硼原子进行重掺杂，从而在P沟道的轻掺杂层形成P沟道欧姆接触层；利用光刻后的栅金属层所述掩膜板向所述N沟道上的轻掺杂层注入磷原子进行重掺杂，从而在N沟道的轻掺杂层形成N沟道欧姆接触层。
可选的，在步骤S3和S7中采用B2H6/H2或BF3/H2气体注入硼原子。
可选的，在步骤S4和S7中采用PH3/H2或者PCl3/H2气体注入磷原子。
可选的，在沉积所述非晶硅层前，沉积厚度为
的缓冲层。
可选的，形成所述源、漏电极的步骤包括：
S8.沉积层间绝缘层，然后在所述层间绝缘层上制作至少两个接触孔，所述接触孔分别通到所述P沟道欧姆接触层和N沟道欧姆接触层；
S9.在具有接触孔的层间绝缘层上依次沉积形成单层或多层结构的金属层或者合金层，然后对所述金属层或合金层进行刻蚀形成信号线及源、漏电极。
本发明还提供一种阵列基板制造方法，其包含前面所述的CMOS晶体管的制造方法，所述阵列基板制造方法还包括：
S10.沉积钝化层，并在钝化层制作有至少两个过孔，所述过孔分别通到所述COMS晶体管的漏电极；
S11.在制作有过孔的钝化层上沉积透明导电层，并通过一次光刻形成N沟道侧透明像素电极和P沟道侧透明像素电极。
（三）技术效果
本发明达到了减少一次构图工艺的技术效果，节省了显示器件的制造成本。
附图说明
图1表示本发明一种实施方式提出的一种CMOS晶体管的制造流程；
图2表示本发明另一种实施方式提出的一种CMOS晶体管的制造流程；
图3表示在多晶硅层注入硼原子的方式；
图4表示在多晶硅层上构图形成半色调/灰色调区域和全色调区域；
图5表示在N沟道区域注入磷原子的方式；
图6表示利用栅金属作为N型轻掺杂的掩膜板进行源漏轻掺杂的方式；
图7表示采用离子注入的方式注入硼原子进行重掺杂的方式；
图8表示采用离子注入的方式注入磷原子进行重掺杂的方式；
图9表示沉积层间绝缘层，并在所述层间绝缘层上形成接触孔后的截面图；
图10表示沉积透明导电层，并在所述透明导电层上形成透明像素电极后的截面图。
具体实施方式
本发明采用常用的顶栅结构，整个面板形成多晶硅后，进行掺杂形成P沟道，之后通过一次构图的半色调/灰色调工艺及反型注入工艺，形成多晶硅图案及N型沟道。
实施例1：
如图1所示，本发明提供一种CMOS晶体管的制造方法，包括在基板上形成沟道、栅电极、欧姆接触层和源、漏电极；其中形成所述沟道的步骤包括：
S1.在基板1(比如透明玻璃基板或者石英基板)上沉积非晶硅层，非晶硅层的优选厚度为
然后将所述非晶硅层晶化为多晶硅层，晶化过程可包括对非晶硅采取除氢工艺，并通过激光辐照等工艺以将非晶硅晶化形成多晶硅3；
S2.向所述多晶硅层注入硼原子，离子注入采用的气体可以是B2H6/H2或BF3/H2，如图3所示；然后通过刻蚀所述注入硼原子后的多晶硅层形成N沟道区域和P沟道区域；
S3.如图4所示，通过一次构图工艺对应于所述N沟道区域形成光刻胶半保留区域4，对应于所述P沟道区域形成光刻胶全保留区域5；
其中，所述通过一次构图工艺形成光刻胶半保留区域4和所述光刻胶全保留区域5可以利用半色调掩膜版或者灰色调掩膜版实现。
S4.采用灰化工艺将光刻胶半保留区域的光刻胶去除并保留部分光刻胶全保留区域的光刻胶，采用离子注入的方式注入磷原子，离子注入采用的气体可以是PH3/H2或者PCl3/H2，如图5所示，通过反型注入的方式形成N沟道6，在所述P沟道区域形成P沟道。
本实施例通过一次构图的半色调/灰色调工艺及反型注入工艺，形成多晶硅图案及N型沟道，降低了低温多晶硅工艺的复杂度，减少了基于低温多晶硅工艺的显示器件的成本。
可选的，在沉积所述非晶硅层（即步骤S1）前，可通过PECVD方法沉积厚度为
的缓冲层2，缓冲层2可选用SiNx/SiO2的叠层结构或者SiO2(步骤S0)。
如图2所示：
可选的，形成所述栅电极的步骤包括：
S5.通过PECVD的方式沉积厚度为的栅氧化层，栅氧化层可选用SiNx/SiO2或SiO2；然后在所述栅氧化层上通过溅射或热蒸发的方法沉积单层或多层的金属或者合金，形成金属层，并对所述金属层进行刻蚀形成栅电极7，金属可选自Al、Ta、Cr、Mo等任一种或多种或者其他合金，金属层的优选厚度为
可选的，形成所述欧姆接触层的步骤包括：
S6.对所述金属层进行一次光刻，然后利用光刻后的栅电极作为N型轻掺杂的掩膜板进行源漏轻掺杂，从而在所述N沟道和P沟道上形成轻掺杂层8，如图6所示；
S7.利用光刻后的栅电极作为掩膜板向所述P沟道上的轻掺杂层注入硼原子进行重掺杂（子步骤S71），离子注入采用的气体可以是B2H6/H2或BF3/H2，如图7所示，从而在P沟道的轻掺杂层形成P沟道欧姆接触层9；利用光刻后的栅金属层作为所述掩膜板向所述N沟道上的轻掺杂层注入磷原子进行重掺杂(子步骤S72)，从而在N沟道的轻掺杂层形成N沟道欧姆接触层10，离子注入采用的气体可以是PH3/H2或者PCl3/H2，如图8所示。
可选的，形成所述源、漏电极的步骤包括：
S8.通过PECVD的方式沉积层间绝缘层11，优选厚度为
层间绝缘层可选用SiO2/SiNx或SiO2；然后在所述层间绝缘层上制作至少两个接触孔，如图9所示，所述接触孔分别通到所述P沟道欧姆接触层和N沟道欧姆接触层；
S9.在具有接触孔的层间绝缘层上通过溅射或热蒸发的方法依次沉积形成单层或多层结构的金属层或者合金层12，厚度优选为
金属可选自Al、Ta、Cr、Mo等中的任一种或者多种金属或合金，然后对所述金属层或合金层进行刻蚀形成信号线及源、漏电极。
实施例2：
本发明还提供一种阵列基板制造方法，其包含前面所述的CMOS晶体管的制造方法，所述阵列基板制造方法还包括：
S10.通过PECVD方法沉积钝化层13，厚度优选为并在钝化层制作有至少两个过孔，所述过孔分别通到所述CMOS晶体管的漏电极；
S11.在制作有过孔的钝化层上通过溅射或热蒸发的方法沉积一层透明导电层，透明导电层一般为ITO或者IZO，也可以是其它的金属及金属氧化物，厚度约为
并通过一次光刻形成透明像素电极14，透明像素电极14为两个，分别位于P沟道区域和N沟道区域，其截面图分别如图10所示。
实施例3：
本发明还提供一种CMOS晶体管，包括基板以及在基板上形成的沟道、栅电极、欧姆接触层和源、漏电极；其中所述沟道包括在注入有硼原子的多晶硅层形成的N沟道区域和P沟道区域，所述N沟道区域上设置光刻胶半保留区域，所述P沟道区域上设置光刻胶全保留区域，通过将光刻胶半保留区域的光刻胶全去除和将光刻胶半保留区域的光刻胶部分去除，向所述N沟道区域注入磷原子在所述多晶硅层形成N沟道和P沟道。
可选的，在所述P沟道上还依次设置有栅氧化层和具有多层不同金属或者合金的金属层，在所述金属层进行刻蚀形成栅电极。
可选的，通过以栅电极作为掩膜板进行N型轻掺杂，从而在N沟道区域和P沟道区域形成轻掺杂层。
可选的，所述N沟道区域包括通过利用所述掩膜板向所述N沟道区域注入磷原子形成的N沟道欧姆接触层，所述P沟道区域包括利用所述掩膜板向所述P沟道区域注入硼原子形成的P沟道欧姆接触层。
可选的，在所述金属层上设置有层间绝缘层，所述层间绝缘层设置有至少两个接触孔，所述接触孔分别通到所述P沟道欧姆接触层和N沟道欧姆接触层。
可选的，在所述层间绝缘层上设置有由多层不同金属或者合金构成的金属层，在所述金属层上设置有钝化层，并在钝化层形成过孔，所述过孔分别通到所述层间绝缘层上方的金属层，在所述钝化层上设置有N沟道侧透明导电电极和P沟道侧透明导电电极。
本发明还提供一种阵列基板，其包括前面所述的CMOS晶体管。
本发明还提供一种互补金属氧化物半导体器件，其包括前面所述的阵列基板。
本发明还提供一种基于薄膜场效应晶体管的液晶显示器，其包括前面所述的阵列基板。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (10)
1.一种CMOS晶体管的制造方法，包括在基板上形成沟道、栅电极、欧姆接触层和源、漏电极；其特征在于，其中形成所述沟道的步骤包括：
S1.在基板上沉积非晶硅层，然后将所述非晶硅层晶化为多晶硅层；
S2.向所述多晶硅层注入硼原子，然后通过刻蚀所述注入硼原子后的多晶硅层形成N沟道区域和P沟道区域；
S3.通过一次构图工艺对应于所述N沟道区域形成光刻胶半保留区域，对应于所述P沟道区域形成光刻胶全保留区域；
S4.采用灰化工艺将光刻胶半保留区域的光刻胶去除并保留部分光刻胶全保留区域的光刻胶，采用离子注入的方式注入磷原子，在所述N沟道区域形成N沟道，在所述P沟道区域形成P沟道。
2.如权利要求1所述的CMOS晶体管的制造方法，其特征还在于，所述非晶硅层的厚度为
3.如权利要求1所述的CMOS晶体管的制造方法，其特征还在于：步骤S1中，将所述非晶硅层晶化为多晶硅层的过程包括除氢和激光辐照。
4.如权利要求1所述的CMOS晶体管的制造方法，其特征还在于，形成所述栅电极的步骤包括：
S5.沉积栅氧化层，然后在所述栅氧化层上沉积单层或多层的金属或者合金，并刻蚀形成栅电极。
5.如权利要求4所述的CMOS晶体管的制造方法，其特征还在于，形成所述欧姆接触层的步骤包括：
S6.对所述栅金属层进行一次光刻，然后利用光刻后的栅电极作为N型轻掺杂的掩膜板进行源漏轻掺杂，从而在所述N沟道和P沟道上形成轻掺杂层；
S7.利用光刻后的栅电极作为掩膜板向所述P沟道上的轻掺杂层注入硼原子进行重掺杂，从而在P沟道的轻掺杂层形成P沟道欧姆接触层；利用光刻后的栅金属层所述掩膜板向所述N沟道上的轻掺杂层注入磷原子进行重掺杂，从而在N沟道的轻掺杂层形成N沟道欧姆接触层。
6.如权利要求1或5所述的CMOS晶体管的制造方法，其特征还在于：在步骤S2和S7中采用B2H6/H2或BF3/H2气体注入硼原子。
7.如权利要求1或5所述的CMOS晶体管的制造方法，其特征还在于：在步骤S4和S7中采用PH3/H2或者PCl3/H2气体注入磷原子。
8.如权利要求1所述的CMOS晶体管的制造方法，其特征还在于，在沉积所述非晶硅层前，沉积厚度为
的缓冲层。
9.如权利要求5所述的CMOS晶体管的制造方法，其特征还在于，形成所述源、漏电极的步骤包括：
S8.沉积层间绝缘层，然后在所述层间绝缘层上制作至少两个接触孔，所述接触孔分别通到所述P沟道欧姆接触层和N沟道欧姆接触层；
S9.在具有接触孔的层间绝缘层上依次沉积形成单层或多层结构的金属层或者合金层，然后对所述金属层或合金层进行刻蚀形成信号线及源、漏电极。
10.一种阵列基板制造方法，其特征在于，包含权1至权9任一项所述的CMOS晶体管的制造方法，所述阵列基板制造方法还包括：
S10.沉积钝化层，并在钝化层制作有至少两个过孔，所述过孔分别通到所述COMS晶体管的漏电极；
S11.在制作有过孔的钝化层上沉积透明导电层，并通过一次光刻形成N沟道侧透明像素电极和P沟道侧透明像素电极。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210365313.8A CN102881657B (zh) | 2012-09-26 | 2012-09-26 | 一种cmos晶体管及其制造方法 |
| US14/019,724 US9006059B2 (en) | 2012-09-26 | 2013-09-06 | CMOS transistor and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210365313.8A CN102881657B (zh) | 2012-09-26 | 2012-09-26 | 一种cmos晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102881657A true CN102881657A (zh) | 2013-01-16 |
| CN102881657B CN102881657B (zh) | 2015-01-07 |
Family
ID=47482935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210365313.8A Active CN102881657B (zh) | 2012-09-26 | 2012-09-26 | 一种cmos晶体管及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9006059B2 (zh) |
| CN (1) | CN102881657B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104103584A (zh) * | 2014-06-25 | 2014-10-15 | 京东方科技集团股份有限公司 | 阵列基板制作方法 |
| WO2015188522A1 (zh) * | 2014-06-13 | 2015-12-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示装置 |
| CN106169473A (zh) * | 2016-08-31 | 2016-11-30 | 深圳市华星光电技术有限公司 | 一种基于ltps的coms器件及其制作方法 |
| CN107275390A (zh) * | 2017-06-30 | 2017-10-20 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示装置 |
| CN108878354A (zh) * | 2018-06-29 | 2018-11-23 | 武汉华星光电技术有限公司 | 一种cmos薄膜晶体管及ltps阵列基板的制作方法 |
| WO2020177057A1 (zh) * | 2019-03-04 | 2020-09-10 | 京东方科技集团股份有限公司 | Cmos结构及cmos结构的制造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104867452A (zh) * | 2015-06-08 | 2015-08-26 | 深圳市华星光电技术有限公司 | 信号分离器及amoled显示装置 |
| KR20170004381A (ko) | 2015-07-02 | 2017-01-11 | 삼성전자주식회사 | 불순물 영역을 포함하는 반도체 장치의 제조 방법 |
| CN106505067B (zh) * | 2015-09-08 | 2019-10-25 | 鸿富锦精密工业（深圳）有限公司 | 互补金属氧化物半导体装置及制造方法 |
| CN105470197B (zh) * | 2016-01-28 | 2018-03-06 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093639A (ja) * | 2003-09-17 | 2005-04-07 | Toshiba Corp | 半導体装置の製造方法 |
| CN1670915A (zh) * | 2003-12-25 | 2005-09-21 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6071796A (en) * | 1998-10-30 | 2000-06-06 | Sharp Laboratories Of America, Inc. | Method of controlling oxygen incorporation during crystallization of silicon film by excimer laser anneal in air ambient |
| CN101539697B (zh) * | 2008-03-21 | 2012-04-04 | 北京京东方光电科技有限公司 | 一种薄膜晶体管液晶显示器像素结构及其制造方法 |
-
2012
- 2012-09-26 CN CN201210365313.8A patent/CN102881657B/zh active Active
-
2013
- 2013-09-06 US US14/019,724 patent/US9006059B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093639A (ja) * | 2003-09-17 | 2005-04-07 | Toshiba Corp | 半導体装置の製造方法 |
| CN1670915A (zh) * | 2003-12-25 | 2005-09-21 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015188522A1 (zh) * | 2014-06-13 | 2015-12-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示装置 |
| US9748398B2 (en) | 2014-06-13 | 2017-08-29 | Boe Technology Group Co., Ltd. | Thin film transistor and manufacturing method thereof, display device |
| CN104103584A (zh) * | 2014-06-25 | 2014-10-15 | 京东方科技集团股份有限公司 | 阵列基板制作方法 |
| CN106169473A (zh) * | 2016-08-31 | 2016-11-30 | 深圳市华星光电技术有限公司 | 一种基于ltps的coms器件及其制作方法 |
| WO2018040482A1 (zh) * | 2016-08-31 | 2018-03-08 | 深圳市华星光电技术有限公司 | 一种基于ltps的coms器件及其制作方法 |
| US10644161B2 (en) | 2016-08-31 | 2020-05-05 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | LTPS-based CMOS component and method for manufacturing the same |
| CN107275390A (zh) * | 2017-06-30 | 2017-10-20 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示装置 |
| US11217697B2 (en) | 2017-06-30 | 2022-01-04 | Boe Technology Group Co., Ltd. | Thin-film transistor and manufacturing method therefor, array substrate and display device |
| CN108878354A (zh) * | 2018-06-29 | 2018-11-23 | 武汉华星光电技术有限公司 | 一种cmos薄膜晶体管及ltps阵列基板的制作方法 |
| CN108878354B (zh) * | 2018-06-29 | 2021-03-05 | 武汉华星光电技术有限公司 | 一种cmos薄膜晶体管及ltps阵列基板的制作方法 |
| WO2020177057A1 (zh) * | 2019-03-04 | 2020-09-10 | 京东方科技集团股份有限公司 | Cmos结构及cmos结构的制造方法 |
| US11264384B2 (en) * | 2019-03-04 | 2022-03-01 | Boe Technology Group Co., Ltd. | CMOS structure and method for manufacturing CMOS structure |
Also Published As
| Publication number | Publication date |
|---|---|
| US9006059B2 (en) | 2015-04-14 |
| US20140087532A1 (en) | 2014-03-27 |
| CN102881657B (zh) | 2015-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102881657B (zh) | 一种cmos晶体管及其制造方法 | |
| US10304860B2 (en) | Array substrate and method of forming the same | |
| WO2016173322A1 (zh) | 一种阵列基板及其制作方法、及显示装置 | |
| US9620646B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US9252278B2 (en) | Array substrate, display device and manufacturing method thereof | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| US20100133541A1 (en) | Thin film transistor array substrate, its manufacturing method, and liquid crystal display device | |
| CN106531692A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| CN105390451A (zh) | 低温多晶硅tft基板的制作方法 | |
| US7344926B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US20080197356A1 (en) | Thin film transistor substrate and method of manufacturing the same | |
| CN102751200B (zh) | 薄膜晶体管、阵列基板及其制造方法 | |
| CN103296034A (zh) | 一种阵列基板、制备方法以及显示装置 | |
| CN105161459B (zh) | 低温多晶硅阵列基板及其制作方法 | |
| US9520421B1 (en) | Method for manufacturing LTPS TFT substrate and LTPS TFT substrate | |
| CN109661696A (zh) | 有源矩阵基板及其制造方法 | |
| CN105097552A (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| CN100470764C (zh) | 平面显示器的半导体结构及其制造方法 | |
| CN102709185A (zh) | 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板 | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| US20090039354A1 (en) | Tft array substrate and manufacturing method thereof | |
| CN102856260B (zh) | 一种cmos晶体管及其制造方法 | |
| JP2010141224A (ja) | 半導体装置およびその製造方法 | |
| CN102931137A (zh) | Ltps-tft阵列基板及其制造方法、显示装置 | |
| CN102222644A (zh) | 一种有源矩阵有机发光二极管器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |