CN1670915A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1670915A
CN1670915A CNA2004100954069A CN200410095406A CN1670915A CN 1670915 A CN1670915 A CN 1670915A CN A2004100954069 A CNA2004100954069 A CN A2004100954069A CN 200410095406 A CN200410095406 A CN 200410095406A CN 1670915 A CN1670915 A CN 1670915A
Authority
CN
China
Prior art keywords
film
crystal semiconductor
semiconductor device
semiconductor film
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100954069A
Other languages
English (en)
Other versions
CN100508122C (zh
Inventor
大沼英人
坂仓真之
三谷康弘
松尾拓哉
北角英人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1670915A publication Critical patent/CN1670915A/zh
Application granted granted Critical
Publication of CN100508122C publication Critical patent/CN100508122C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种具有抑制了空腔产生的结晶半导体膜的半导体器件及其制造方法。根据本发明的半导体器件的制造方法，包括如下步骤：在具有绝缘表面的衬底上形成非晶硅膜；将诸如Ni的用于促进该非晶硅膜结晶的金属元素添加到非晶硅膜上，进行热处理以使该非晶硅膜结晶，由此在该衬底上形成结晶硅膜；通过含有机溶剂和氟化物的溶液去除在该结晶硅膜的表面上由于热处理形成的氧化硅膜；以及将激光或强光照射到该结晶硅膜上。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，更具体地，涉及一种其中防止在结晶半导体膜中产生空腔(cavity)(孔、开口、气孔等)的半导体器件及其制造方法。
背景技术
当非晶硅膜添加有诸如Ni的金属和对其进行热处理时，结晶硅膜能够在低温下短时间形成。随后，通过使用稀释的氢氟酸去除由于热处理而在结晶硅膜上附带地形成的原生氧化膜(natural oxide film)。由于在该阶段结晶硅膜具有许多晶体缺陷，所以在随后的步骤中将电磁能供给结晶硅膜。因此，能够获得具有很少晶体缺陷的高质量的结晶硅膜。作为具体实例诸如准分子激光的激光是电磁能的典型代表。通过这种方法制造的结晶硅膜可以用于制造电子器件，诸如高性能的薄膜晶体管(TFT)。
发明内容
图6示出了用上述方法形成的结晶硅膜的表面的照片，其是通过电子显微镜得到的。从该照片可看到，在该结晶硅膜中产生了空腔。认为产生空腔的原因如下。该空腔可导致某些缺陷。
在形成结晶硅膜的上述方法中，当添加Ni后进行热处理时，从结晶硅膜中析出了硅化镍。因此，在通过稀释的氢氟酸去除结晶硅膜表面上的原生氧化膜时，蚀刻了结晶硅膜中的硅化镍。因而，空腔会形成在结晶硅膜中。在许多情况下，这种空腔甚至在为电磁能的准分子激光的照射后仍残留，且具有空腔的这种结晶硅膜在形成TFT或电容时引起了耐压的缺陷。
鉴于上述情形制作了本发明，且本发明的目的在于提供一种半导体器件及其制造方法，其中抑制了在结晶半导体膜中空腔的产生。
为了解决上述问题，根据本发明的半导体器件的制造方法，包括如下步骤：在具有绝缘表面的衬底之上形成含硅的非晶膜；将用于促进该非晶膜结晶的金属元素添加到该非晶膜之上；对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及通过含有机溶剂和氟化物的溶液去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
根据上述的半导体器件的制造方法，当通过热处理形成结晶半导体膜时在结晶硅半导体膜的表面上形成了氧化硅膜，并通过含有机溶剂和氟化物的溶液从结晶半导体膜的表面上去除该氧化硅膜。使用含有机溶剂和氟化物的这种溶液有助于抑制结晶半导体膜中产生深的空腔。注意到，深的空腔意味着空腔的底部达到了基绝缘膜。
另外，在根据本发明的半导体器件的制造方法中，在通过溶液去除氧化硅膜后，优选将激光或强光照射到结晶半导体膜。这不仅能够减少结晶半导体膜的晶体缺陷，而且还能消除浅的空腔。
在根据本发明的半导体器件的制造方法中，优选有机溶剂为异丙醇、乙醇、变性酒精和乙二醇中任意一种。
在根据本发明的半导体器件的制造方法中，包括如下步骤：在具有绝缘表面的衬底上形成含硅的非晶膜；将用于促进该非晶膜结晶的金属元素添加到该非晶膜之上；对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及通过含表面活性剂和氟化物的溶液去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
根据上述半导体器件的制造方法，由于使用了含表面活性剂和氟化物的溶液，所以能够抑制结晶半导体膜中深空腔的产生。
另外，在根据本发明的半导体器件的制造方法中，在通过溶液去除氧化硅膜后，优选将激光或强光照射到结晶半导体膜上。这不仅能够减少结晶半导体膜的晶体缺陷，而且还能消除浅的空腔。
在根据本发明的半导体器件的制造方法中，表面活性剂优选含有烷基磺酸、ω-氟代氢-烷基-羧基酸、脂族羧酸、脂族胺、脂族醇和脂族羧酸氯化物中的至少一种。
根据本发明的半导体器件的制造方法，包括如下步骤：在具有绝缘表面的衬底之上形成含硅的非晶膜；将用于促进该非晶膜结晶的金属元素添加到该非晶膜之上；对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及通过干法蚀刻去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
根据上述半导体器件的制造方法，由于使用了干法蚀刻，所以能够抑制结晶半导体膜中空腔的产生。
另外，在根据本发明的半导体器件的制造方法中，在通过干法蚀刻去除氧化硅膜后，优选将激光或强光照射到结晶半导体膜上。
根据本发明的半导体器件的制造方法，包括如下步骤：在具有绝缘表面的衬底之上形成含硅的非晶膜；将用于促进该非晶膜结晶的金属元素添加到该非晶膜上；对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及通过使用含CHF3的等离子体气体进行等离子体处理，去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
根据上述的半导体器件的制造方法，由于使用了含CHF3的等离子体气体进行等离子体处理，所以能够抑制在结晶半导体膜中空腔的产生。
根据本发明的半导体器件的制造方法，包括如下步骤：在具有绝缘表面的衬底之上形成含硅的非晶膜；将用于促进该非晶膜结晶的金属元素添加到该非晶膜之上；对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；通过使用含CHF3的等离子体气体进行等离子体处理，去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜；以及通过使用含Ar、H2和NH3中至少一种的等离子体气体进行等离子体处理，来去除由等离子体处理去除氧化硅膜时淀积在该结晶半导体膜上的CFx。
根据上述的半导体器件的制造方法，由于采用了使用含CHF3的等离子体气体进行等离子体处理、以及使用含Ar、H2和NH3中至少一种的等离子气体进行等离子体处理，所以能够抑制在结晶半导体膜中空腔的产生。
另外，在根据本发明的半导体器件的制造方法中，在通过使用含Ar、H2和NH3中至少一种的等离子体气体进行等离子体处理去除CFx后，优选将激光或强光照射到结晶半导体膜上。
根据本发明的半导体器件的制造方法，包括如下步骤：在具有绝缘表面的衬底之上形成含硅的非晶膜；将用于促进该非晶膜结晶的金属元素添加到该非晶膜之上；对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及通过使用含Ar、H2和NH3以及CHF3中至少一种的等离子气体进行等离子体处理，去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
根据上述的半导体器件的制造方法，由于采用了使用含Ar、H2和NH3以及CHF3中至少一种的等离子体气体进行等离子体处理，所以能够抑制结晶半导体膜中空腔的产生。
根据本发明的半导体器件的制造方法，包括如下步骤：在具有绝缘表面的衬底之上形成含硅的非晶膜；将用于促进该非晶膜结晶的金属元素添加到该非晶膜上；对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及通过使用含NF3的等离子体气体进行等离子体处理，去除在该结晶半导体膜的表面上由于热处理形或的氧化硅膜。
根据上述的半导体器件的制造方法，由于采用了使用含NF3的等离子体气体进行等离子体处理，所以能够抑制结晶半导体膜中空腔的产生。
根据本发明的半导体器件的制造方法，包括如下步骤：在具有绝缘表面的衬底之上形成含硅的非晶膜；将用于促进该非晶膜结晶的金属元素添加到该非晶膜之上；对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及通过使用含NF3和NH3的等离子体气体进行等离子体处理，去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
根据上述的半导体器件的制造方法，由于采用了使用含NF3和NH3的等离子体气体进行等离子体处理，所以能够抑制结晶半导体膜中空腔的产生。
根据本发明的半导体器件的制造方法，包括如下步骤：在具有绝缘表面的衬底之上形成含硅的非晶膜；将用于促进该非晶膜结晶的金属元素添加到该非晶膜上；对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及通过使用含H2的等离子体气体进行等离子体处理，去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
根据上述的半导体器件的制造方法，由于采用了使用含H2的等离子体气体进行等离子体处理，所以能够抑制结晶半导体膜中空腔的产生。
另外，在根据本发明的半导体器件的制造方法中，在通过等离子体处理去除氧化硅膜后，优选将光或强光照射到结晶半导体膜上。其能够减少结晶半导体膜的晶体缺陷。
根据本发明的半导体器件的制造方法，包括如下步骤：在具有绝缘表面的衬底之上形成含硅的非晶膜；将用于促进该非晶膜结晶的金属元素添加到该非晶膜上；对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及通过含氢原子的气体去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
根据上述的半导体器件的制造方法，由于使用了含氢原子的气体，所以能够抑制结晶半导体膜中空腔的产生。
另外，在根据本发明的半导体器件的制造方法中，在通过气体去除氧化硅膜后，优选将激光或强光照射到结晶半导体膜上。其能够减少结晶半导体膜的晶体缺陷。
此外，在根据本发明的半导体器件的制造方法中，在照射激光或强光后，可以形成栅绝缘膜，使其与结晶半导体膜接触，在栅绝缘膜上形成栅电极，并在结晶半导体膜中形成源区和漏区。由于通过使用具有抑制了空腔产生的这种结晶半导体膜形成了TFT，所以能够抑制耐压的缺陷。
根据本发明的半导体器件，包括：具有绝缘表面的衬底和在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过含有机溶剂和氟化物的溶液被去除，以便能够抑制该结晶半导体膜中空腔的产生。
根据上述的半导体器件，由于能够抑制结晶半导体膜中空腔的产生，所以这种结晶半导体膜有助于抑制TFT或电容器中耐压缺陷的产生。注意到，在使用IPA作为有机溶剂的情况下，抑制了其中空腔产生的该结晶半导体膜表明空腔密度是1.0×10-4psc/μm2或更小。在使用IPA作为该有机溶剂的情况下，其中抑制了空腔产生的该结晶半导体膜表明每次由扫描电子显微镜检测的空腔数为0psc。在使用IPA作为该有机溶剂的情况下，其中抑制了空腔产生的该结晶半导体膜中还表明由扫描电子显微镜检测的1000μm2的面积中空腔数为0。
根据本发明的半导体器件，包括：具有绝缘表面的衬底和在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过含表面活性剂和氟化物的溶液被去除，以便能够抑制该结晶半导体膜中空腔的产生。注意，在使用表面活性剂作为有机溶剂的情况下，其中抑制了空腔产生的该结晶半导体膜表明空腔密度是1.0×10-4psc/μm2或更小。在使用表面活性剂作为该有机溶剂的情况下，其中抑制了空腔产生的该结晶半导体膜表明每次由扫描电子显微镜检测的空腔数为0psc。在使用表面活性剂作为该有机溶剂的情况下，其中抑制了空腔产生的该结晶半导体膜还表明由扫描电子显微镜检测的1000μm2的面积中空腔数为0psc。
根据本发明的半导体器件，包括：具有绝缘表面的衬底和在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过干法蚀刻被去除，以便能够抑制该结晶半导体膜中空腔的产生。
根据本发明的半导体器件，包括：具有绝缘表面的衬底和在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过使用含CHF3的等离子体气体被去除，以便能够抑制该结晶半导体膜中空腔的产生。
根据本发明的半导体器件，包括：具有绝缘表面的衬底和在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过使用含Ar、H2和NH3以及CHF3中至少一种的等离子体气体被去除，以便能够抑制该结晶半导体膜中空腔的产生。
根据本发明的半导体器件，包括：具有绝缘表面的衬底和在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过使用含NF3的等离子体气体被去除，以便能够抑制该结晶半导体膜中空腔的产生。
根据本发明的半导体器件，包括：具有绝缘表面的衬底和在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过使用含NF3和NH3的等离子体气体去除，以便能够抑制该结晶半导体膜中空腔的产生。
根据本发明的半导体器件，包括：具有绝缘表面的衬底和在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过使用含H2的等离子体气体被去除，以便能够抑制该结晶半导体膜中空腔的产生。
根据本发明的半导体器件，包括：具有绝缘表面的衬底和在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过使用含氢原子的气体被去除，以便能够抑制该结晶半导体膜中空腔的产生。
根据上述的半导体器件，在结晶半导体膜中能够减少空腔底端部分到达基绝缘膜的空腔的产生。
此外，在根据本发明的半导体器件中，可以形成栅绝缘膜，使其与结晶半导体膜接触，在栅绝缘膜上形成栅电极，并在结晶半导体膜中形成源区和漏区。由于通过使用具有抑制了空腔产生的这种结晶半导体膜形成TFT，所以能够抑制耐压的缺陷。
根据本发明，如上所述，采用了通过含有机溶剂和氟化物的溶液等去除在结晶半导体膜的表面上由于热处理形成的氧化膜的方法。因此，能够提供其中抑制了结晶半导体膜中产生空腔的半导体器件及其制造方法。
附图说明
图1A至1E是示出根据实施例模式1的半导体器件的制造方法的剖面图。
图2A至2E是示出根据实施例模式1的半导体器件的制造方法的剖面图。
图3A至3D是示出根据实施例模式1的半导体器件的制造方法的剖面图。
图4是根据实施例模式2的液晶面板的剖面图。
图5A至5F示出改进模式1的结晶硅膜表面的照片，其是通过电子显微镜得到的。
图6A至6F示出常规的结晶硅膜表面的照片，其是通过电子显微镜得到的。
图7示出半导体器件的常规的制造方法、根据实施例模式1和改进的模式1的各自的制造方法及其试验结果。
具体实施方式
以下，参考附图描述本发明的实施例模式。
[实施例模式1]
图1A至3D是示出根据本发明实施例模式1的半导体器件的制造方法的剖面图。这里列举CMOS薄膜晶体管作为半导体器件的例子。
首先，如图1A所示，在衬底1上形成基膜，接着形成约100nm厚的基绝缘膜2。
基绝缘膜2用于防止杂质从衬底1扩散到半导体层。对于衬底1采用诸如玻璃或石英的透光衬底。在该实施例模式中，对于衬底1采用弱碱性玻璃，且对于基绝缘膜2采用通过等离子体CVD(化学气相淀积)形成的具有100nm厚的氮氧化硅膜。
注意，在该实施例模式中，虽然基绝缘膜2具有单层结构，但可以采用两层或多层的叠层结构，只要其具有防止杂质扩散的作用即可。
随后，如图1B所示，在基绝缘膜2上形成具有30至60nm厚的非晶硅膜3。在该实施例模式中，采用了通过等离子体CVD形成的具有55nm厚的非晶硅膜3。
接着，如图1C所示，将用于促进结晶的含有催化剂金属元素的溶液加入到非晶硅膜3的表面上，并进行热处理来使非晶硅膜3结晶。因此，在基绝缘膜2上形成结晶硅膜5，如图1D所示。
作为催化剂金属元素，优选采用镍(Ni)、铁(Fe)、钴(Co)、钌(Ru)、钯(Pa)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)和金(Au)中一种或多种。在该实施例模式中，通过将非晶硅膜3的表面上涂覆含有Ni的溶液来加入催化剂金属元素。
至于热处理，首先在400至500℃进行热处理1小时以除去非晶硅膜3中的氢，然后使用加热炉在500至600℃(优选550至570℃)进行热处理0.5至12小时(优选4至6小时)。同样还可以使用RTA(快速热退火)等进行热处理。在该实施例模式中，在500℃进行热处理1小时，且随后使用加热炉在550℃进行热处理4小时，以便使非晶硅膜3结晶以形成结晶硅膜5。
当通过热处理形成结晶硅膜5时，在结晶硅膜5的表面上形成氧化硅膜6，如图1D所示。因此，将结晶硅膜5浸入含有机溶剂和氟化物的溶液中，以去除在结晶硅膜5的表面上的氧化硅膜6。
在使用含有机溶剂和氟化物这种溶液的情况下，难以蚀刻从结晶硅膜5中析出的硅化镍。因此，能够在结晶硅膜5中抑制其底部到达基绝缘膜2的空腔的产生。
注意，有机溶剂优选是IPA(异丙醇)、乙醇、变性酒精(denatured alcohol)和乙二醇中任意一种。由于酒税免费，所以变性酒精是价廉的。
然后，如图1E所示，将激光(例如，准分子激光)或强光照射到结晶硅膜5。因此，能够获得具有很少晶体缺陷的高质量的结晶硅膜7。另外，通过激光照射能够消除结晶硅膜5中的浅的空腔。以该方式能够在结晶半导体膜中抑制空腔产生。
在该实施例模式中，为了抑制结晶硅膜中的空腔产生，使用含有机溶剂和氟化物的溶液来消除结晶硅膜表面上的氧化硅膜。然而，可以将抑制空腔产生的方法改进为下面的方式。
以下描述改进模式1。在结晶硅膜5结晶化后将其浸入含表面活性剂和氟化物的溶液(例如，BHF；以任意比率混合的NH4F、HF和H2O)中，以消除在用于使结晶硅膜5表面结晶化的热处理时所形成的氧化硅膜6。在使用含表面活性剂和氟化物的这种溶液的情况下，难以蚀刻从结晶硅膜5中析出的硅化镍。从而，能够在结晶硅膜5中抑制其底部到达基绝缘膜2的空腔的产生，结果抑制了结晶硅膜中空腔的产生。注意到，表面活性剂优选含有烷基磺酸、ω-氟代氢-烷基-羧基酸(ω-hydrofluoro-alkyl-carboxylic acid)、脂族羧酸、脂族胺、脂族醇和脂族羧酸氯化物(aliphatic carboxylic acid chloride)中至少一种。
表面活性剂作用如下：在氧化膜被蚀刻后露出疏水的Si的情况下，表面活性剂的疏水基团粘附到Si，而其亲水基团排列在溶液中。
接着，将激光(例如，准分子激光)或强光照射到结晶硅膜5，且由电子显微镜检测结晶硅膜的表面。其照片在图5A至5F中示出。如由这些照片明显示出的，确定根据该改进模式在结晶硅膜中能够抑制空腔产生。
图7示出半导体器件的常规的制造方法、根据实施例模式1和改进的模式1的各自的制造方法及其试验结果。
示于图7中的半导体器件的常规制造方法及其结果如下：将结晶硅膜浸入0.5％的蚀刻剂HF中达11分钟40秒以去除氧化硅膜，并接着在约400μm2的区域中由扫描电子显微镜检查结晶硅膜的表面8次。空腔数及其空腔密度分别为10psc和3.3×10-3psc/μm2。
示于图7中的根据改进模式1的半导体器件的制造方法及其结果如下：将结晶硅膜浸入含表面活性剂和BHF的溶液的蚀刻剂中达5分钟以去除氧化硅膜，并接着在约400μm2的区域中由扫描电子显微镜检查结晶硅膜的表面10次。空腔数及其空腔密度分别为0和0psc/μm2。
示于图7中的根据实施例模式1的半导体器件的制造方法及其结果如下：将结晶硅膜浸入含IPA、H2O和HF的溶液的蚀刻剂中达11分钟以去除氧化硅膜，并接着在约400μm2的区域中由扫描电子显微镜检查结晶硅膜的表面13次。空腔数及其空腔密度分别为0psc和0psc/μm2。注意到，因为每种蚀刻剂与氧化硅的蚀刻速率彼此不同，所以浸入时间随着如上所述的蚀刻剂而变化，且只要是用于去除氧化硅所需的时间，这里就将每种蚀刻时间设定为10次。空腔密度为1.0×10-4psc/μm2或更小是可接受的，尽管更优选0psc/μm2。
从图7中的结果明显示出，实施例模式1和改进模式1能够抑制结晶硅膜中空腔的产生。
接下来，描述改进模式2。在使结晶硅膜5结晶化后，干法蚀刻其表面以去除在用于使结晶硅膜5的表面结晶的热处理时形成的氧化硅膜6。在使用这种干法蚀刻的情况下，能够抑制结晶硅膜5中空腔的产生。
随后描述改进模式3。通过使用含CHF3的等离子体气体进行等离子体处理，以从结晶硅膜5的表面去除在用于结晶的热处理时形成的氧化硅膜6。在使用这种等离子体处理的情况下，难以蚀刻从结晶硅膜5中析出的硅化镍，结果抑制了结晶硅膜5中空腔的产生。
根据以下条件使用含CHF3的等离子体气体进行等离子体处理：处理时间为120秒，功率密度为0.2W/cm2，压力为25m Torr，以及CHF3气流流速为35sccm。
将描述改进模式4。通过使用含CHF3的等离子体气体进行等离子体处理，以便从结晶硅膜5的表面去除在用于结晶的热处理时形成的氧化硅膜6，接着，通过使用含Ar、H2和NH3中的至少一种的等离子体气体进行等离子体处理来去除在通过等离子体处理去除氧化硅膜6时淀积在结晶硅膜5的表面上的CFx。在使用每种这种等离子体处理的情况下，难以蚀刻从结晶硅膜5中析出的硅化镍，结果抑制了结晶硅膜5中空腔的产生。
根据以下条件使用含CHF3的等离子体气体进行等离子体处理：处理时间为120秒，功率密度为0.2W/cm2，压力为25m Torr，以及CHF3气流流速为35sccm。
根据以下条件使用含Ar、H2和NH3中的至少一种的等离子体气体进行等离子体处理：处理时间为120秒，功率密度为0.5W/cm2，压力为50m Torr，以及Ar气流流速为50sccm。
接下来，描述改进模式5。通过使用含Ar、H2和NH3以及CHF3中的至少一种的等离子体气体进行等离子体处理，从结晶硅膜5的表面去除在用于结晶的热处理时形成的氧化硅膜6。在使用这种等离子体处理的情况下，难以蚀刻从结晶硅膜5中析出的硅化镍，结果抑制了结晶硅膜5中空腔的产生。另外，能够抑制在等离子体处理期间在结晶硅膜5上淀积的CFx。
根据以下条使用含Ar、H2和NH3以及CHF3中的至少一种的等离子体气体进行等离子体处理：处理时间为120秒，功率密度为0.2W/cm2，压力为25m Torr，以及Ar气流流速为10sccm。
以下描述改进模式6。通过使用含NF3的等离子体气体进行等离子体处理，从结晶硅膜5的表面去除在用于结晶的热处理时形成的氧化硅膜6。在使用这种等离子体处理的情况下，难以蚀刻从结晶硅膜5中析出的硅化镍，结果抑制了结晶硅膜5中空腔的产生。
根据以下条件使用含NF3的等离子体气体进行等离子体处理：处理时间为120秒，功率密度为0.2W/cm2，压力为25m Torr，以及NF3的气流流速为35sccm。
描述改进模式7。通过使用含NF3和NH3的等离子体气体进行等离子体处理，从结晶硅膜5的表面去除在用于结晶的热处理时形成的氧化硅膜6。在使用这种等离子体处理的情况下，难以蚀刻从结晶硅膜5中析出的硅化镍，结果抑制了结晶硅膜5中空腔的产生。
根据以下条件使用含NF3和NH3的等离子体气体进行等离子体处理：处理时间为120秒，功率密度为0.2W/cm2，压力为25m Torr，以及NH3的气流流速为25sccm。
接下来，描述改进模式8。通过使用含H2的等离子体气体进行等离子体处理，从结晶硅膜5的表面去除在用于结晶的热处理时形成的氧化硅膜6。在使用这种等离子体处理的情况下，难以蚀刻从结晶硅膜5中析出的硅化镍，结果抑制了结晶硅膜5中空腔的产生。
根据以下条件使用含H2的等离子体气体进行等离子体处理：处理时间为120秒，功率密度为0.5W/cm2，压力为25m Torr，以及H2的气流流速为50sccm。
以下描述改进模式9。通过含氢原子的气体，从结晶硅膜5的表面去除在用于结晶的热处理时形成的氧化硅膜6。在使用这种气体的情况下，难以蚀刻从结晶硅膜5中析出的硅化镍，结果抑制了结晶硅膜5中空腔的产生。
现在结束对改进模式的描述，以下，将回到对实施例模式1的描述。在将激光(例如，准分子激光)或强光照射到如上所述的结晶硅膜5后，进行沟道掺杂用于控制TFT的阈值，由此将约5×1016至5×1017/cm3的p型杂质硼掺杂到结晶硅膜7中。
TFT的阈值随着包括结晶硅膜7和随后步骤中形成的栅绝缘膜的特性的各种因素而改变。因此，不是必需要添加硼，且可选地，可以不添加杂质或者如果必要的话可添加诸如磷的n型杂质。另外，对于掺杂的硼的量不限于上述的密度，且可任意确定。
然后，如图2A所示，通过照相光刻和蚀刻进行结晶硅膜7的元件隔离。即，在结晶硅膜7上涂覆光致抗蚀剂膜，并对光致抗蚀剂膜曝光和显影，以在结晶硅膜7上形成抗蚀剂图案29。
随后，依照抗蚀剂图案29作掩膜蚀刻结晶硅膜7。因此，在基绝缘膜2上形成由结晶硅膜7制成的岛状半导体层(有源层)8a和8b。
在去除抗蚀剂图案29后，通过等离子体CVD在半导体层8a、8b和基绝缘膜2上形成具有40至130nm厚的栅绝缘膜9，如图2B所示。
然后，在栅绝缘膜9上形成具有200至500nm厚的导电膜10。在本实施例模式中导电膜10为钨(W)膜。注意，形成栅电极的材料并不限于此，可选地，可采用选自TaN、Ta、W、Ti、Mo、Al、Cu、Cr和Nd中的元素、其中合并上述元素的合金膜或化合物材料、或由添加杂质元素诸如磷的多晶硅膜为代表的半导体膜。
之后，在导电膜10上涂覆光致抗蚀剂膜，并对该光致抗蚀剂膜曝光和显影，以在导电膜10上形成抗蚀剂图案11。
依照抗蚀剂图案11作掩膜来干法蚀刻导电膜10。因此，将导电膜10处理成任意形状的栅电极12和13，如图2C所示。然后，去除抗蚀剂图案11。还可采用不同于上述形状的任意形状的栅电极。虽然在本实施例模式中栅电极12和13具有单层结构，但对于各个栅电极也可以采用两层或多层的叠层结构。
随后，如图2D所示，通过使用栅电极12和13作掩膜，将n型杂质元素的磷掺杂到半导体层8a和8b中。从而，磷被分别注入到半导体层8a和8b中的区14a和14b以及14c和14d中。
为了形成n沟道TFT的源区15和漏区16，添加n型杂质元素，如图2E所示。形成抗蚀剂图案19，使其覆盖p沟道TFF的区域和n沟道TFT的低密度杂质区(LDD区)17和18，以便高密度n型杂质元素没有被添加到p沟道TFF的源区。
随后，通过使用抗蚀剂图案19作掩膜，将n型杂质元素的磷掺杂到半导体层8a中。进行一系列上述的n型杂质元素的掺杂，以满足下面的条件：将n型杂质添加到LDD区17和18，且源区15和漏区16的密度分别为1×1016至1×1018原子/cm3和1×1019至1×1021原子/cm3。
之后，如图3A所示，形成抗蚀剂图案20a使其覆盖n沟道TFT，并通过使用抗蚀剂图案20a和栅电极13作掩膜，将p型杂质的硼掺杂到p沟道TFT的半导体层8b中。
在去除抗蚀剂图案20a后，为了形成p沟道TFT的源区20和漏区21，添加p型杂质元素，如图3B所示。形成抗蚀剂图案20b，使其覆盖n沟道TFT的区域和p沟道TFT的低密度杂质区(LDD区)22和23，以便高密度p型杂质元素没有被添加到n沟道TFT。
随后，通过使用抗蚀剂图案20b作掩膜，将p型杂质元素的硼掺杂到半导体层8b中。进行一系列上述的p型杂质元素的掺杂，以满足下面的条件：在LDD区22和23以及源区20和漏区21中，硼的密度比磷的密度高，其密度分别为3×1017至4×1018原子/cm3和3×1019至1×1021原子/cm3。
然后，去除抗蚀剂图案20b，并进行激光退火，以激活加入的杂质及恢复由于掺杂步骤而损伤的岛状硅区8a和8b的结晶性。
在本实施例模式中，以1×1019至1×1021原子/cm3的密度将磷注入到n沟道TFT的源区15和漏区16以及p沟道TFT的源区20和漏区21的各区中，反之，以1×1016至1×1018原子/cm3的密度将磷注入到n沟道TFT的LDD区17和18以及p沟道TFT的LDD区22和23的各区中。当照射激光时，通过磷有效地进行镍吸气(nickel gettering)。
至于激光，在KrF准分子激光(波长为248nm)的情况下，优选根据200至400mJ/cm2(例如，250mJ/cm2)的能量密度的条件照射激光。另外，优选照射激光为每点2至20次发射(shots per point)。激光照射时衬底温度设置为200℃。
在激光退火后，在氮气气氛下在350℃进行热退火达2小时。虽然在本实施例模式中进行了激光退火和热退火，但也可以尽进行它们中的一种。
随后，如图3D所示，通过等离子体CVD，在包括栅电极12和13以及栅绝缘膜9的整个表面上形成由氧化硅膜制成的层间绝缘膜42。
在层间绝缘膜42和栅绝缘膜9中的与源和漏区15、16、20和21对应的位置分别形成了接触孔。
然后，在接触孔中和在层间绝缘膜42之上形成由例如钛和铝制成的多层膜。对多层膜进行构图，以在接触孔中和在层间绝缘膜42之上形成源电极和漏电极以及布线433、434和435。随后，在氢气氛下在350℃进行热处理达2小时。上述的这些步骤完成了CMOS薄膜晶体管。
根据实施例模式1，由于当通过热处理形成结晶硅膜5时在结晶硅膜5的表面上形成了氧化硅膜6，所以将结晶硅膜5浸入含有机溶剂和氟化物的溶液中，来去除结晶硅膜5的表面上的氧化硅膜6。在使用含有机溶剂和氟化物的这种溶液的情况下，难以蚀刻在结晶硅膜5中析出的硅化镍。从而，能够在结晶硅膜5中抑制其底部到达基绝缘膜2的空腔的产生。另外，将激光或强光照射到结晶硅膜5，以去除结晶硅膜5中的浅的空腔。以这种方式，能够在结晶硅膜中抑制空腔的产生。这种结晶硅膜能够抑制TFT或电容器中耐压的缺陷的产生。
[实施例模式2]
图4是根据本发明实施例模式2的液晶面板的剖面图。通过根据实施例模式1的半导体器件的制造方法制造该液晶面板。
在根据实施例模式1的半导体器件的制造方法形成TFT阵列基板57后，在TFT阵列基板57的TFT侧中形成调整膜(alignment film)58，并进行研磨处理。调整膜58包括聚酰亚胺树脂或聚酰胺基树脂(polyamic-based)。
以下描述相对的基板59的制造方法。在基板60上形成由金属铬制成的光遮蔽膜61。然后，在光遮蔽膜61上任意提供具有红、蓝和绿三种颜色的滤色器(colorfilter)62。在提供滤色器62的情况下，在滤色器62上形成包括丙烯酸树脂等的钝化膜63，以便嵌入和整平在滤色器62和光遮蔽膜61之间的台阶。在钝化膜63上形成为透明导电膜的ITO膜，随后将该ITO膜处理成所需的形状，以在钝化膜63上形成像素电极64。
在如上所述制造的相对基板59的像素侧上形成调整膜65，并对其进行研磨处理。作为相对基板59和TFT阵列基板57之间的粘接，将密封材料(未示出)涂布到相对基板59上，并通过加热使密封材料暂时变硬。在暂时变硬后，在相对基板59的调整膜65侧中的适当位置处设置各个塑料球的垫片66。
然后，以高的精确度使TFT阵列基板57和相对基板59彼此贴附，使其中间夹入各自的调整膜58和65。切割贴附的基板的不必要部分，以获得所需尺寸的液晶面板67。用液晶组件68填充液晶面板67，然后通过密封材料完全密封液晶面板67。
上述的实施例模式2得到了与实施例模式1相同的效果。
注意到，虽然借助实施例模式已充分地描述了本发明，但是需要理解的是，可以进行各种改变和修改。因此，除非这种改变和修改脱离了本发明的范围，否则也可以实现。
本申请基于2003年12月25日在日本专利局申请的日本专利申请序列no.2003-429552，其内容并入这里以作参考。

Claims (63)

1.一种半导体器件的制造方法，包括如下步骤：
在具有绝缘表面的衬底之上形成含硅的非晶膜；
将用于促进该非晶膜结晶的金属元素添加到该非晶膜上；
对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及
通过含有机溶剂和氟化物的溶液去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
2.根据权利要求1的半导体器件的制造方法，包括在通过溶液去除后，将激光或强光照射到结晶半导体膜的步骤。
3.根据权利要求1的半导体器件的制造方法，其中该有机溶剂是异丙醇、乙醇、变性酒精和乙二醇中的一种。
4.一种半导体器件的制造方法，包括如下步骤：
在具有绝缘表面的衬底之上形成含硅的非晶膜；
将用于促进该非晶膜结晶的金属元素添加到该非晶膜上；
对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及
通过含表面活性剂和氟化物的溶液去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
5.根据权利要求4的半导体器件的制造方法，包括在通过溶液去除后，将激光或强光照射到结晶半导体膜的步骤。
6.根据权利要求4的半导体器件的制造方法，其中该表面活性剂含有烷基磺酸、ω-氟代氢-烷基-羧基酸、脂族羧酸、脂族胺、脂族醇和脂族羧酸氯化物中的至少一种。
7.一种半导体器件的制造方法，包括如下步骤：
在具有绝缘表面的衬底之上形成含硅的非晶膜；
将用于促进该非晶膜结晶的金属元素添加到该非晶膜上；
对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及
通过干法蚀刻去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
8.根据权利要求7的半导体器件的制造方法，包括在通过干法蚀刻去除后，将激光或强光照射到结晶半导体膜的步骤。
9.一种半导体器件的制造方法，包括如下步骤：
在具有绝缘表面的衬底之上形成含硅的非晶膜；
将用于促进该非晶膜结晶的金属元素添加到该非晶膜上；
对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及
通过使用含CHF3的等离子体气体进行等离子体处理，去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
10.一种半导体器件的制造方法，包括如下步骤：
在具有绝缘表面的衬底之上形成含硅的非晶膜；
将用于促进该非晶膜结晶的金属元素添加到该非晶膜上；
对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；
通过使用含CHF3的等离子体气体进行等离子体处理，去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜；以及
通过使用含Ar、H2和NH3中的至少一种的等离子体气体进行等离子体处理，来去除在通过等离子体处理去除时淀积在该结晶半导体膜上的CFX。
11.根据权利要求10的半导体器件的制造方法，包括在通过使用含Ar、H2和NH3中的至少一种的等离子体气体进行等离子体处理去除后，将激光或强光照射到该结晶半导体膜的步骤。
12.一种半导体器件的制造方法，包括如下步骤：
在具有绝缘表面的衬底之上形成含硅的非晶膜；
将用于促进该非晶膜结晶的金属元素添加到该非晶膜上；
对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及
通过使用含Ar、H2和NH3以及CHF3中的至少一种的等离子体气体进行等离子体处理，去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
13.一种半导体器件的制造方法，包括如下步骤：
在具有绝缘表面的衬底之上形成含硅的非晶膜；
将用于促进该非晶膜结晶的金属元素添加到该非晶膜上；
对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及
通过使用含NF3的等离子体气体进行等离子体处理，去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
14.一种半导体器件的制造方法，包括如下步骤：
在具有绝缘表面的衬底之上形成含硅的非晶膜；
将用于促进该非晶膜结晶的金属元素添加到该非晶膜上；
对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及
通过使用含NF3和NH3的等离子体气体进行等离子体处理，去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
15.一种半导体器件的制造方法，包括如下步骤：
在具有绝缘表面的衬底之上形成含硅的非晶膜；
将用于促进该非晶膜结晶的金属元素添加到该非晶膜上；
对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及
通过使用含H2的等离子体气体进行等离子体处理，去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
16.一种半导体器件的制造方法，包括如下步骤：
在具有绝缘表面的衬底之上形成含硅的非晶膜；
将用于促进该非晶膜结晶的金属元素添加到该非晶膜上；
对该非晶膜进行热处理以使该非晶膜结晶，由此在该衬底之上形成结晶半导体膜；以及
通过含氢原子的气体去除在该结晶半导体膜的表面上由于热处理形成的氧化硅膜。
17.根据权利要求9的半导体器件的制造方法，包括在通过气体去除后，将激光或强光照射到该结晶半导体膜的步骤。
18.根据权利要求12的半导体器件的制造方法，包括在通过气体去除后，将激光或强光照射到该结晶半导体膜的步骤。
19.根据权利要求13的半导体器件的制造方法，包括在通过气体去除后，将激光或强光照射到该结晶半导体膜的步骤。
20.根据权利要求14的半导体器件的制造方法，包括在通过气体去除后，将激光或强光照射到该结晶半导体膜的步骤。
21.根据权利要求15的半导体器件的制造方法，包括在通过气体去除后，将激光或强光照射到该结晶半导体膜的步骤。
22.根据权利要求16的半导体器件的制造方法，包括在通过气体去除后，将激光或强光照射到该结晶半导体膜的步骤。
23.根据权利要求2的半导体器件的制造方法，在照射激光或强光后，包括如下步骤：
形成栅绝缘膜，使其与该结晶半导体膜接触；
在该栅绝缘膜上形成栅电极；以及
在该结晶半导体膜中形成源区和漏区。
24.根据权利要求5的半导体器件的制造方法，在照射激光或强光后，包括如下步骤：
形成栅绝缘膜，使其与该结晶半导体膜接触；
在该栅绝缘膜上形成栅电极；以及
在该结晶半导体膜中形成源区和漏区。
25.根据权利要求8的半导体器件的制造方法，在照射激光或强光后，包括如下步骤：
形成棚绝缘膜，使其与该结晶半导体膜接触；
在该栅绝缘膜上形成栅电极；以及
在该结晶半导体膜中形成源区和漏区。
26.根据权利要求11的半导体器件的制造方法，在照射激光或强光后，包括如下步骤：
形成栅绝缘膜，使其与该结晶半导体膜接触；
在该栅绝缘膜上形成栅电极；以及
在该结晶半导体膜中形成源区和漏区。
27.根据权利要求17的半导体器件的制造方法，在照射激光或强光后，包括如下步骤：
形成栅绝缘膜，使其与该结晶半导体膜接触；
在该栅绝缘膜上形成栅电极；以及
在该结晶半导体膜中形成源区和漏区。
28.根据权利要求18的半导体器件的制造方法，在照射激光或强光后，包括如下步骤：
形成栅绝缘膜，使其与该结晶半导体膜接触；
在该栅绝缘膜上形成栅电极；以及
在该结晶半导体膜中形成源区和漏区。
29.根据权利要求19的半导体器件的制造方法，在照射激光或强光后，包括如下步骤：
形成栅绝缘膜，使其与该结晶半导体膜接触；
在该棚绝缘膜上形成栅电极；以及
在该结晶半导体膜中形成源区和漏区。
30.根据权利要求20的半导体器件的制造方法，在照射激光或强光后，包括如下步骤：
形成栅绝缘膜，使其与该结晶半导体膜接触；
在该栅绝缘膜上形成栅电极；以及
在该结晶半导体膜中形成源区和漏区。
31.根据权利要求21的半导体器件的制造方法，在照射激光或强光后，包括如下步骤：
形成栅绝缘膜，使其与该结晶半导体膜接触；
在该棚绝缘膜上形成栅电极；以及
在该结晶半导体膜中形成源区和漏区。
32.根据权利要求22的半导体器件的制造方法，在照射激光或强光后，包括如下步骤：
形成棚绝缘膜，使其与该结晶半导体膜接触；
在该棚绝缘膜上形成栅电极；以及
在该结晶半导体膜中形成源区和漏区。
33.一种半导体器件，包括：
具有绝缘表面的衬底；和
在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过含有机溶剂和氟化物的溶液去除，以便抑制该结晶半导体膜中空腔的产生。
34.根据权利要求33的半导体器件，其中在使用IPA作为该有机溶剂的情况下，抑制了其中空腔产生的该结晶半导体膜表明空腔密度是1.0×10-4psc/μm2或更小。
35.根据权利要求33的半导体器件，其中在使用IPA作为该有机溶剂的情况下，抑制了其中空腔产生的该结晶半导体膜表明由扫描电子显微镜检测的1000μm2的面积中空腔数为0psc。
36.一种半导体器件，包括：
具有绝缘表面的衬底；和
在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过含表面活性剂和氟化物的溶液去除，以便抑制该结晶半导体膜中空腔的产生。
37.根据权利要求36的半导体器件，其中在使用表面活性剂作有机溶剂的情况下，抑制了其中空腔产生的该结晶半导体膜表明空腔密度为1.0×10-4psc/μm2或更小。
38.根据权利要求36的半导体器件，其中在使用表面活性剂作为该有机溶剂的情况下，抑制了其中空腔产生的该结晶半导体膜表明由扫描电子显微镜检测的1000μm2的面积中空腔数为0psc。
39.一种半导体器件，包括：
具有绝缘表面的衬底；和
在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过干法蚀刻去除，以便抑制该结晶半导体膜中空腔的产生。
40.一种半导体器件，包括：
具有绝缘表面的衬底；和
在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过使用含CHF3的等离子体气体去除，以便抑制该结晶半导体膜中空腔的产生。
41.一种半导体器件，包括：
具有绝缘表面的衬底；和
在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过使用含Ar、H2和NH3以及CHF3中的至少一种的等离子体气体去除，以便抑制该结晶半导体膜中空腔的产生。
42.一种半导体器件，包括：
具有绝缘表面的衬底；和
在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过使用含NF3的等离子体气体去除，以便抑制该结晶半导体膜中空腔的产生。
43.一种半导体器件，包括：
具有绝缘表面的衬底；和
在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过使用含NF3和NH3的等离子体气体去除，以便抑制该结晶半导体膜中空腔的产生。
44.一种半导体器件，包括：
具有绝缘表面的衬底；和
在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过使用含H2的等离子体气体去除，以便抑制该结晶半导体膜中空腔的产生。
45.一种半导体器件，包括：
具有绝缘表面的衬底；和
在该衬底之上形成的含硅的结晶半导体膜，其中在该结晶半导体膜的表面上形成的氧化硅膜通过使用氢原子的气体去除，以便抑制该结晶半导体膜中空腔的产生。
46.根据权利要求33的半导体器件，其中该空腔的底部达到基绝缘膜。
47.根据权利要求36的半导体器件，其中该空腔的底部达到基绝缘膜。
48.根据权利要求39的半导体器件，其中该空腔的底部达到基绝缘膜。
49.根据权利要求40的半导体器件，其中该空腔的底部达到基绝缘膜。
50.根据权利要求41的半导体器件，其中该空腔的底部达到基绝缘膜。
51.根据权利要求42的半导体器件，其中该空腔的底部达到基绝缘膜。
52.根据权利要求43的半导体器件，其中该空腔的底部达到基绝缘膜。
53.根据权利要求44的半导体器件，其中该空腔的底部达到基绝缘膜。
54.根据权利要求45的半导体器件，其中该空腔的底部达到基绝缘膜。
55.根据权利要求33的半导体器件，还包括：
形成的栅绝缘膜，使其与该结晶半导体膜接触；
在该栅绝缘膜上形成的栅电极；以及
在该结晶半导体膜中形成的源区和漏区。
56.根据权利要求36的半导体器件，还包括：
形成的栅绝缘膜，使其与该结晶半导体膜接触；
在该栅绝缘膜上形成的栅电极；以及
在该结晶半导体膜中形成的源区和漏区。
57.根据权利要求39的半导体器件，还包括：
形成的栅绝缘膜，使其与该结晶半导体膜接触；
在该栅绝缘膜上形成的栅电极；以及
在该结晶半导体膜中形成的源区和漏区。
58.根据权利要求40的半导体器件，还包括：
形成的栅绝缘膜，使其与该结晶半导体膜接触；
在该棚绝缘膜上形成的栅电极；以及
在该结晶半导体膜中形成的源区和漏区。
59.根据权利要求41的半导体器件，还包括：
形成的栅绝缘膜，使其与该结晶半导体膜接触；
在该棚绝缘膜上形成的栅电极；以及
在该结晶半导体膜中形成的源区和漏区。
60.根据权利要求42的半导体器件，还包括：
形成的栅绝缘膜，使其与该结晶半导体膜接触；
在该棚绝缘膜上形成的栅电极；以及
在该结晶半导体膜中形成的源区和漏区。
61.根据权利要求43的半导体器件，还包括：
形成的栅绝缘膜，使其与该结晶半导体膜接触；
在该栅绝缘膜上形成的栅电极；以及
在该结晶半导体膜中形成的源区和漏区。
62.根据权利要求44的半导体器件，还包括：
形成的栅绝缘膜，使其与该结晶半导体膜接触；
在该栅绝缘膜上形成的栅电极；以及
在该结晶半导体膜中形成的源区和漏区。
63.根据权利要求45的半导体器件，还包括：
形成的栅绝缘膜，使其与该结晶半导体膜接触；
在该栅绝缘膜上形成的栅电极；以及
在该结晶半导体膜中形成的源区和漏区。
CNB2004100954069A 2003-12-25 2004-12-24 半导体器件及其制造方法 Expired - Fee Related CN100508122C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP429552/03 2003-12-25
JP2003429552 2003-12-25
JP429552/2003 2003-12-25

Publications (2)

Publication Number Publication Date
CN1670915A true CN1670915A (zh) 2005-09-21
CN100508122C CN100508122C (zh) 2009-07-01

Family

ID=34697573

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100954069A Expired - Fee Related CN100508122C (zh) 2003-12-25 2004-12-24 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US7276402B2 (zh)
KR (1) KR101133941B1 (zh)
CN (1) CN100508122C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881657A (zh) * 2012-09-26 2013-01-16 京东方科技集团股份有限公司 一种cmos晶体管及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7507617B2 (en) 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7939389B2 (en) * 2008-04-18 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4886765A (en) 1988-10-26 1989-12-12 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making silicides by heating in oxygen to remove contamination
US5048670A (en) * 1991-03-11 1991-09-17 Crafton James W Flexible conveyor assembly and conveying apparatus and method for lifting fluid
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3727387B2 (ja) 1994-09-29 2005-12-14 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法、デバイス、液晶表示装置、薄膜トランジスタおよび電子機器
US5789284A (en) 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
TW297950B (zh) 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
US5514610A (en) 1995-03-17 1996-05-07 Taiwan Semiconductor Manufacturing Company Method of making an optimized code ion implantation procedure for read only memory devices
US5695661A (en) * 1995-06-07 1997-12-09 Micron Display Technology, Inc. Silicon dioxide etch process which protects metal
US6027960A (en) * 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
US6015724A (en) * 1995-11-02 2000-01-18 Semiconductor Energy Laboratory Co. Manufacturing method of a semiconductor device
US6331457B1 (en) 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
US6355509B1 (en) 1997-01-28 2002-03-12 Semiconductor Energy Laboratory Co., Ltd. Removing a crystallization catalyst from a semiconductor film during semiconductor device fabrication
JP3942683B2 (ja) 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP4242461B2 (ja) 1997-02-24 2009-03-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5849643A (en) 1997-05-23 1998-12-15 Advanced Micro Devices, Inc. Gate oxidation technique for deep sub quarter micron transistors
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3830623B2 (ja) 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3754184B2 (ja) 1997-07-16 2006-03-08 株式会社半導体エネルギー研究所 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3974229B2 (ja) 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US6117796A (en) 1998-08-13 2000-09-12 International Business Machines Corporation Removal of silicon oxide
US6294441B1 (en) 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2000164598A (ja) 1998-11-27 2000-06-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6380007B1 (en) 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US6337235B1 (en) 1999-03-26 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6372657B1 (en) 2000-08-31 2002-04-16 Micron Technology, Inc. Method for selective etching of oxides
TW515104B (en) 2000-11-06 2002-12-21 Semiconductor Energy Lab Electro-optical device and method of manufacturing the same
JP4939690B2 (ja) 2001-01-30 2012-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6855584B2 (en) 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6627587B2 (en) 2001-04-19 2003-09-30 Esc Inc. Cleaning compositions
US6743700B2 (en) 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
TW527646B (en) 2001-07-24 2003-04-11 United Microelectronics Corp Method for pre-cleaning residual polymer
CN1405855A (zh) 2001-08-14 2003-03-26 旺宏电子股份有限公司 等离子体蚀刻气体
TW559868B (en) 2001-08-27 2003-11-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100453578B1 (ko) 2002-01-04 2004-10-20 주성엔지니어링(주) 실리콘 에피택셜층 성장공정 전의 기판 사전 세정방법
US7507617B2 (en) 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881657A (zh) * 2012-09-26 2013-01-16 京东方科技集团股份有限公司 一种cmos晶体管及其制造方法
CN102881657B (zh) * 2012-09-26 2015-01-07 京东方科技集团股份有限公司 一种cmos晶体管及其制造方法
US9006059B2 (en) 2012-09-26 2015-04-14 Boe Technology Group Co., Ltd CMOS transistor and method for fabricating the same

Also Published As

Publication number Publication date
US20080003729A1 (en) 2008-01-03
US7276402B2 (en) 2007-10-02
CN100508122C (zh) 2009-07-01
KR20050065412A (ko) 2005-06-29
KR101133941B1 (ko) 2012-04-13
US20050142702A1 (en) 2005-06-30
US7625785B2 (en) 2009-12-01

Similar Documents

Publication Publication Date Title
CN1041872C (zh) 半导体器件及其制造方法
CN1160759C (zh) 半导体器件及其制造方法
CN1173388C (zh) 具有薄膜晶体管的半导体器件
CN1194378C (zh) 有源矩阵型显示设备
CN1249818C (zh) 半导体器件及其制造方法
CN1187791C (zh) 一种用于结晶硅层的方法
CN1139104C (zh) 半导体器件及其制造方法
CN1156018C (zh) 半导体器件及其制造方法
CN1755943A (zh) 具有半导体元件的显示器件及其制造方法
CN1678952A (zh) 包括薄膜电路元件的电子器件的制造
CN1655056A (zh) 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法
CN1188738C (zh) 制作至少一个薄膜晶体管的方法
CN1893142A (zh) 微细结构、微机械、有机晶体管、电器及其制造方法
CN1252825C (zh) 半导体装置及其制造方法
CN1670915A (zh) 半导体器件及其制造方法
CN1192045A (zh) 半导体装置的制造方法和半导体装置
CN1921143A (zh) 晶体管及使用它的显示装置、电子设备及半导体装置
CN1134600A (zh) 制造薄膜晶体管的方法及设备
CN1916740A (zh) 薄膜晶体管与画素结构的制造方法
CN1929099A (zh) 薄膜晶体管及低温多晶硅薄膜晶体管之多晶硅层的制造方法
CN1933114A (zh) 半导体器件及其制造方法
CN1967791A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090701

Termination date: 20151224

EXPY Termination of patent right or utility model