TW297950B - - Google Patents

Download PDF

Info

Publication number
TW297950B
TW297950B TW084113366A TW84113366A TW297950B TW 297950 B TW297950 B TW 297950B TW 084113366 A TW084113366 A TW 084113366A TW 84113366 A TW84113366 A TW 84113366A TW 297950 B TW297950 B TW 297950B
Authority
TW
Taiwan
Prior art keywords
film
silicon
silicon film
patent application
item
Prior art date
Application number
TW084113366A
Other languages
English (en)
Original Assignee
Handotai Energy Kenkyusho Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Handotai Energy Kenkyusho Kk filed Critical Handotai Energy Kenkyusho Kk
Application granted granted Critical
Publication of TW297950B publication Critical patent/TW297950B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686Pulsed laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

經濟部中央樣準局員工消費合作杜印製 207950 at ____ B7 五、發明説明(!) 發明頜域 本發明有關一種製造半導體之方法,其主要組份爲具 有結晶特性之矽,更特別是有關一種製造用於諸如薄膜電 晶體之半導體元件之結晶矽半導體。 發明背费 慣例上,使用薄膜電晶體之薄膜電晶體(下文稱爲 TFT)已爲人知。TFT係使用於一基質上形成之薄膜 半導體構成。TFT用於許多積體電路,特別是電光學裝 置,諸如液晶顯示器,特別是充作活性基質型之液晶顯示 裝置個別像元之開關元件或充作於周邊電路部分形成之驅 動元件。 雖然使用非晶相矽膜充作TFT薄膜半導體很簡便, 但其電子特性差。使用具有可促進T F T特性之結晶特性 之矽薄膜較佳。爲製造具有結晶特性之矽膜,首先形成一 層非晶相矽膜,之後將其加熱或以具有高能量之電磁波( 諸如電射光束)照射使其結晶。 但是,以加熱溫度爲6 0 0 °C加熱進行之結晶作用需 要花費1 0小時或更久之時間,因此,很難使用一種玻璃 基質。例如,經常用於活性型液晶顯示裝置之c 〇 r n i n g 705 9之玻璃應變點爲5 9 3 °C,因此,考慮基質之局部膨 脹時,於6 0 0 °C或更高溫加熱是一大疑問。此外,得到 之結晶矽薄膜特性較以雷射光束照射如下得到之薄膜特性 較佳。 本紙張尺度適用中國國家標準(CNS ) A4規格(21QX297公釐) (請先閲讀背面之注意事項再填寫本頁) Ί訂 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(2 ) 如 Japanese Unexamined Patent Public 244103/1993,244104/1994, 244105/19 9 4,244205/1994 和 2 9 6 0 2 3/1 9 9 4號等所揭示,其已揭露一種具有 催化作用之元素,其加速非晶相砂之結晶作用以解決該問 題。也就是,其已揭示該結晶作用可於6 0 0 °c或較低( 通常5 5 0。(:〉下進行,處理時間大約爲4小時,使非常 少量之鎳,鉑,鉛等元素黏附於非晶相矽膜,之後將其加 熱0 但是於如此短暫期間,於如此之低溫製得,以此種方 法殘留在矽膜上之觸媒元素及使用該矽膜之T F T特性並 非較佳。特別是,TFT最嚴重之問題係當逆向偏壓(N —波道TFT中之負電壓,P —波道TFT之正電壓)施 加於該閘時,漏電電流(漏電流或漏流)之絕對値很大’ 且該値於個別元素中相當分散。 特別是,當該矽膜用於一個活性基質性液晶顯示裝置 中之像元電極的交換電晶體時,大量漏電流會導致嚴重問 題。當安裝於像元電極之薄膜電晶體漏電流大時,該像元 電晶體無法於預定期間內保持電荷,其導致螢幕閃與顯示 器無法觀看。 發明摘要 就電流狀態之觀點來看,本發明係提出一種製造結晶 矽半導體膜之方法,其可降低T F T之漏電流且降低每種 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~~' " (請先閱讀背面之注意事項再填寫本頁) 1 • J·. A7 B7 經濟部中央標準局員工消費合作社印製 五 、發明説明 ( 3 ) 元 素 漏 電 流 値 9 且 其 採 用 —* 個 使 用 促 進 矽 結 晶 作 用 之 觸 媒 元 素 以 結 晶 矽 膜 之 步 驟 特 別 是 —* 種 製 造 可 於 低 溫 處 理 且 適 於 大 量 生 產 之 結 晶 矽 半 導 體 之 方 法 〇 爲 達 上 述 巨 的 9 本 發 明 提 出 一 種 使 用 下 列 步 驟 製 得 具 有 結 晶 特 性 之 矽 膜 〇 首 先 9 使 用 不 同 之 化 學 蒸 汽 澱 積 ( C V D ) 方 法 將 二 氧 化 矽 膜 澱 稹 於 — 絕 膜 上 例 如 5 電 漿 C V D 法 或 熱 C V D 法 0 上 述 步 驟 中 > 該 膜 形 成 溫 度 爲 4 5 0 X 或 更 低 > 以 3 0 0 至 3 5 0 °c 較 佳 0 該 澱 積 作 用 可 藉 電 漿 C V D 法 進 行 > 使 用 例 如 四 乙 氧 基 矽 垸 ( T E 〇 S ) 和 氧 或 單 — 矽 燒 和 — 氧 化 二 氮 ( N 2 0 ) 或藉熱CVD法使用甲矽 焼 和 氧 進 行 0 將 一 種 非 晶 相 矽 膜 利 用 不 同 C V D 法 澱 積 於 — 層 已 經 經 上 述 澱 積 之 二 氧 化 矽 膜 上 0 例 如 以 電 漿 C V D 方 法 以 甲 矽 烷 充 作 原 料 製 造 非 晶 相 矽 膜 時 5 該 膜 形 成 溫 度 爲 2 9 5 至 3 0 5 °C 較 佳 0 但 是 其 必 須 形 成 非 晶 相 矽 膜 且 不 使 該 二 氧 化 矽 膜 與 空 氣 接 觸 0 也 就 是 說 , 該 二 氧 化 矽 膜 和 該 非 晶 相 矽 膜 之 形 成 必 須 持 續 進 行 〇 就 本 目 的 而 言 J 使 用 眾 所 周 知 之 多 室 系 統 之 膜 形 成 裝 置 ( 分 組 工 具 ) 〇 之 後 9 將 — 種 觸 媒 元 素 或 含 有 該 促 使 非 晶 相 矽 膜 結 晶 之 觸 媒 元 素 之 化 合 物 的 單 一 物 質 於 該 非 晶 相 矽 膜 上 形 成 — 層 狀 — 膜 狀 或 一 組 0 下 文 中 將 觸 媒 元 素 或 含 該 觸 媒 元 素 化 合 物 之 單 一 物 質 稱 作 觸 媒 層 0 形 成 觸 媒 層 之 方 法 如 下 述 〇 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央梂準局員工消费合作社印裝 A7 _____^_B7 _ 五、發明説明(4 ) 此外,本案發明者發現使用鎳充作觸媒元件時可達到 最明顯效果。其它可用元素爲P t ,Cu,Ag,Au , In,Sn,Pd,P,As 和 Sb° 之後,於該非晶相矽膜上進行加熱方法,藉此,部分 或全部矽膜結晶。該結晶方法中,當該觸媒層無法覆蓋非 晶相膜全部表面時,不僅該觸媒層覆蓋區結晶而已,該結 晶作用由該區進行到周邊部分。 於該結晶步驟中,該非晶相矽膜於4 0 0 °C或更高之 溫度加熱,因此已引入觸媒元素之非晶相矽膜進行結晶作 用。於一般玻璃基質中,加熱溫度爲4 0 0 °C至7 5 0 °C 。但是,耐熱溫度因玻璃基質種類而異。例如,Corning 7059玻璃之玻璃應變點爲5 9 3 °C,Corning 1737玻璃爲 6 6 7 °C ° 特別是,以耐熱性和玻璃製造性之觀點來看,決定該 加熱溫度大約爲5 5 0 °C較佳。 已明白該加熱溫度愈髙,該矽膜之結晶特性改善愈多 。因此,該矽膜於該基質可承受之溫度下以儘可能愈高之 溫度加熱,如此該矽膜之結晶特性最佳。該實例中,使用 —種可承受溫度大約爲1 〇 〇 〇°c之石英基質較佳。例如 ,一種可於大約8 0 0 °C至1 0 0 0 °C溫度加熱之石英基 質。 於加熱步驟後以一種雷射光束或一種等强之光束照射 ,可以更促進該結晶作用。 添加該步驟,使於先前步驟無法結晶之部分可結晶, 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消费合作社印装 A7 B7 五、發明説明(5 ) 且將先前步驟已結晶部分作核。 本發明結晶作用和利用雷射光束照射之慣角結晶作用 之基本差異係慣用方法中決定該結晶特性之條件非常嚴格 ,因爲該非晶相矽膜係由無結晶狀態熔化,然後結晶之。 也就是說,當核不存在時,該冷卻率係該結晶方法中決定 該結晶特性之主要因素。但是,該冷卻率視雷射光束之能 量密度和環境溫度而大不相同,且該雷射能量密度之最適 範圍必然很窄。假如該能量非常高,由熔化狀態之冷卻率 非常大,因此造成大約非晶相狀態。此外,若該能量非常 低,則該薄膜無法完全熔化,且殘留非晶相部分。 然而,當核存在時,可促進結晶作用且從靥之冷卻率 非常小。此外,大部分該膜已經結晶,因此,即使該雷射 光束之能量密度低亦可保證其有適當特性。以此方式,其 可穩定地提供一種具有經改良結晶特性之結晶矽膜。 一種不相關之强烈光束,尤其是紅外線,可於短時間 內照射取代雷射光束照射。紅外線於玻璃中難以吸收,而 矽薄膜中易吸收,因此於玻璃基質上形成之矽薄膜可選擇 性加熱而較佳。於短時間內以此種紅外線照射之方法稱作 迅速加熱回溫(R T A )或迅速加熱法(R T P )。 形成觸媒層之方法中有許多澱積方法,其中使用一種 眞空裝置噴射觸媒元素或其化合物之單一物質,一種澱積 方法,其中將一種含觸媒元素之溶液於空氣中塗覆於非晶 相矽膜表面。尤其是後者方法,該澱積作用不需資本投資 而重覆進行。後者方法之詳細解釋如下。 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) ^ -衣 ^ —訂^ 产 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作杜印裝 2Q?950 at _ _ B7_. 五、發明説明(6 ) 於後者方法中,一種水溶液,有機溶液等可充作溶液 。*包括一種觸媒〃之說明係表示化合物中包括之觸媒或 分散中包括之觸媒。 可選擇水,醇,酸或銨之極性溶劑充作該含有觸媒元 素之溶劑。該實例中,可於該非晶相矽膜表面形成一層薄 氧化膜,因爲當該溶液直接塗覆於該矽膜時,該溶液會從 該矽膜脫除。可使用熱氧化,使用氧化劑(諸如過氧化氫 )氧化,使用紫外線照射氧化等形成該氧化膜。 亦可添加一種表面活化劑至含有觸媒元素之溶液代替 形成氧化膜。該添加作用係用於加强黏附性且控制欲塗覆 界面之哄收性。先將該表面活化劑塗覆於欲塗覆界面。該 表面活化劑烴鏈基本上含大約1 Q至2 0個碳原子,因此 可使用一種疏水基。 例如,當該表面活化劑具有一種氫氟酸混合溶液,氟 化銨和水溶液,其含至少一種由表面活化劑組成之集合選 出之材料,其中該表面活化劑包含至少一種脂肪酸和竣酸 鹽,一種脂肪酸和一種羧酸鹽,一種脂肪酸胺和一種脂族 醇。該脂肪酸可命名爲CnH2n”C00H (η係整數5 _11)。一種脂肪酸鹽可命名爲
CnHh-iCONHsR ( η 係 5 — 1 1 整數。R 表示一種 氣原子或一個具有5 - 10個碳之垸基)。該脂肪酸胺可 以通式(:„11121^'^^12表示(〇1係7-14整數)。~種 脂族醇可以通式CnH2n-iOH表示(η係6 - 1 2整數 本紙張尺度適用中國國家揉準(CNS ) Α4規格(210'乂297公釐) (請先閱讀背面之注意事項再填寫本頁)
經濟部中央樣準局員工消費合作社印製 A7 B7 五、發明説明(7 ) 該表面活化劑之特殊實例示於下表1至3中。下列表 面活化劑當其黏附於非晶相矽膜表面時,具有分散金靥元 素作用。 表1 C7F15COOCN4 全氟烷基磺酸銨A 全氟烷基磺酸銨B 全氟烷基三甲銨乙內酯
RfCH2CH2〇(CH2CH2〇)xH
C9Fl9S〇2N(C2H4〇)nH
R
全氟烷基三甲基銨鹽 全氟烷基羧酸 CsFitCOOH
全氟烷基聚氧伸乙基乙醇 氟化烷基酯 全氟烷基E0加成物A 全氟烷基E0加成物B 全氟烷基羧酸銨A 全氟烷基羧酸銨B 全氟烷基羧酸銨C 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
10 A7 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明(8 ) 表1 (續) C9FitNC3Ht ch2coonh4
RfCH2CH2SCH2CH2N(CH3)3 CH3SO4
RfN*H4 I '
RfCH2CH2SCH2CH2C〇2NH4 表2 焼 基 二 苯 基 醚 二磺 酸 鹽 醋 酸 十 八 胺 酯 醋 酸 椰 子 胺 酯 二 焼 基 磺 基 琥 珀酸 銨 二 甲 基 焼 基 (椰子) 三 甲胺乙內酯 醋 酸 硬 脂 醯 胺 酯 軟 性 院 基 苯 磺 酸銨 十 二 基 苯 磺 酸 銨 氯 化 十 二 基 二 甲基 敍 二 Π -辛胺 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
11 A7 B7 五、發明説明(9 ) 經濟部中央橾準局員工消費合作社印製 表2 ( 續 ) 單 硬 脂 酸 聚 伸 乙 基 乙 二 醇 聚 氧 伸 基 烷 基 醚 聚 氧 伸 乙 基 聚 氧 伸 乙 基 院 基 苯 基 醚 硫 酸銨 聚 氧 伸 乙 基 油 酸 酯 聚 氧 伸 苯 基 高 級 醇 聚 氧 伸 乙 基 壬 基 苯 基 醚 聚 氧 伸 乙 基 羊 毛 脂 醇 醚 聚 氧 伸 乙 基 羊 毛 脂 酸 酯 聚 氧 伸 乙 基 羊 毛 脂 脂 肪 酸 酯 聚 羧 酸 敍 單 甘 油 酯 月 桂 基 三 乙 醇 硫 酸 胺 羊 毛 脂 醇 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家橾準(CNS ) Λ4規格(210X297公釐) 12 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明(1〇) 表3
CaHrCOOH
C4H9COOH
CsHi xNH2
CeHiaNHa
CtHisCOOH
CsHitCOOH C8H17NH2
CsHitOH C9H17NH2
C9H17COOH C10H21NH2
C10H210H
C10H21COOH C ! 2H25NH2
C13H27COOH C14H29NH2 C14H29NH4 C14H27NH2
C14H29COOH 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X 297公釐) {衣 ' 訂; ^ (請先閱讀背面之注意事項再填寫本頁) 13 A7 B7 五、發明説明(U) 表3 (續)
C18H37NH2 CasH37〇H C18H37NH2 C20H41NH2 (Cl〇H2l)2NH RCOO(CH2CH2〇)nH Ci iH23C0(CH2CH2)nH (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣隼局貝工消费合作社印聚 使用鎳充作觸媒時,該鎳係包含於—種極性溶劑中, 該鎳以一種鎳化合物形式引入。代表性鎳化合物係由彳臭·(匕 鎳,醋酸鎳,草酸鎳,碳酸鎳,氯化鎳,碘化鎳,硝酸H ,硫酸鎳,甲酸鎳,乙酿acetonato鎳,4 —環己基丁酸 鎳,氧化鎳和氫氧化鎳選出。 此外,使用鎳之單質充作一種觸媒,其必須將鎳溶解 於一種酸中形成溶液。 包括一種觸媒元素之溶劑可由苯,甲苯,二甲苯,四 氯化碳,氯仿和醚之非極性溶劑選出。該實例中,鎳引人 之形式爲鎳化合物。代表性鎳化合物可包括乙醯 acetonato鎳和2 —乙基己酸鎳。 雖然,上述實例使用之溶液中,充作觸媒元素之鎳完 全溶解,但即使鎳不完全溶解,可使用一種乳膠,其中— 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 14 經濟部中央橾準局貝工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明(12) 種包括鎳單一物質或鎳化合物之粉末,均勻分散於分散介 質中。或者可使用一種用於製造氧化膜之溶液。此種溶液 包括 Tokyo ohka kogyo K.K.之 OCD (Ohka Diffusion Source)。使用〇CD溶液時,將其塗覆在欲處理界面, 並於大約2 0 0 °C烘烤,藉此可容易地形成二氧化矽膜。 此外,可於本發明使用該溶液,因其可自由加入雜質。 於使用不同於鎳之材料充作觸媒元素使,其同樣適用 〇 以一種溶液充作一般傾向,該溶液中包括之觸媒元素 數量最好爲0· lppm·至2 0 0ppm,以lppm至 5 〇 p p m較佳(以重量計),但視溶液種類而定。其係 膜中鎳之濃度決定之値,該膜中該結晶作用已完成或經化 學阻力(例如,耐氫氟酸)。 經揭示使用結晶矽膜製造的T F T大量漏電流係由結 晶中用於結晶作用之觸媒元素過量存在所致,且該漏電流 之大量分散係因該觸媒元素分擬造成。因此,假如該觸媒 元素於結晶步驟之後排除至外部,該漏電流可減少,且該 觸媒元素澳度低可避免分凝。 原本,該觸媒元素無法安定地存在矽結晶中,且以天 然形態排出。但是,堅固之保護層(障礙)實際於該砂膜 頂部和底部形成,因此該觸媒元素被包含在內,且分凝於 顆粒界面。 本發明特徵之一係連續形成該二氧化矽膜和非晶相石夕 膜之底層。也就是說,沒有因空氣中之水份,二氧化碳等 -15 - {衣 _ —訂>. ( (請先閲讀背面之注意事項再填寫本頁) A7 __B7 五、發明説明(13) 之外來層於二氧化矽膜和非晶相矽膜之間形成。本發明中 ,該二氧化矽膜和非晶相矽膜之底層係於4 5 0 °C或更低 之低溫澱積,因此該氧化矽膜非常柔軟且由該非晶相矽膜 排出之觸媒元素很快結合在二氧化矽膜上。 相反地,假如該底層係由具有堅固保護作用之氮化矽 製造,幾乎沒有觸媒元素被該膜吸附。另外,即使具有二 氧化矽膜,假如其於超過4 5 0 °C溫度處理,該二氧化矽 會固化,且該觸媒元素之吸附作用受阻。 於結晶作用最初階段時,介於二氧化矽和矽之界面係 於不固定狀態(一種狀態,其中介於不同化學計置組成物 構成物質之界面尙未辨識)。然而該界面因結晶之進行而 變固定。許多該觸媒元素存在結晶作用之前端,且隨著結 晶作用進行而移動。因此,許多觸媒元素被該種狀態之二 氧化矽膜吸收,其中所有矽膜最後均結晶。 最初柔軟二氧化矽膜利用回溫步驟充分固化,且幾乎 沒有己經被二氧化矽膜吸收之觸媒元素不退化至該結晶矽 膜中。此外,該陷阱進位(Trap level)等可充分減少。 (請先閲讀背面之注意事項再填寫本頁) ♦ 訂 經濟部中央樣準局員工消費合作社印装 題 問 成 造 會 不 性 靠 可 之 成 形 素 元 績 3 於 關 , 此 因 明 說 要 簡 之 圖 附
A F /—\ /lx 1 1 圖和 \1/ E D 驟 {步 1 造 , 製 \1/ 之 C 中 ( 1 -—* , 實 }化 B 體 丨具 1 示 , 表 圖 面 斷 2 圚 2 例 實 化 摸 具 示 表 \—/ C ___Λ 2 和 準 標 家 國 國 中 I用 適 尺 一張 一紙
Ns -讀 經濟部中夬樣準局員工消費合作社印製 A7 B7 五、發明説明(14) 中之製造步驟(俯視圖): 圖 3(A),3(B),3(C),3(D),3( E )和3 ( F )表示具體化實例2中之製造步驟(斷面圖 ); 圖 4(A),4(B),4(C),4(D),4( E )和4 ( F )表示具體化實例3之製造步驟(斷面圖) 0 較具腾化啻例之詳細說明 具體化實例1 圖 1 (A),1 ( B ) > 1 ( C ),1 ( D ),1 ( E)和1 (F)表示具體化實例1。將一種厚度爲 1 ο ο 〇至5 ο ο 〇A (例如1 〇 〇 〇A)之二氧化矽膜 1 0 2之底層於基質(Corning 7059玻璃)1 0 1上形成 。該二氣化矽膜1 0 2係使用電漿C V D法,以 T E 〇 S和氧充作原料氣體製成。該基質溫度於膜形成時 爲2 5 0 °C。三氯乙烯混於1至5 0%之TEOS中,以 2 0%爲代表。將氯以TCE引入該二氧化矽膜1 〇 2底 層,因此可强化矽膜中所含觸媒元素之萃取效果。 接著,可使用電漿CVD法以厚度爲1 〇 〇至 1 5 0 〇A (例如,8 0 0A)之甲矽烷充作原料製造非 晶相矽膜1 0 3。該非晶相矽膜1 〇 3之膜形成溫度爲 3 0 0 °C。該二氧化矽膜1 〇 2和非晶相矽膜1 〇 3之形 成係由具有二個膜形成室之Clustei·工具連續進行,且該 本紙張尺度適财關家鮮(CNS ) 44驗(21G X297公釐)—
In i ml n nn ^^^1 I— I ^^^1 i an— ^ J. I 一^i . (請先閲讀背面之注意事項再填寫本頁) -17 - 經濟部中央樣準局員工消费合作社印裝 A7 B7 五、發明説明(15) 二氧化矽1 0 2之表面不與空氣接觸。 之後,構成光罩之二氧化矽膜1 〇 4以5 Ο 0A至 3 〇 Ο 0A (例如,1 Ο Ο 0A)之厚度以電漿CVD法 形成。該二氧化矽膜1 0 4亦於上述成串工具於製造二氧 化矽膜1 0 2底層之相同條件下製造。 此外,以眾所周知之光石印刷於該二氧化矽膜上形成 圖案,且該非晶相矽膜1 〇 3係由多孔選擇性曝光。 此外,將該非晶相矽膜1 〇 3留於過氧化氫水溶液中 ,藉此於該非晶相矽膜1 〇 3之曝光部分形成一極薄之二 氧化矽膜(圖未顯示),其厚度爲1 〇至1 0 〇A。因爲 非常薄,所以該二氧化矽膜之正確厚度未知。可使用於氧 氣中利用紫外線照射之氧化反應充作另一種形成此種二氧 化矽膜之方法。紫外線可於氧氣中照射1至1 5分鐘充作 該實例條件。此外,可使用加熱氧化法。 將該二氧化矽膜塗覆,以便將醋酸溶液分佈在整個非 晶相矽膜1 0 3之表面上,後一步驟中,塗覆含鎳醋酸溶 液係用於改善可濕性。當該醋酸溶液直接塗覆於非晶相矽 膜1 0 3表面時,該非晶相矽膜會排斥該醋酸溶液,因此 鎳無法被引入非晶相矽膜整個表面,且無法進行均勻結晶 作用。該步驟中形成二氧化矽膜之目的係減輕非晶相矽膜 1 0 3之排水性。 其次,製造添加鎳之醋酸溶液。鎳之濃度爲 1 〇 0 p p m。然後,將醋酸溶液以2 m β滴於該表面上 ,且該狀態保持5分鐘。使用一旋轉器進行旋轉乾燥法( 本紙張尺度適用中國國家標準(CNS > A4規格(210x297公釐) -18 - (請先閱讀背面之注意事項再填寫本頁) 衣. 訂 207330 at ___Β7__ 五、發明説明(16) 2000rpm,60 秒)。 塗覆該溶液後,保留該狀態1至10分鐘。雖然於非 晶相矽膜1 0 3中最後得到之鎳濃度無法由保留時間控制 ,其最大控制因素係溶液濃度。藉進行塗覆鎳溶液步驟一 至數次並旋轉乾燥後,可於非晶相矽膜1 0 3之曝光表面 形成平均膜厚度爲數Α至數自Α之含鎳層(觸媒層) 1 0 5。該實例中,該層之鎳於隨後之加熱步驟中熔於非 晶相矽膜1 0 3中,且充作觸媒促進結晶作用。附帶一提 ,該觸媒層10 5不需爲一完整膜(圖1 (A))。 此外,在加熱爐中於5 0 0至5 8 0 °C進行加熱1至 1 2小時,本具體化實例中,在氮氣中於5 5 0 °C進行8 小時。結果,該結晶作用從二氧化矽膜1 0 4之多孔部分 進行,因此提供了結晶矽區1 0 6和1 0 7。其它區 1 0 8和1 0 9爲非晶相矽狀態(圖1 ( B ))。 圖2 (A)顯示該操作之俯視圖。由圖2 (A)很明 顯地看出該結晶矽區係由多孔部分以橢圓狀態擴張(圖2 (A ) ) ° 經濟部中央橾準局員工消费合作社印製 (請先聞讀背面之注意事項再填寫本頁) 之後,該二氧化矽膜1 〇 4去除,且該矽膜形成圖案 並蝕刻之,藉此形成狹的矽膜區1 1 Q和1 1 1。該矽膜 蝕刻係由具有各向異性之R I E方法以垂直方向進行。其 變成T F T之活性層。之後,於氧氣中以5 5 0 °C進行熱 處理,藉此於該狹窄矽膜區1 1 0和1 1 1表面形成非常 薄(高達110A)之二氧化矽膜112。 然後,於其上以功率密度爲2 0 0至4 0 OmJ/ 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) 19 經濟部中央標隼局貝工消費合作社印裝 A7 ______ B7 五、發明説明(17) cm2(例如於氮氣或空氣中3 0 OmJ/cm2)之數束 KrF激元雷射(波長:2 4 8nm,脈衝寬度; 3 0 n s e c )照射,藉此,可更促進狹窄矽膜區1 ro 和111之結晶特性。除KrF激元雷射之外,可使用諸 如XeCJ?雷射(波長:3 0 8nm) ,ArF雷射(波 長;l93nm) ,XeF 雷射(波長;353nm)等 之激元雷射。此外,可使用RTA法。(圖1 (C))。 之後,以濺鍍方法或電漿CVD法形成一層二氧化矽 膜1 1 3充作厚度爲1 Ο Ο 0A之閘隔絕膜。使用濺鍍方 法時,用二氧化矽充作標的,該濺鍍中之基質溫度爲 2 〇 0至4 0 0 °C,例如3 5 0 °C,且濺鍍空氣係由氧和 氬構成,其中氬/氧:〇—〇. 5,例如0. 1或更低。 (圖 1 ( D ))。 隨後,以低溫C V D法形成厚度爲3 0 0 0至 8〇0〇A(例如,6000A)之矽膜(含〇. 1至2 %之磷)。順帶一提,形成二氧化矽膜113之步驟與形 成該矽膜之步驟持續進行較佳。該矽膜構成圖案,且形成 閘門電極1 1 4至1 1 6。圖2 (B)顯示該操作之俯視 圖。圖2 (B)中由虛線繪成之橢圓對應於圖2 (A)中 之 106 和 10 7 區。(圖 2 ( B ))。 其次,使用離子塡充法以閘門電極1 1 4和1 1 6充 作光罩將雜質(磷和硼植入該活性層。使用磷化物質( PH3)和二硼烷(B2H6)充作塡充體。前一實例中, .加速電壓爲6 0至9 0 k- V,例如8 0 k V,後一實例中 本紙張尺度逋用中國國家橾準(CNS ) A4規格(210 X 297公釐) --------八衣-----.—訂,------^ (請先閲讀背面之注意事項再填寫本頁) 20 經 濟 部 中 央 樣 準 局 員 工 消 費 合 杜 印 製 A7 B7 五 、發明説明 ( 18) 1 其 爲 4 0 至 8 0 k V ♦ 例 如 > 6 5 k V 0 該 劑 量 爲 1 X 1 1 1 1 0 1 4 至 8 X 1 0 1 5 C m -2 , 例 如 磷 爲 1 X 1 0 1 5 C m -2 1 1 9 硼 爲 2 X 1 0 1 5 C m -2 0 塡 充 時 9 藉 由 覆 蓋 光 阻 ( 並 1 I 請 1 | 非 必 要 塡 充 ) 選 擇 性 塡 充 個 別 元 素 0 結 果 > 形 成 Ν 型 雜 質 先 閲 1 | 讀 1 TS? 1 1 8 和 1 1 9 及 P 型 雜 質 區 1 1 7 0 背 1 1 之 1 之 後 9 於 5 5 0 至 6 0 0 °C 進 行 回 溫 9 藉 此 可 活 化 植 注 意 1 雜 質 事 1 入 離 子 之 丨品 1 1 7 至 1 1 9 0 結 果 5 以 具 有 Ρ 型 雜 質 項 再 1 JL ( 硼 ) 塡 充 之 雜 質 菡 1 1 7 和 以 具 有 N 型 雜 質 ( 磷 ) 之 雜 4 寫 本 I 質 TE 1 1 8 和 1 1 9 被 活 化 0 ( 圖 1 ( E ) ) 〇 頁 1 1 隨 後 , 以 電 漿 C V D 法 形 成 厚 度 爲 6 0 0 0 A 之 二 氧 1 1 化 矽 膜 1 2 0 充 作 中 間 層 絕 緣 體 〇 該 中 間 層 絕 緣 體 1 2 0 1 之 接 觸 孔 ( 圖 2 ( C ) 所 示 之 多 孔 接 觸 孔 區 ) 係 以 — 種 鋁 訂 膜 於 T F T 之 電 極 / 鉛 1 2 1 至 1 2 5 形 成 0 最 後 於 1 1 I 1 a t m 之 Μ 氣 中 以 3 1 0 V 進 行 回 溫 3 0 分 鏟 〇 該 回 溫 1 1 作 用 可 於 氣 離 子 植 入 該 活 化 層 後 5 以 1 0 至 1 0 0 K e V 1 1 加 速 進 行 於 步 驟 1 ( C ) 或 圖 1 ( D ) 中 取 代 該 回 溫 1 〇 ( 圖 1 ( F ) ) 〇 1 I 依 此 方 式 可 形 成 具 有 T F T 之 電 路 0 該 具 體 化 實 例 中 1 1 I 於 同 —. 基 質 上 具 有 活 化 基 質 電 路 和 驅 動 該 基 質 電 路 之 邏 1 1 | 輯 電 路 之 積 體 電 路 ( 所 謂 單 片 型 活 化 基 質 電 路 ) 可 使 用 圖 ! 1 2 ( B ) 中 於 左 側 狹 窄 區 1 1 0 形 成 之 T F τ 之 N 波 道 和 1 1 T F T 之 P 波 道 之 互 補 電 路 主 要 充 作 邏 輯 電 路 ί 且 右 側 狹 1 1 窄 區 1 1 1 之 Τ F T 充 作 該 活 性 基 質 電 路 之 開 關 電 晶 體 製 1 1 得 9 但 其 係 測 量 T F T 基 本 特 性 之 必 須 最 小 化 電 路 〇 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨Ο X 297公釐) 21 經濟部中央橾準局負工消费合作社印製 A7 B7 五、發明説明(19) 具體化實例2 圖 3(A),3(B),3(C),3(D),3( E )和3 ( F )表示具體化實例2中之製造步驟綱要。首 先使用電漿CVD法以甲矽烷和一氧化二氮充作原料,於 一種玻璃基質(Corning 1737) 2 〇 1形成二氧化政膜 2 0 2之下塗覆層,其厚度爲1 〇 〇 〇至5 〇 〇 〇A,例 如2 0 0 0A。該膜形成溫度爲3 5 0°C。此外,使用等 離子CVD法以甲矽烷充作原料,可於其上澱積厚度爲 1 0 0 0 A之非晶相矽膜2 0 3。該膜形成溫度爲 2 5 0 °C °該二氧化矽膜2 0 2和非晶相膜2 0 3係使用 一種具有二個膜形成室之成串工具連續製造。 其次,以一種過氧化氫之水溶液於非晶相矽膜2 〇 3 表面形成極薄二氧化矽膜。將含有1至3 〇 p pm (例如 ’ 1 0 P P m )鎳之醋酸溶液如具體化實例1中,以 5τηβ滴在該基質(若爲cm2基質),且旋轉塗覆 係以一 1 0秒5 0 rpm之旋轉器進行,藉此可於該基質 表面形成均勻水膜。該狀態保留5分鐘,且使用該旋轉器 以6 0秒2 0 〇 〇 r p m進行乾燥◊該保留狀態可使該旋 轉器於0至I 5 〇 r p m轉動進行。依此方式製得含鎳觸 媒層 204。(圖 3 (A))。 之後’於氮氣中以5 5 0。(:進行回溫4小時,藉此該 非晶相ΐ夕膜2 〇 3結晶之。於該時,鎳由非晶相矽膜 2 〇 3 #至該二氧化矽膜2 〇 2之底層,且該結晶作用由 本紙張尺度適用中國國家檩準(CNs > a4規格(2丨0;<297公釐) ~ ~~ (請先閲讀背面之注意事項再填寫本頁) 装- 訂; .丄 • J— n J— · 經濟部中央標準局員工消費合作杜印製 A7 B7__ 五、發明説明(20)
頂部進行至底部。依此方式可製得結晶矽膜2 0 5 ,其中 非晶相矽膜部分之大小可觀察到約爲數# m ° (圖3 ( B ))。 利用回溫方法之結晶步驟後,照射X e C 5雷射(波 長;3 0 8 nm)再强化該矽膜2 0 5之結晶特性。於該 雷射光束照射步驟中,當基質2 0 1或欲照射面以該雷射 光束加熱時,可以更加强其均勻度且必須之雷射能置密度 可降低。較佳加熱溫度是2 0 0至4 5 0°C。藉此步驟, 二氧化矽膜2 0 5中之非晶相組份完全結晶,且藉此可强 化該結晶特性。以此方式可製得結晶矽膜2 0 6 ° (圖3 (C ) ) ° 此外,該步驟可以迅速熱回溫(RTA)進行。特別 是,一種波長爲0. 6至4ym(此處爲0. 8至1. 4 y m )中具有波峰之紅外線照射3 0至1 8 0秒。可於該 空氣中混合0. 1至10%之HCj?。 使用一種鹵素燈充作該紅外線光源。調整紅外線密度 ,如此於單晶矽晶圓上監測器之溫度在9 0 0至 1 2 0 0 °C範圍內。特別是,監測埋於矽晶圓之熱電偶溫 度,並傳回至紅外線光源。該具體化實例中溫度升高率固 定秒5 0至2 0 0°C,自然冷卻之溫度下降率爲每秒2 0 至1 0 0 °c。該紅外線照射可於基質維持室溫狀態下進行 。但是,爲加强該效應,其可於基質事先於2 0 0至 4 5 0 °C (例如,4 0 0 °C )加熱之狀態下進行。 其次,蝕刻結晶矽膜2 0 6,藉此形成狹窄矽膜區 本紙張尺度逋用中國國家標準(CNS Μ4规格(210X297公釐} — ^ Η衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 23 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(21) 2 0 7和2 0 8。使用具有各向異性之R I E法以垂直方 向進行結晶矽膜2 0 6之蝕刻。 之後,使用電漿CVD法以甲矽烷和一氧化二碳充作 原料,製得厚度爲1 〇 〇 之二氧化矽膜2 0 9充作閘 門絕緣膜。形成該膜之基質溫度爲2 0 0至4 0 0 t,例 如3 5 0 °C,該步驟之後,於氮氣或一氧化二氮中以 5 5 0至6 5 0 °C進行熱回溫。(圖3 ( D〉) 之後,使用濺鍍法形成一種厚度爲3 0 0 〇至_ 8 0 0 0A (例如4 0 0 0A)之鋁膜(含〇. 1至2% 之钪。此外,蝕刻該鋁膜,藉比製成閘門電極2 1 0至 2 1 2 °藉由電解溶液中之流動電力於閘門電極2 1 0至 2 1 2進行陽極氧化,藉此可於閘門電極2 1 〇至2 1 2 之頂面和側面形成厚度爲1 0 0 〇至3 0 0 (此處爲 2 0 0 0 A)之氧化鋁膜。於含有1至5%酒石酸伸乙基 乙二醇溶液中進行該陽極氧化。附帶一提,該氧化鋁層提 供於隨後離子塡充步驟形成分支閘門區之厚度,因此,該 分支閘門區之長度可由上述陽極氧化步驟測定。(參考 Japanese Unexaniined Patent Publication 114724/1993 ,267667/1993和 291315/1994)。 其次,將具有p或N傳導型雜質以自我排列方式,使 用閘門電極部分(閛門電極2 1 0至2 1 2和周圍之氧化 層)充作光罩之離子塡充法加入該活化層面域中。使用碟 化物和二硼院充作塡充氣體。前一實例中,加速電壓爲8 0 kV,其劑量爲5 X 1 0 14cm-2,後者實例中,其加 本紙張尺度適用中國國家揉华(CNS )八4規格(210X 297公慶) ' -24 - ——^1 - ini HH - ^^1 -I '衣 ^^1 nn m I (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(22) 速電壓係6 5kV,且該劑量爲lXl〇15cm-2。塡充 時,個別元素可藉覆蓋具光阻之非必要部分選擇性塡充之 。結果,形成N型2 1 4和2 15之雜質區與p型2 1 3 之雜質區。 之後,藉由照射雷射光束進行回溫作用,且該植入離 子之雜質區被活化。雖然使用Kr F激元雷射(波長: 2 4 8 nm,脈衝寬度;2 0 n s e c )充作該雷射光束 ,冻可以其它雷射光束替代之。照射雷射光束之條件係能 量密度爲2 0 〇至4 0 OmJ/cm2,例如2 5 OmJ /cm2,且其光束數量爲每湿2至1 0 ,例如每區;2。 該阻力之均勻度於大約2 0 〇至4 5 0照射該雷射光束加 熱促進之。以此方式,雜質區2 1 3至2 1 5係經活化。 該雜質之活化作用係由R T A法取代雷射回溫作用進行。 (圖 3 ( E )) 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本页) 隨後,藉電漿CVD法形成厚度爲6 0 Ο Ο A之二氧 化矽膜充作一種絕緣體。此外,於該中間層絕緣體2 1 6 上形成接觸孔,且以金屬材料(例如,鎳膜)製成TFT 之電極/導線2 17至22 1。(圖3 (F)) 具體化窗例3 圖 4 (A),4 (B) ,4 (C),4 (D) ,4 (
E )和4 ( F )顯示具體化實例3。使用使用電漿CVD 法以甲矽烷和氧充作原料於一石英基質3 q 1上形成厚度 爲2 0 G 之二氧化矽底部塗覆層3 0 2。此外,於其 本紙張尺度逋用中國國家橾準(CNS) A4規格( A - 25 - 經濟部中央橾準局貝工消費合作杜印裝 A7 ____B7__ 五、發明説明(23) 上以電漿C V D法形成5 Ο Ο A厚之非晶相矽膜3 0 3。 以具有二個膜形成室之多室膜形成裝置持續製造二氧化矽 膜3 0 2之底層與非晶相矽膜3 0 3。 此外,使用如具體化實例2中之旋轉塗覆法製造厚度 爲2 0至5 0A之醋酸鎳層3 0 4。但是,於本具體化實 例中將1容積%之表面活化劑(高級醇基非離子表面活化 劑)加入醋酸鎳水溶液。因此,與具體化實例不同的是, 其非必要於非晶相矽膜3 0 3之表面形成二氧化矽膜。( 圖 4 ( A )) 之後,於氮氣中以5 5 Q °C進行回溫4小時,藉此使 該非晶相矽膜3 0 3結晶。該結晶作用以同於具體化實例 2之縱向方向,以鎳和非晶相膜3 0 3接觸區爲起點進行 。以此方式製得結晶矽膜3 0 5。本具體化實例中,因表 面活化劑之故,殘餘之非晶相區比具體化實例2少。回溫 結束之後,該結晶矽膜3 0 5之結晶特性可以藉K r F激 元雷射照射再改善之。(圖4 ( B )) 其次,蝕刻該結晶矽膜3 0 5,藉此形成狹窄之活性 層區3 0 6和3 0 7。該結晶矽膜3 0 5以具有各向異性 之R I E方法,以垂直方向蝕刻之。 之後,活性層區3 0 6和3 0 7 ,厚度爲2 0 0至 8 0 0A,代表厚度爲5 0 0A留於含1 0%蒸汽, 1 a tm之氧氣中,於6 5 0至8 5 0 °C (代表性溫度爲 7 5 0 °C )氧化3至5小時,藉此形成二氧化矽膜3 0 8 和3 0 9。以膜厚度控制性之觀點來搅,熱解氧化法(氣 本紙張尺度適用中國國家樣隼(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) ·'衣. 訂 -26 經濟部中央樣準局貝工消費合作社印製 A7 B7 五、發明説明(24) :氧:1. 8 — 1. 0 (體積比率))可有效製造該氧化 矽膜3 0 8和3 0 9。二氧化矽膜3 0 8和3 0 9之厚度 爲4 0 0至1 6 0 0A,本具體化實例中爲1 〇 0 0A。 形成二氧化矽膜3 0 8和3 0 9之後,於一氧化二氮氣體 ,:L a t m中以8 0 0 °C進行回溫1小時,藉此可去除二 氧化矽膜3 0 8和3 0 9中之氫。(圖4 (C)) 隨後,以濺鍍法製造厚度爲3 Q 0 〇至8 0 0 〇A ( 例如5000A)之鋁膜(含〇. 1至2%之钪)。此外 ,於該鋁膜上形成圖案,藉此製成閘門電極3 1 0至 3 1 2。以同具體化實例2之電解溶液中之流動電流於閛 門電極31〇至312進行陽極氧化,藉此,於該閘門電 極3 1 0至3 1 2之頂面和側面製成厚度爲1 0 0 0至 3 0 〇 〇A (此處爲2 0 0 0A)之鋁膜。 其次,藉由離子塡充法,以閘門電極部分(也就是閘 門電極31〇至312及其周圍氧化層充作光罩,將具有 p或N傳導型雜質以自我調整方式加入該活化層區(包括 來源/排出,管道)。以磷化物(P Η 3 )和二硼烷( Β2Η6)充作塡充氣體。前一實例中,加速電壓爲 8 0 k V,劑置爲5 X 1 0 14 c m —2,而後一實例中,該 加速電壓爲6 5 kV,劑量爲1 X 1 015cm-2。結果製 成N型雜質面3 1 4和3 1 5及P型雜質區3 1 3。 之後,以雷射光束照射進行回溫,並活化該植入離子 雜質。使用雷射光束K r F激元雷射(波長;2 4 8 n m ,脈衝寬度;20nsec)。 {^I11:------{ (請先閲讀背面之注意事項再填寫本頁) 本紙张尺度適用中國國家橾準(CNS } A4規格(210X297公釐) ~ A7 B7 經濟部t央標隼局員工消費合作社印製 五 、發明説明 ( 25) • 1 其 次 9 以 電 漿 C V D 法 製 造 二 氧 化 矽 膜 3 1 6 0 重 要 1 1 I 的 是 , 該 二 氧 化 矽 膜 3 1 6 關 於 該 閘 門 電 極 之 側 面 塗 覆 表 1 1 1 現 很 優 秀 0 該 二 氧 化 矽 膜 3 1 6 厚 度 爲 0 5 至 1 Μ m 9 1 I 請 1 I 例 如 0 7 μ m 0 ( 圖 4 ( D ) ) 先 閱 1 I 讀 1 | 此 外 利 用 乾 蝕 刻 等 對 絕 緣 二 氧 化 矽 膜 3 1 6 進 行 各 背 fj 1 | 之 1 向 異 性 蝕 刻 0 亦 即 9 只 以 垂 直 方 向 選 擇 性 地 進 行 該 蝕 刻 Ο 注 意 富 1 I 結 果 用 以 構 成 來 源 和 排 出 之 區 3 1 3 至 3 1 5 表 面 曝 光 J ▼ 項 再 1 導 且 大 約 爲 三 角 形 之 絕 緣 體 3 1 7 3 1 8 和 3 1 9 殘 留 於 窝 衣 頁 1 個 別 閘 門 電 極 ( 包 括 周 圍 經 陽 極 氧 化 層 ) 3 1 0 至 3 1 2 1 I 側 面 0 1 1 1 具 有 大 約 爲 三 角 形 之 絕 緣 體 3 1 7 至 3 1 9 之 大 小 1 特 別 是 寬 度 係 由 先 前 形 成 之 二 氧 化 膜 3 1 6 之 厚 度 , 訂 蝕 刻 條 件 9 閘 門 電 極 ( 包 括 周 圍 經 陽 極 氧 化 層 ) 3 1 0 至 1 1 3 1 2 之 高 度 決 定 0 此 外 製 得 之 絕 緣 體 3 1 7 至 3 1 9 1 1 形 狀 並 非 限 定 於 三 角 形 但 其 形 狀 依 覆 蓋 步 驟 和 二 氧 化 矽 1 膜 3 1 6 之 膜 厚 度 改 變 0 例 如 該 膜 厚 度 較 小 時 9 其 形 狀 1 I 會 變 成 方 形 〇 1 1 此 外 , 以 濺 鍍 法 製 造 厚 度 爲 5 0 至 5 0 0 A 之 欽 膜 1 1 3 2 0 〇 可 使 用 鉬 , 鎢 鉑 鈀 等 替 代 鈦 0 ( 圖 4 ( E ) 1 1 1 ) 此 外 該 膜 構 成 於 2 0 0 至 6 5 0 eC 進 行 回 溫 ( 以 \ 1 1 4 0 0 至 5 0 0 °c 較 佳 ) 9 藉 此 該 欽 膜 3 2 0 與 用 於 構 成_ 1 1 J 源 極 和 吸 極 之 雜 質 區 3 1 3 至 3 1 5 中 之 矽 反 應 » 因 此 於 1 I I 該 源 極 / 吸 極 15? 形 成 Ϊ夕 酸 層 3 2 1 9 3 2 2 和 3 2 3 0 1 本紙張尺度適用中國國家梂準(CNS ) A4規格(2丨Ο X 297公釐) 28 - A7 B7 五、發明説明(26) 之後,將該鈦膜3 2 0 (中要澱積於絕緣體3 1 7至 3 1 9或陽極氧化層)未反應部分以一種過氧化氫水溶液 和一種銨水溶液蝕刻。此外,使用熱C V D法於中間層絕 緣體3 2 4整個表面上形成厚度6 Ο Ο 0A之二氧化矽膜 。於T F T之源極/吸極形成接觸孔,並澱積多層鈦和鋁 且蝕刻之,因此製成鉛/電極3 2 5至3 2 9。該鈦層和 鋁層厚度個別爲8 0 0A和5 0 0 0A。最後,於 1 a tm氫氣中,以3 5 0 °C進行回溫作用,藉此完成一 TFT電路。(圖4 (F)) 依本發明可穩定提供具有良好結晶特性之矽膜。本發 明提出之結晶矽膜如具體化實例中所示,非常適於製造 T F T,因此,本發明對本工業非常有利。 八 '衣-----.I訂:------f (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度逋用中國國家橾隼(CNS > A4规格(210X297公釐) -29 -

Claims (1)

  1. 經濟部中央樣準局員工消費合作社印裝 A8 B8 C8 D8 六、申請專利範圍 1 . 一種製造結晶矽半導體之方法,其包括: (1 )以化學蒸汽澱積法(C V D )法於4 5 0 °C或 ^低之溫度,於一種絕緣表面形成二氧化矽膜之步驟: (2 )於該二氧化矽膜澱積一種非晶相矽膜,且不使 該二氧化矽膜曝於空氣中之步驟:以及 (3 )將一種促進非晶相矽膜結晶之觸媒元素混入該 非晶相矽膜中,並加熱該非晶相矽膜,使部分或全部非晶 相矽膜結晶之步驟。 2.如申請專利範圍第1項之方法,由Ni ,Pd, Pt ,Cu,Ag,An,In,Sn,P,As 和 Sb 組成之集合選出一或多種元素充作該觸媒元素。 3 .如申請專利範圍第1項之方法,其介於步驟(2 )與(3 )之間另外包括 一個以含有該觸媒元素化合物溶解於其中,或分散於 極性溶劑中之溶液塗覆該非晶相矽膜大致表面之步驟。 4.如申請專利範圍第3項之方法,其中於該極性溶 劑中混合一種表面活化劑。 5 .如申請專利範圍第1項之方法,其中該非晶相矽 膜之澱積作用於4 5 Q°C或更低之溫度進行。 6.如申請專利範圍第1項之方法,其另外包括一個 將經結晶步驟吸收該觸媒元素之二氧化矽膜回辱之步驟。 7 .如申請專利範圍第丨項之方法,其中該製成二氧 化矽膜厚度爲1 0 〇 〇至5 0 0 〇A。 8 .如申請專利範圍第1項之方法,其中該二氧化矽 本紙張尺度適用中國國家梯準(CNS ) Α4規格(210X297公釐)-30 - ---1-----^ -裝-----^--.-1T-----γ 旅 (請先閲讀背面之注意事項再填寫本頁) 2^7i;50 Α8 Β8 C8 D8 六、申請專利範園 膜之形成係以電漿CVD法,以四乙氧基矽烷和氧氣充作 材料氣髏進行。 (請先閲讀背面之注意事項再填寫本頁) 9.如申請專利範圍第8項之方法,其中將三氯乙烯 混入四乙氧基矽烷中。 1 0 .如申請專利範圍第1項之方法,以電漿化學蒸 汽澱積,使用甲矽烷充作材料氣雅進行非晶相矽膜之澱稹 作用。 11.如申請專利範圍第1項之方法,其中於氮氣中 以5 0 0至5 8 0 °c溫度加熱該非晶相砂膜。 1 2 . —種製造結晶矽半導體之方法包括: (1 )使用化學蒸汽澱積方法(CVD)於4 5 0 °C 或更低之溫度,於絕緣表面形成二氧化矽膜之步驟; (2 )於二氧化矽膜澱積一層非晶相矽膜,且不使該 二氧化矽膜曝於空氣中之步驟:以及 (3 )將一·種促進非晶相较膜結晶作用之觸媒兀素混 入該非晶相矽膜中,以加熱非晶相矽膜使部分或全部結晶 之步驟;以及 經濟部中央標準局貝工消费合作社印裝 (4 )以雷射光照射該矽膜,促進由步驟(3 )結晶 之矽膜之結晶性。 1 3.如申請專利範圍第1 2項之方法,由Ni , Pd,Pt,Cu,Ag,An,In,Sn.,P’As 和S b組成之集合選出之一或多種元素充作該觸媒元素。 1 4 ..如申請專利範圍第1 2項之方法’其介於步驟 (2 )與(3 )之間另外包括 本紙張尺度適用中國國家標準(CNS)A4規格(2丨0X297公麈)-31 經濟部中央揉準局員工消费合作社印裝 A8 B8 C8 D8 六、申請專利範圍 ‘ —個以含有該觸媒元素之化合物溶解於其中,或分散 於極性溶劑中之溶液塗覆該非晶相矽膜之大致表面之步驟 0 1 5.如申請專利範圍第1 4項之方法,其中於該極 性溶劑中混入表面活化劑。 1 6 種製造薄膜電晶體之方法,其包括: (1 )以化學蒸汽澱稹方法(CVD)於4 5 0 °C或 更低之溫度,於一種絕緣表面形成二氧化矽膜之步驟; (2 )於該二氧化矽膜上澱積一層非晶相矽膜,且不 使該二氧化矽膜曝於空氣中之步驟: (3 )將促進非晶相矽膜結晶之觸媒元素混入該非晶 相矽膜中,藉加熱非晶相矽膜使該非晶相较膜結晶之步驟 :以及 (4 )於步驟(3 )之後,將該矽膜形成圖案成至少 —個矽島(island)之步驟; (5 )於該矽島形成閘門絕緣膜之步驟: (6 )於該閘門絕緣膜形成閘門電極之步驟;.以及 (7 )使用該閘門電極充作光罩,將雜質植入該政島 之步驟。 17.如申請專利範圍第16項之方法,由Ni , Pd’Pt,Cu,Ag,An, In,Sn_,P,As 和S b組成之集合中選出一或多種元素充作該觸媒元素。 1 8 ·如申請專利範圍第1 6項之方法,其另外於步 驟(2 )和(3 )之間包括: 本紙張尺度逋用中國國家橾準(CNS>A4規格(210X297公瘦> -32 --------裝-------4T------^ ^ (請先W讀背面之注意事項再填寫本頁) B8 C8 D8 々、申請專利範圍 於該非晶相矽膜大致表面塗覆一種含該觸媒元素化合 物溶解於其中或分散於一種極性溶劑之溶液之步驟。 1 9.如申請專利範圍第1 8項之方法,其中於該極 性溶劑混入一種表面活化劑。 2 0.如申請專利範圍第1 6項之方法,其中於 4 5 0 °C或更低之溫度進行非晶相矽膜之澱積作用。 --------^ -裝-----^--^------.1線 (請先閱讀背面之注f項再填寫本頁) 經濟部中央標準局貝工消费合作社印裝 本紙張尺度適用中國國家標隼(CNS ) A4規格(210 X 297公釐)
TW084113366A 1994-12-16 1995-12-14 TW297950B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33387794 1994-12-16

Publications (1)

Publication Number Publication Date
TW297950B true TW297950B (zh) 1997-02-11

Family

ID=18270957

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084113366A TW297950B (zh) 1994-12-16 1995-12-14

Country Status (4)

Country Link
US (1) US6337229B1 (zh)
KR (1) KR100322655B1 (zh)
CN (1) CN1097298C (zh)
TW (1) TW297950B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
JP3516424B2 (ja) * 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
JPH10135137A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
US6656779B1 (en) * 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
JP3715848B2 (ja) * 1999-09-22 2005-11-16 シャープ株式会社 半導体装置の製造方法
KR100473997B1 (ko) 2000-10-06 2005-03-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 제조방법
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6809023B2 (en) * 2001-04-06 2004-10-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device having uniform crystal grains in a crystalline semiconductor film
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003273016A (ja) * 2002-01-11 2003-09-26 Sharp Corp 半導体膜およびその形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。
US7507617B2 (en) * 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7276402B2 (en) * 2003-12-25 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI277214B (en) * 2004-12-10 2007-03-21 Innolux Display Corp The method for manufacturing thin film transister
JP2011077322A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 結晶性珪素膜の成膜方法およびプラズマcvd装置
KR101176900B1 (ko) * 2010-09-06 2012-08-30 주식회사 유진테크 반도체 소자의 제조 방법
US10898618B2 (en) * 2014-09-08 2021-01-26 The Texas A&M University System Amorphous silicon oxide, amorphous silicon oxynitride, and amorphous silicon nitride thin films and uses thereof
CN114447144A (zh) * 2021-12-27 2022-05-06 张家港博佑光电科技有限公司 一种perc+se电池碱抛前后保护工艺

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783049A (en) * 1971-03-31 1974-01-01 Trw Inc Method of platinum diffusion
GB2054264B (en) * 1979-06-22 1983-11-02 France Etat Service Postale Deposition and etching process for making semi-conductor components
US4379020A (en) * 1980-06-16 1983-04-05 Massachusetts Institute Of Technology Polycrystalline semiconductor processing
US4335161A (en) * 1980-11-03 1982-06-15 Xerox Corporation Thin film transistors, thin film transistor arrays, and a process for preparing the same
JPS58102560A (ja) * 1981-12-14 1983-06-18 Fujitsu Ltd 薄膜トランジスタの製造方法
US5365079A (en) * 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
JPH0682839B2 (ja) * 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
JPH0760807B2 (ja) 1990-03-29 1995-06-28 株式会社ジーティシー 半導体薄膜の製造方法
EP0457596B1 (en) * 1990-05-17 1995-12-06 Sharp Kabushiki Kaisha Process for fabricating a thin film transistor
EP0459763B1 (en) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
US5147826A (en) 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH05152311A (ja) * 1991-12-02 1993-06-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体製造装置
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
US5639698A (en) 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
KR0143873B1 (ko) 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
TW278219B (zh) 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
TW241377B (zh) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
CN1095204C (zh) 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
TW279275B (zh) * 1993-12-27 1996-06-21 Sharp Kk
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
US5756364A (en) 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
TW448584B (en) 1995-03-27 2001-08-01 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same

Also Published As

Publication number Publication date
CN1097298C (zh) 2002-12-25
CN1131342A (zh) 1996-09-18
KR960023273A (ko) 1996-07-18
US6337229B1 (en) 2002-01-08
KR100322655B1 (ko) 2002-06-20

Similar Documents

Publication Publication Date Title
TW297950B (zh)
TW295703B (zh)
JP3378078B2 (ja) 半導体装置の作製方法
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
KR100279106B1 (ko) 반도체 장치의 제작방법
JP3227980B2 (ja) 多結晶シリコン薄膜形成方法およびmosトランジスタのチャネル形成方法
JPH07221017A (ja) 半導体装置およびその作製方法
JPH1140501A (ja) 半導体装置の製造方法及び半導体装置
WO2013174138A1 (zh) 一种基于石墨烯的双栅mosfet的制备方法
JPH09129895A (ja) 薄膜トランジスタの製造方法
US6486046B2 (en) Method of forming polycrystalline semiconductor film
JP2004528710A (ja) 薄膜トランジスタを具えた電子デバイス及びその製造方法
TW200533775A (en) Method and apparatus for heat treatment of film, manufacturing method of film semiconductor element, and electro-optics device
TWI360166B (en) Method for forming a notched gate insulator for ad
CN105742370B (zh) 低温多晶硅薄膜晶体管的制备方法
CN106783532B (zh) 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板
JP2004055838A (ja) 薄膜トランジスタの製造方法
JP2809152B2 (ja) 薄膜トランジスタの製造方法
JPH02222545A (ja) 薄膜トランジスタの作製方法
JP3338267B2 (ja) 半導体装置の作製方法
JP2005123563A (ja) ポリシリコン結晶化の制御方法
JP3173058B2 (ja) 半導体薄膜の形成方法
JP4178619B2 (ja) シリコン層の製造方法および半導体装置の製造方法
RU2333567C2 (ru) Способ изготовления тонких кристаллических пленок кремния для полупроводниковых приборов
JPH11145484A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees