JP2003273016A - 半導体膜およびその形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。 - Google Patents

半導体膜およびその形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。

Info

Publication number
JP2003273016A
JP2003273016A JP2002270726A JP2002270726A JP2003273016A JP 2003273016 A JP2003273016 A JP 2003273016A JP 2002270726 A JP2002270726 A JP 2002270726A JP 2002270726 A JP2002270726 A JP 2002270726A JP 2003273016 A JP2003273016 A JP 2003273016A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
forming
silicon film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002270726A
Other languages
English (en)
Inventor
Toshio Mizuki
敏雄 水木
Yoshinobu Nakamura
好伸 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002270726A priority Critical patent/JP2003273016A/ja
Priority to US10/294,760 priority patent/US6828655B2/en
Priority to TW091133720A priority patent/TWI278916B/zh
Priority to KR10-2003-0001344A priority patent/KR100509988B1/ko
Priority to CNB031016170A priority patent/CN1316565C/zh
Publication of JP2003273016A publication Critical patent/JP2003273016A/ja
Priority to US10/774,492 priority patent/US20040155246A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 結晶欠陥が低減されて結晶性が良好な半導体
膜の形成方法及びその成方法を用いて製造された半導体
装置並びにディスプレイ装置を提供する。 【解決手段】 ガラス基板１１上に非晶質シリコン膜１
２を形成する工程と、非晶質シリコン膜１２の表面に、
結晶化を促進する触媒物質であるニッケルを含むニッケ
ル薄膜１３を形成する工程と、非晶質シリコン膜１２を
熱処理して、非晶質シリコン膜１２を結晶性シリコン膜
１２に結晶化する工程と、結晶性シリコン膜１２に、隣
接する各結晶粒の結晶方位角度差が、概略１０°以下あ
るいは５８°〜６２°を保持する最も高い値になるよう
なエネルギー密度を有するエキシマレーザーを照射し
て、結晶性シリコン膜１２の結晶性をさらに向上させて
多結晶半導体膜とする工程とを包含する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多結晶半導体膜の
形成方法及びその形成方法を用いて製造された半導体装
置並びにディスプレイ装置に関し、特に、非単結晶絶縁
膜上または非単結晶絶縁基板上に形成された非晶質半導
体膜に、熱エネルギー及び強光照射による光エネルギー
を加えて、両エネルギーによって非晶質半導体膜を結晶
欠陥が少ない多結晶半導体膜に結晶化する多結晶半導体
膜の形成方法及びその形成方法を用いて形成された多結
晶半導体膜を用いた液晶ドライバー、半導体メモリー、
半導体論理回路等の半導体装置、並びに、これらの半導
体装置を用いたディスプレイ装置に関する。
【０００２】
【従来の技術】従来から、基板に形成された非単結晶絶
縁膜上または非単結晶絶縁基板上に、非晶質半導体膜を
形成し、この非晶質半導体膜にエネルギーを加えること
により、非単結晶絶縁基板上に形成された非晶質半導体
膜を結晶化させる方法が知られている。
【０００３】例えば、電子情報通信学会技術研究報告、
信学技報，Ｖｏｌ．１００，Ｎｏ．２，ＥＤ２０００−
１４（２０００年４月）ｐｐ．２７〜３２（以下、従来
例１と称する）（非特許文献１参照）には、ＰＥ−ＣＶ
Ｄ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａ
ｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、
ガラス基板上に非晶質シリコン膜を４５〜５０ｎｍの膜
厚に形成した後、この非晶質シリコン膜にエキシマレー
ザー光を照射することにより、結晶粒径が７００ｎｍの
多結晶シリコン膜に結晶化されることが記載されてい
る。また、この従来例１には、この方法により得られた
多結晶シリコン膜を用いて薄膜トランジスタ（ＴＦＴ）
を形成すると、その移動度が、３２０ｃｍ2／Ｖ・ｓｅ
ｃまで向上することが記載されている。
【０００４】また、特開２０００−１５０３８１号公報
（以下、従来例２と称する）には、触媒元素を非晶質シ
リコン膜の表面に導入した状態で、加熱処理して結晶化
を進行させた後、レーザー光を照射することにより、結
晶性がさらに向上した結晶性シリコン膜とする結晶化方
法が記載されている（特許文献１参照）。
【０００５】図７は、従来例２に記載された結晶化方法
を説明する概略図である。
【０００６】従来例２の方法では、まず、ＰＥ−ＣＶＤ
法を用いて、ガラス基板１上に厚さ１００ｎｍの非晶質
シリコン膜２を形成した後、濡れ性を改善するために、
厚さ２ｎｍ程度の酸化珪素膜３を形成する。
【０００７】次に、結晶化を助長する触媒元素であるニ
ッケルを含有する溶液を塗布した後、スピンドライし
て、酸化珪素膜３上に溶液膜４を形成する。
【０００８】次に、この状態で、５５０℃の温度条件と
して、４時間にわたるアニールを行うことにより、非晶
質シリコン膜２を結晶化させる。
【０００９】次いで、結晶化したシリコン膜２の結晶性
をさらに向上させるために、波長２４８ｎｍのＫｒＦエ
キシマレーザー光を、２００〜３５０ｍＪ／ｃｍ2のエ
ネルギー密度にて照射する。
【００１０】このような従来例２の結晶化方法では、触
媒元素を用いて結晶化が助長されるため、低温で、且
つ、短時間内で結晶性シリコン膜が得られる。
【００１１】
【非特許文献１】信学技報、Ｖｏｌ．１００，Ｎｏ．
２，ＥＤ２０００−１４（２０００年４月）ｐｐ．２７
〜３２
【００１２】
【特許文献１】特開２０００−１５０３８１号公報
【００１３】
【発明が解決しようとする課題】しかし、上記従来例１
の方法では、非晶質シリコン膜に照射されるレーザー光
のレーザー照射条件が最適化されておらず、数μｍ程度
の小径な結晶粒径の結晶粒が得られ、多くの結晶粒界を
含む多結晶のシリコン膜が得られるおそれがある。結晶
粒界には、再結合中心があり、キャリアのトラップ準位
として働くので、結晶粒界が多く含まれる多結晶により
ＴＦＴを作製すると、移動度が低下する。
【００１４】また、従来例１の方法では、充分な安定性
を有するレーザー光を大面積基板の全面を均一に照射す
ることは容易ではなく、このため、均一な結晶性を有す
るシリコン膜を形成することは困難であるという問題も
ある。
【００１５】また、上記の従来例２の方法では、触媒元
素の導入によって結晶化されたシリコン膜２の結晶性を
さらに向上させるためにレーザー光を照射しているが、
そのレーザー光の照射条件の最適条件については記載さ
れておらず、この方法により形成されたシリコン膜は、
結晶欠陥が多くなるおそれがある。
【００１６】このような結晶欠陥を多く含む結晶化方法
により形成された半導体膜を用いて液晶ドライバー、半
導体メモリー、半導体論理回路等の半導体装置（トラン
ジスタ）を作製した場合、キャリアの移動度が小さく、
閾値電圧が大きくなる等の問題が発生し、さらに、液晶
ドライバー等に多数形成された各半導体装置（トランジ
スタ）のキャリアの移動度、閾値電圧のバラツキが大き
くなるという問題もある。
【００１７】本発明は、上記問題を解決するためになさ
れたものであり、結晶欠陥が低減されて結晶性が良好な
半導体膜の形成方法及びその形成方法を用いて製造され
た半導体装置並びにディスプレイ装置を提供することを
目的とする。
【００１８】
【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体膜は、絶縁性表面を有する基板上に
形成された多結晶半導体膜により構成された半導体膜で
あって、該多結晶半導体膜を構成する隣接する各結晶粒
の結晶方位角度差は、概略１０°以下あるいは５８°〜
６２°に制御されていることを特徴とするものである。
【００１９】上記本発明の半導体膜において、隣接する
各結晶粒の結晶方位角度差が１°〜１０°あるいは５８
°〜６２°になっている比率が、０．５〜１であること
が好ましい。
【００２０】上記本発明の半導体膜において、前記多結
晶半導体膜は、シリコン材料により形成されていること
が好ましい。
【００２１】また、本発明の半導体膜の形成方法は、絶
縁性表面を有する基板上に非晶質半導体膜を形成する工
程と、該非晶質半導体膜の表面に、結晶化を促進する触
媒物質を導入する工程と、該非晶質半導体膜に第一のエ
ネルギーを加えることにより、該非晶質半導体膜を結晶
性半導体膜に結晶化する工程と、該結晶性半導体膜に、
隣接する各結晶粒の結晶方位角度差が、概略１０°以下
あるいは５８°〜６２°になる第二のエネルギーを加え
ることにより、該結晶性半導体膜の結晶性をさらに向上
させて多結晶半導体膜とする工程と、を包含することを
特徴とするものである。
【００２２】上記本発明の半導体膜の形成方法におい
て、前記第一のエネルギーは、熱エネルギーであり、第
二のエネルギーは強光であることが好ましい。
【００２３】上記本発明の半導体膜の形成方法におい
て、前記強光のエネルギー密度が、強光を照射した後の
隣接する結晶粒の結晶方位角度差が概略１０°以下ある
いは５８°〜６２°になっている比率が最も高くなる値
であることが好ましい。
【００２４】上記本発明の半導体膜の形成方法におい
て、前記半導体膜は、シリコン材料により形成されてい
ることが好ましい。
【００２５】上記本発明の半導体膜の形成方法におい
て、前記触媒物質は、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｇｅ、
Ｐｄ、Ａｕから選択される少なくとも１つの金属、また
は、これらの金属の少なくとも１つを含む化合物、また
は、これらの金属から選択される少なくとも１つ及びこ
れらの金属の少なくとも１つを含む化合物とを組み合わ
せたものであることが好ましい。
【００２６】上記本発明の半導体膜の形成方法におい
て、前記触媒物質の前記非晶質半導体膜上における表面
濃度は、１×１０１１ａｔｏｍｓ／ｃｍ２以上１×１０
１６ａｔｏｍｓ／ｃｍ２以下の範囲であることが好まし
い。
【００２７】上記本発明の半導体膜の形成方法におい
て、前記強光はエキシマレーザー光であることが好まし
い。
【００２８】また、本発明の半導体装置は、上記本発明
の半導体膜を有するものである。
【００２９】また、本発明のディスプレイ装置は、上記
本発明の半導体装置を備えたものである。
【００３０】
【発明の実施の形態】本発明は、非晶質シリコン膜に結
晶化を促進する触媒物質を導入して加熱することにより
結晶化した結晶性のシリコン膜に対して、さらにその結
晶性を向上させるために、エキシマレーザーを照射する
場合に、そのエキシマレーザーの照射条件に適正条件が
あることに着目してなされたものである。そして、この
適正条件により、エキシマレーザーを触媒物質の導入後
の加熱処理により結晶化された結晶性シリコン膜に照射
すると、多結晶シリコン膜の互いに隣接した結晶粒の結
晶方位差が概略１０°以下あるいは５８°〜６２°にな
り、結晶欠陥が低減された良好な結晶性が得られること
が、本願発明者らの実験により明らかとなった。
【００３１】以下、このような結果を得た実験について
詳細に説明する。
【００３２】まず、始めに、成膜温度を３００℃とし
て、ＳｉＨ4ガスを用いたＰＥ−ＣＶＤ法によって、ガ
ラス基板上に非晶質シリコン膜を５０ｎｍの膜厚に形成
した。
【００３３】次に、スパッタリング法を用いて、非晶質
シリコン膜上にニッケル薄膜を形成する。ニッケル薄膜
のニッケル表面原子濃度は、１×１０１３〜５×１０
１３個／ｃｍ2とした。
【００３４】次に、電気炉を用いて５５０℃の加熱処理
を４時間にわたって行った。この加熱処理により、導入
されたニッケルが、非晶質シリコン膜中のシリコンと反
応して、非晶質シリコン膜の表面の全面にランダムにニ
ッケルシリサイドが形成される。さらに、このニッケル
シリサイドが結晶核となって、非晶質シリコン膜の結晶
化が促進される。ニッケルシリサイドは、非晶質シリコ
ンを結晶化しながら横方向に移動し、ニッケルシリサイ
ドが通過した後には、結晶性シリコン膜が形成される。
【００３５】続いて、ニッケルシリサイドによって結晶
化が進められた結晶性シリコン膜の結晶性をさらに向上
させるために、ＸｅＣｌエキシマレーザーを照射し、多
結晶シリコン膜（本願明細書では、以下の記載におい
て、便宜上、加熱処理後のシリコン膜を結晶性シリコン
膜、エキシマレーザー照射後のシリコン膜を多結晶シリ
コン膜と記載する）を作製した。
【００３６】このような加熱処理後の結晶性シリコン膜
に対して、結晶性を向上させるために照射されるエキシ
マレーザーのエネルギー密度を、２８０ｍＪ／ｃｍ２〜
３８０ｍＪ／ｃｍ２の範囲で種々変化させて、エキシマ
レーザーのエネルギー密度の適正条件を検討した。
【００３７】加熱処理によって得られる結晶性シリコン
膜及びエキシマレーザーの照射によって得られる多結晶
シリコン膜の結晶方位は、ＥＢＳＰ（Ｅｌｅｃｔｒｏｎ
Ｂａｃｋｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ
Ｐａｔｔｅｒｎ）法により測定される。ＥＢＳＰ法は、
結晶方位を測定する対象となる試料に電子線を照射し、
試料によって散乱された電子線によって表れる菊地図に
よって、角度精度±１°以下で、結晶方位を測定する方
法である。
【００３８】このＥＢＳＰ法を用いて、面積４μｍ×１
２μｍのシリコン膜に、測定ピッチ０．０５μｍで電子
線を照射して、隣接する各測定点間の結晶方位の角度
差、すなわちＭｉｓｏｒｉｅｎｔａｔｉｏｎを測定し
た。
【００３９】図６は、加熱処理を行うことによって得ら
れる結晶性シリコン膜の結晶方位についてのＭｉｓｏｒ
ｉｅｎｔａｔｉｏｎ発生数を長さに換算して示したグラ
フである。
【００４０】図６を参照すると、Ｍｉｓｏｒｉｅｎｔａ
ｔｉｏｎ長さは、測定精度の下限値である１°から現
れ、約６５°までの間に分布している。Ｍｉｓｏｒｉｅ
ｎｔａｔｉｏ長さは、１°〜１０°の範囲及び５８°〜
６２°の範囲で長くなっている。
【００４１】Ｍｉｓｏｒｉｅｎｔａｔｉｏｎ長さが１〜
１０°の範囲で長くなる結果は、次のように考えられ
る。
【００４２】非晶質シリコン膜にニッケルが添加された
状態で加熱処理を実施すると、まず、ニッケルとシリコ
ンとが反応して、非晶質シリコン膜の表面全面にランダ
ムにニッケルシリサイドが形成される。このように形成
されたニッケルシリサイドは、非晶質シリコン膜の結晶
化の結晶核となって、この結晶核から基板横方向に結晶
化が進行する。
【００４３】このニッケルシリサイドを結晶核とする結
晶化は、非晶質シリコン膜中において、針状あるいは柱
状に結晶が伸びるようにして成長し、その結晶成長の途
中で、結晶方位は徐々に変化する。しかし、この結晶方
位の変化は、膜内のストレスを緩和するように変化する
と考えられ、Ｍｉｓｏｒｉｅｎｔａｔｉｏｎ角度も小さ
いほうが、ストレスが緩和されて安定であり、このた
め、１°〜１０°のＭｉｓｏｒｉｅｎｔａｔｉｏｎ長さ
が大きくなったと考えられる。
【００４４】また、Ｍｉｓｏｒｉｅｎｔａｔｉｏｎ長さ
が５８〜６２°の範囲で長くなる結果は、次のように考
えられる。
【００４５】非晶質シリコン膜にニッケルが添加された
状態で加熱処理を実施して、結晶化した結晶性シリコン
の結晶性を更に上げる為、エキシマレーザを照射する。
【００４６】エキシマレーザーのエネルギー密度が高く
なると、結晶性シリコン膜の一部が局所的に溶融し、再
結晶化する際に、小さい結晶粒を形成する。この小さい
結晶粒が、５８°〜６２°のＭｉｓｏｒｉｅｎｔａｔｉ
ｏｎを形成すると考えられる。尚、５８°〜６２°のＭ
ｉｓｏｒｉｅｎｔａｔｉｏｎの結晶構造を調べた結果、
ツイン構造であった。このツイン構造は、〈１１１〉方
位を回転軸として５８°〜６２°回転した結晶方位の結
晶と、回転する前の結晶方位の結晶によって形成された
構造であり、その境界には再結合中心が無い。
【００４７】下記の表１には、加熱処理後の結晶性シリ
コン膜に照射されるエキシマレーザーのエネルギー密度
２８０ｍＪ／ｃｍ２〜３８０ｍＪ／ｃｍ２の範囲で種々
変更した場合に得られる多結晶シリコン膜のＭｉｓｏｒ
ｉｅｎｔａｔｉｏｎ長さを測定した結果を示している。
この表１では、Ｍｉｓｏｒｉｅｎｔａｔｉｏｎ角度範囲
を１°〜１０°、５８°〜６２°及び１°〜６２°の３
つの各領域毎に、Ｍｉｓｏｒｉｅｎｔａｔｉｏｎ長さを
示している。
【００４８】また、表１の（ｄ）欄には、各エネルギー
密度のエキシマレーザーを照射することにより得られた
多結晶シリコン膜を用いて、ＮチャネルＴＦＴを作製
し、そのＴＦＴの移動度を測定した結果を示している。
【００４９】
【表１】 表１を参照すると、エキシマレーザーのエネルギー密度
が２８０ｍＪ／ｃｍ２〜３２０ｍＪ／ｃｍ２の範囲であ
る場合、Ｍｉｓｏｒｉｅｎｔａｔｉｏｎの多くは１°〜
１０°の範囲にある。Ｍｉｓｏｒｉｅｎｔａｔｉｏｎ角
度が低いことは、格子欠陥が少なく、移動度も高くなる
と考える。エキシマレーザーのエネルギー密度が２８０
ｍＪ／ｃｍ２から３２０ｍＪ／ｃｍ２に上がるに伴って
Ｍｉｓｏｒｉｅｎｔａｔｉｏｎ長さが短くなり、結晶性
がよくなっている。さらに、結晶性の向上に伴って、移
動度も高くなる傾向がある。
【００５０】また、エネルギー密度を３２０ｍＪ／ｃｍ
２から３３０ｍＪ／ｃｍ２に上げた部分で、５８°〜６
２°のＭｉｓｏｒｉｅｎｔａｔｉｏｎが急激に増加し
た。この結果は、３３０ｍＪ／ｃｍ２のエネルギー密度
を与えることにより、結晶性シリコン膜が局所的に表面
から基板界面まで完全に溶融し、再結晶化する現象が現
れ始めたためであると考えられる。
【００５１】エキシマレーザーのエネルギー密度が、３
３０ｍＪ／ｃｍ2〜３６０ｍＪ／ｃｍ2の場合には、Ｍｉ
ｓｏｒｉｅｎｔａｔｉｏｎの多くは、１°〜１０°ある
いは５８°〜６２°の範囲にある。どちらも、再結合中
心が少ない結晶構造であり、電気的特性を下げないの
で、移動度も高い値となる。
【００５２】結晶性シリコン膜が局所的に表面から基板
界面まで完全に溶融し始めるより少し低いレーザエネル
ギー密度、表１の場合３２０ｍＪ／ｃｍ２のレーザを照
射した多結晶シリコン膜は、Ｍｉｓｏｒｉｅｎｔａｔｉ
ｏｎ長さも短く、最も品質が高いと考えられる。移動度
も最も高い値となっている。
【００５３】エネルギー密度が、３７０ｍＪ／ｃｍ2を
超えた場合、Ｍｉｓｏｒｉｅｎｔａｔｉｏｎ角度１°〜
６２°のＭｉｓｏｒｉｅｎｔａｔｉｏｎ長さが大きくな
っているにもかかわらず、Ｍｉｓｏｒｉｅｎｔａｔｉｏ
ｎ角度１°〜１０°及び５８°〜６２°のＭｉｓｏｒｉ
ｅｎｔａｔｉｏｎ長さはほぼ同じである。この結果は、
結晶性シリコンが完全溶融した後、冷却中に極微結晶と
して析出していることが考えられる。この場合、Ｍｉｓ
ｏｒｉｅｎｔａｔｉｏｎ角度１°〜１０°及び５８°〜
６２°以外のＭｉｓｏｒｉｅｎｔａｔｉｏｎが多いた
め、再結合中心が多い状態であり、再結合中心がキャリ
アのトラップ準位として働き、ＴＦＴの移動度が低下し
たと考えられる。
【００５４】ＴＦＴの移動度２００ｃｍ２／Ｖ・ｓｅｃ
を得るためには、上記表１から、エキシマレーザーのエ
ネルギー密度は、３００ｍＪ／ｃｍ2〜３５０ｍＪ／ｃ
ｍ2の範囲が適正となっている。このような条件でエキ
シマレーザーを照射して結晶化した多結晶シリコン膜の
Ｍｉｓｏｒｉｅｎｔａｔｉｏｎは、角度１〜１０°ある
いは５８°〜６２°が多く存在している。
【００５５】隣接する結晶粒の結晶方位差の比率を、下
記の（１）式で表し、その比率を上記表１に示してい
る。
【００５６】上記エキシマレーザーのエネルギー密度
が、３００ｍＪ／ｃｍ2〜３５０ｍＪ／ｃｍ2の範囲にあ
る場合、隣接する結晶粒の結晶方位差１°〜１０°ある
いは５８°〜６２°の比率は、０．５以上になってい
る。したがって、この０．５〜１が適正値である。
【００５７】また、移動度が最も高い最適条件では、隣
接する結晶粒の結晶方位差１°〜１０°及び５８°〜６
２°の比率が最も高くなっている。
【００５８】
【数１】 以下、本発明の多結晶半導体膜の形成方法の具体的な形
態について、図面に基づいて説明する。なお、本発明の
多結晶半導体膜の形成方法は、以下の実施の形態１〜４
に限定されるものではない。
【００５９】（実施の形態１）図１は、本実施の形態１
の結晶性半導体膜の形成方法を説明する断面図である。
【００６０】まず、ＰＥ−ＣＶＤ法によって、ガラス基
板１１上の全面にわたって、非晶質シリコン膜１２を５
０ｎｍの膜厚に形成する。成膜に用いる材料ガスとして
は、ＳｉＨ4ガスを用い、基板温度は、３００℃とす
る。
【００６１】次に、スパッタリング法を用いて、全面に
わたってニッケル（Ｎｉ）を蒸着してニッケル薄膜１３
を形成する。本実施の形態１では、ニッケル薄膜１３に
おけるニッケルの表面原子濃度は、１×１０13個／ｃｍ
2とした。
【００６２】次に、電気炉を用いて熱処理を実施する。
この熱処理の条件は、例えば、５５０℃、４時間とす
る。この熱処理により、最初にニッケル薄膜１３のニッ
ケルと非晶質シリコン膜１２のシリコンとが反応してニ
ッケルシリサイドが形成され、このニッケルシリサイド
を結晶核として結晶化が進行する。
【００６３】次に、ＸｅＣｌエキシマレーザーを照射し
て、加熱により結晶化されたシリコン膜の結晶性をさら
に向上させる。このエキシマレーザーの照射におけるエ
キシマレーザーのエネルギー密度は、３００〜３５０ｍ
Ｊ／ｃｍ2の範囲内に設定する。
【００６４】以上の工程により、隣接する各結晶粒の結
晶方位角度差が概略１０°以下あるいは５８°〜６２°
に制御された多結晶シリコン膜が形成される。
【００６５】（実施の形態２）図２は、本実施の形態２
の結晶性半導体膜の形成方法を説明する断面図である。
【００６６】まず、図２（ａ）に示すように、ＳｉＨ4
ガスを用いたＰＥ−ＣＶＤ法によって、ガラス基板１１
上の全面にわたって、非晶質シリコン膜１２を５０ｎｍ
の膜厚に形成する。
【００６７】次に、非晶質シリコン膜１２上の全面にわ
たってＳｉＯ2膜１４を１００ｎｍの膜厚に形成した
後、ＲＩＥ法によって、ＳｉＯ2膜１４の所定部分をエ
ッチングにより除去し、触媒物質導入領域１５とする。
この触媒物質導入領域１５は、例えば、幅１０μｍの線
状に形成する。
【００６８】次に、スパッタリング法を用いて、図２
（ｂ）に示すように、ＳｉＯ2膜１４上にニッケル薄膜
１３を形成する。本実施の形態２では、ニッケル薄膜１
３におけるニッケルの表面原子濃度は、５×１０13個／
ｃｍ2とした。
【００６９】次に、電気炉を用いて熱処理を実施する。
この熱処理の条件は、５５０℃、４時間とする。この熱
処理により、触媒物質導入領域１５のニッケルとシリコ
ンとが反応してニッケルシリサイドが形成され、このニ
ッケルシリサイドを結晶核として結晶化が進行する。ニ
ッケルシリサイドは、非晶質シリコン膜１２のシリコン
を結晶化させながら、基板面に対して横方向に移動し、
移動方向の後ろ側に、結晶性シリコン膜を形成する。
【００７０】次いで、熱処理により結晶性シリコンとさ
れたシリコン膜１２上に形成されたＳｉＯ2膜１４をエ
ッチングにより除去する。
【００７１】次に、ＸｅＣｌエキシマレーザーを照射し
て、加熱により結晶化されたシリコン膜１２の結晶性を
さらに向上させる。このエキシマレーザーの照射におけ
るエキシマレーザーのエネルギー密度は、３００〜３５
０ｍＪ／ｃｍ2の範囲内に設定する。
【００７２】以上の工程により、隣接する結晶粒の結晶
方位角度差が概略１０°以下あるいは５８°〜６２°に
制御された多結晶シリコン膜が形成される。
【００７３】（実施の形態３）図３は、本実施の形態３
の結晶性半導体膜の形成方法を説明する断面図である。
【００７４】まず、ＰＥ−ＣＶＤ法によって、石英基板
１１上の全面にわたって、非晶質シリコン膜１２を５０
ｎｍの膜厚に形成する。成膜に用いる材料ガスとして
は、ＳｉＨ4ガスを用い、基板温度は、３００℃とす
る。
【００７５】次に、スパッタリング法を用いて、全面に
わたってニッケル（Ｎｉ）を蒸着してニッケル薄膜１３
を形成する。本実施の形態３では、ニッケル薄膜１３に
おけるニッケルの表面原子濃度は、１×１０13個／ｃｍ
2とした。
【００７６】次に、熱処理を実施する。この熱処理の条
件は、例えば、５５０℃、４時間とする。この熱処理に
より、最初にニッケルとシリコンが反応してニッケルシ
リサイドが形成され、このニッケルシリサイドを結晶核
として結晶化が進行する。
【００７７】続いて、９００〜１０００℃の高温熱処理
を実施して、結晶性シリコン膜１２の結晶性をさらに向
上させる。高温熱処理は、レーザエネルギーの代わりに
熱エネルギーを加えて、結晶性を良くする処理である。
高温熱処理では、Ｓｉは溶融しておらず、レーザエネル
ギー密度３００ｍＪ／ｃｍ２〜３２０ｍＪ／ｃｍ２のエ
キシマレーザを照射した多結晶シリコンと同じＭｉｓｏ
ｒｉｅｎｔａｔｉｏｎ分布である。
【００７８】以上の工程により、隣接する結晶粒の結晶
方位角度差が概略１０°以下あるいは５８°〜６２°に
制御された多結晶シリコン膜が形成される。
【００７９】（実施の形態４）図４は、本実施の形態４
の半導体装置の製造方法を示す断面図である。
【００８０】本実施の形態４では、上述した実施の形態
１〜３のいずれかにおいて説明した結晶性シリコン膜に
よって薄膜トランジスタ等の半導体装置を製造する方法
について説明する。本実施の形態４の製造方法により製
造された半導体装置は、液晶ドライバー、半導体メモリ
ー、半導体論理回路等に用いることが可能である。
【００８１】以下、具体的に図４を参照しながら説明す
る。
【００８２】まず、ガラス基板２１上に、上述した実施
の形態１〜３のいずれかに記載の結晶性半導体膜の形成
方法により、多結晶シリコン膜を形成し、続いて、この
多結晶シリコン膜をＣＦ4ガスとＯ2ガスとを用いたＲＩ
Ｅ法によって、所定形状にパターニングし、島状の多結
晶シリコン膜２２を形成する。その後、この多結晶シリ
コン膜２２が形成された基板面の全体にわたってＴＥＯ
Ｓ（テトラエトキシシラン）ガスとＯ3ガスとを用いた
プラズマＣＶＤ法によって、ゲートＳｉＯ2膜２３を形
成する。
【００８３】次に、スパッタリング法によって、ゲート
ＳｉＯ2膜２３が形成されたガラス基板２１の全面にわ
たってＷＳｉ2層を形成した後、ＣＦ4ガスとＯ2ガスと
を用いたＲＩＥ法によって、結晶性シリコン膜２２上の
略中央部分にのみＷＳｉ2層が残るようなパターニング
となるようなエッチングを行い、ＷＳｉ2多結晶ゲート
電極２４を形成する。
【００８４】次に、薄膜トランジスタのソース・ドレイ
ン領域を形成するために結晶性シリコン膜２２上に不純
物をイオンドーピング法により導入する。本実施の形態
４の場合、上記のＷＳｉ2多結晶ゲート電極２４が不純
物を導入する際のマスクとなっており、ＷＳｉ2多結晶
ゲート電極２４が設けられた部分以外の結晶シリコン膜
２２に不純物が導入される。ｎ型のトランジスタを形成
する場合には、導入される不純物は、リン（Ｐ）であ
り、ｐ型のトランジスタを形成する場合には、導入され
る不純物は、ホウ素（Ｂ）である。
【００８５】次に、ＴＥＯＳガスとＯ3ガスとを用いた
プラズマＣＶＤ法によって、ガラス基板２１の全面にわ
たって、ＳｉＯ2膜２５を形成した後、ＣＦ4ガスとＣＨ
Ｆ3ガスとを用いたＲＩＥ法によって、ソース・ドレイ
ン領域とされる結晶性シリコン膜２２上にコンタクトホ
ール２６を形成する。
【００８６】次に、スパッタリング法を用いて基板面の
全面にＡｌを積層した後、ＢＣｌ3ガスとＣｌ2ガスとを
用いたＲＩＥ法によって、ＳｉＯ2膜２５に形成された
コンタクトホール２６を介して結晶性シリコン膜２２に
導通するＡｌ配線２７とする。
【００８７】次に、ＳｉＨ4ガスとＮＨ3ガスまたはＮ2
ガスとを用いたプラズマＣＶＤ法によって、基板面の全
体にわたって、ＳｉＮ保護膜２８を形成し、最後にＳｉ
Ｎ保護膜２８の一部をＣＦ4ガスとＣＨＦ3ガスとを用い
たエッチングによって、Ａｌ配線２７に導通可能なよう
にスルーホール２９を形成して、半導体トランジスタ、
抵抗、キャパシタ等の半導体装置が完成する。
【００８８】（実施の形態５）図５は、実施の形態４の
半導体装置を用いたディスプレイ装置の製造方法を示す
断面図である。
【００８９】本実施の形態５では、上記の実施の形態４
と同様の方法で作製した半導体装置を用いて液晶ディス
プレイ装置等のディスプレイ装置を製造する方法を説明
する。
【００９０】以下、本実施の形態５について、図５
（ａ）及び（ｂ）を参照して説明する。
【００９１】まず、上記の実施の形態４の製造方法によ
りガラス基板等の絶縁基板２１上に半導体装置を製造す
る。なお、この絶縁基板２１上に形成された半導体装置
の各構成については、実施の形態４と同一の符号を付
し、詳しい説明は省略する。
【００９２】次に、ＳｉＮ保護膜２８が形成された基板
面の全体にわたってＩＴＯ膜を形成し、続いて、ＨＣｌ
ガスとＦｅＣｌ3ガスとを用いてエッチングを行いパタ
ーニングして、ＳｉＮ保護膜２８に形成されたスルーホ
ール２９を介して半導体装置のＡｌ配線２７に導通する
画素電極３０を形成する。
【００９３】次に、ＳｉＨ4ガスとＮＨ3ガスまたはＮ2
ガスとを用いたプラズマＣＶＤ法によって、基板面の全
面にわたってＳｉＮ膜３１を形成する。さらに、このＳ
ｉＮ膜３１上に、配向膜となるポリイミド膜３２をオフ
セット印刷法を用いて形成し、ラビング処理を行う。
【００９４】一方、図５（ｂ）に示すように、別のガラ
ス基板４１上に、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各感
光性樹脂膜を付したフィルムを熱圧着により転写を行っ
た後、フォトリソグラフィ工程によるパターニングを行
い、さらに、Ｒ、Ｇ、Ｂの各感光性樹脂が転写された部
分間に、遮光性を有するブラックマトリクス部を形成し
て、カラーフィルター４２を作製する。
【００９５】このカラーフィルター４２上には、スパッ
タリング法によってＩＴＯ膜を基板の全面にわたって形
成し、対向電極４３とする。さらに、この対向電極４３
上に、配向膜であるポリイミド膜４４をオフセット印刷
法によって形成して、ラビング処理を行う。
【００９６】以上のように形成された図５（ｂ）に示す
カラーフィルター４２等が形成されたガラス基板４１
と、図５（ａ）に示す半導体装置等が形成されたガラス
基板２１とを、ラビング処置を施した面が互いに対向す
るように配置して、シール樹脂によって貼り合わせる。
この際、２枚の各ガラス基板間のスペースが一定になる
ように、ガラス基板間に真球状のシリカを散布する。そ
して、両基板間に表示媒体となる液晶を注入した後、両
ガラス基板の両外側にそれぞれ偏光板を貼り付け、さら
に、その周辺にドライバーＩＣ等を実装して液晶ディス
プレイが完成する。
【００９７】次に、本発明の適用範囲について説明す
る。
【００９８】上記実施の形態１〜３では、半導体膜を形
成する基板として、ガラス基板または石英基板を用いて
いるが、ＳｉウエハにＳｉＯ2膜、ＳｉＮ膜を形成した
もの等を用いてもよい。
【００９９】また、上記実施の形態１〜３では、製造さ
れる半導体膜の具体例として、シリコン膜を形成する方
法を示しているが、本発明の結晶性半導体膜の形成方法
は、シリコン膜を形成する場合に限られず、ＳｉＧｅ膜
等を形成する場合にも適用することができる。
【０１００】また、上記実施の形態１〜３では、非晶質
シリコン膜を形成する方法として、ＳｉＨ4ガスを用い
たＰＥ−ＣＶＤ法を用いているが、Ｓｉ2Ｈ6ガスを用い
た減圧ＣＶＤ法、スパッタ法等の他の方法を用いてもよ
い。
【０１０１】また、上記実施の形態１〜３では、形成さ
れる半導体の膜厚を５０ｎｍとしているが、５０〜１５
０ｎｍの範囲であれば、本発明の半導体膜の形成方法を
適用することができる。
【０１０２】また、上記実施の形態１〜３では、触媒物
質であるニッケルの導入は、スパッタリング法を用いた
蒸着法により導入しているが、真空蒸着法、メッキ法、
イオンドーピング法、ＣＶＤ法、スピンコート法等の他
の方法を用いてもよい。スピンコート法を用いて触媒物
質を導入する場合、触媒物質を含む溶液として、水、メ
タノール、エタノール、ｎ−プロパノ−ル、アセトンか
らなる群から選ばれた少なくとも一種類の溶媒を含むこ
とが望ましい。また、触媒物質として、ニッケルを用い
る場合、酢酸ニッケルを上記溶媒に溶解することによっ
て、ニッケルを絶縁基板上または非晶質シリコン膜上に
塗布することができる。
【０１０３】また、上記実施の形態１〜３では、結晶化
を促進する触媒物質として、ニッケルを用いたが、Ｆ
ｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｇｅ、Ｐｄ、Ａｕから選択され
る少なくとも１つの金属、または、これらの金属の少な
くとも１つを含む化合物、または、これらの金属から選
択される少なくとも１つ及びこれらの金属の少なくとも
１つを含む化合物とを組み合わせたものを用いることが
できる。
【０１０４】また、半導体膜に照射するレーザとして
は、紫外光の波長域を有するエキシマレーザ、可視・紫
外光の波長域を有するＹＡＧレーザーがあるが、これら
は、半導体膜の種類及び膜厚によって使い分けられる。
例えば、紫外光の吸収係数は、シリコンに対して高いの
で、薄いシリコン膜を溶融させるには、紫外光の波長域
を有するエキシマレーザが適している。また、可視・紫
外光の吸収係数は低いので、厚いシリコン膜を溶融させ
るためには、可視・紫外光の波長域を有するＹＡＧレー
ザが適している。上記実施の形態１〜３では、５０ｎｍ
の薄膜のシリコン膜としたので、エキシマレーザーが適
している。
【０１０５】
【発明の効果】以上説明したように、本発明の半導体膜
は、絶縁性表面を有する基板上に非晶質半導体膜を形成
する工程と、該非晶質半導体膜の表面に、結晶化を促進
する触媒物質を導入する工程と、該非晶質半導体膜に第
一のエネルギーを加えることにより、該非晶質半導体膜
を結晶性半導体膜に結晶化する工程と、該結晶性半導体
膜に、隣接する各結晶粒の結晶方位角度差が、概略１０
°以下あるいは５８°〜６２°になる第二のエネルギー
を加えることにより、該結晶性半導体膜の結晶性をさら
に向上させて多結晶半導体膜とする工程と、を順次実施
することにり、隣接する各結晶粒の結晶方位角度差が、
概略１０°以下あるいは５８°〜６２°を保持して、欠
陥の少ない多結晶半導体が形成される。このような結晶
性が改善された半導体膜をＴＦＴ等の半導体装置に用い
ることにより、半導体装置の高性能化を図ることができ
る。
【図面の簡単な説明】
【図１】実施の形態１の結晶性半導体膜の形成方法を説
明する断面図である。
【図２】（ａ）及び（ｂ）は、それぞれ、実施の形態２
の結晶性半導体膜の形成方法を説明する断面図である。
【図３】実施の形態３の結晶性半導体膜の形成方法を説
明する断面図である。
【図４】実施の形態４の半導体装置の製造方法を示す断
面図である。
【図５】（ａ）及び（ｂ）は、それぞれ、実施の形態４
の半導体装置を用いたディスプレイ装置の製造方法を示
す断面図である。
【図６】加熱処理を行うことによって得られる結晶性シ
リコン膜の結晶方位についてのＭｉｓｏｒｉｅｎｔａｔ
ｉｏｎ長さを示すグラフである。
【図７】従来例２に記載された結晶化方法を説明する概
略図である。
【符号の説明】
１１ ガラス基板 １２ 非晶質シリコン膜 １３ ニッケル薄膜 １４ ＳｉＯ2膜 １５ 触媒物質導入領域 １６ 石英基板 ２１ ガラス基板 ２２ 多結晶シリコン膜 ２３ ゲートＳｉＯ2膜 ２４ ＷＳｉ2多結晶ゲート電極 ２５ ＳｉＯ2膜 ２６ コンタクトホール ２７ Ａｌ配線 ２８ ＳｉＮ保護膜 ２９ スルーホール ３０ 画素電極 ３１ ＳｉＮ膜 ３２ ポリイミド膜 ４１ ガラス基板 ４２ カラーフィルター ４３ 対向電極 ４４ ポリイミド膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６２７Ｇ 29/786 ６１８Ｚ Ｆターム(参考） 2H092 GA11 GA31 GA60 JA01 JA05 JA21 JA24 KA01 KA02 KA04 KA15 KA16 KB02 KB12 MA01 MA28 MA30 NA01 NA11 NA13 NA29 PA06 5F052 AA02 AA11 AA17 BB02 BB07 CA07 DA02 DA03 DB02 DB03 DB07 FA06 FA19 HA01 JA01 5F110 AA01 AA30 BB01 BB03 BB05 CC02 DD02 DD03 DD05 DD13 DD14 EE05 EE44 FF02 FF30 GG01 GG02 GG13 GG17 GG25 GG33 GG34 GG43 GG44 GG45 HJ01 HJ12 HL03 HL23 NN03 NN23 NN24 NN35 NN72 PP01 PP03 PP10 PP23 PP29 PP34 PP36 QQ11

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性表面を有する基板上に形成された
    多結晶半導体膜により構成された半導体膜であって、 該多結晶半導体膜を構成する隣接する各結晶粒の結晶方
    位角度差は、概略１０°以下あるいは５８°〜６２°に
    制御されていることを特徴とする半導体膜。
  2. 【請求項２】 隣接する各結晶粒の結晶方位角度差が１
    °〜１０°あるいは５８°〜６２°になっている比率
    が、０．５〜１である、請求項１に記載の半導体膜。
  3. 【請求項３】 前記多結晶半導体膜は、シリコン材料に
    より形成されている、請求項１または２に記載の半導体
    膜。
  4. 【請求項４】 絶縁性表面を有する基板上に非晶質半導
    体膜を形成する工程と、 該非晶質半導体膜の表面に、結晶化を促進する触媒物質
    を導入する工程と、 該非晶質半導体膜に第一のエネルギーを加えることによ
    り、該非晶質半導体膜を結晶性半導体膜に結晶化する工
    程と、 該結晶性半導体膜に、隣接する各結晶粒の結晶方位角度
    差が、概略１０°以下あるいは５８°〜６２°になる第
    二のエネルギーを加えることにより、該結晶性半導体膜
    の結晶性をさらに向上させて多結晶半導体膜とする工程
    と、 を包含することを特徴とする半導体膜の形成方法。
  5. 【請求項５】 前記第一のエネルギーは、熱エネルギー
    であり、第二のエネルギーは強光である、請求項４に記
    載の半導体膜の形成方法。
  6. 【請求項６】 前記強光のエネルギー密度が、強光を照
    射した後の隣接する結晶粒の結晶方位角度差が概略１０
    °以下あるいは５８°〜６２°になっている比率が最も
    高くなる値である、請求項４または５に記載の半導体膜
    の形成方法。
  7. 【請求項７】 前記半導体膜は、シリコン材料により形
    成されている、請求項４〜６のいずれかに記載の半導体
    膜の形成方法。
  8. 【請求項８】 前記触媒物質は、Ｆｅ、Ｃｏ、Ｎｉ、Ｃ
    ｕ、Ｇｅ、Ｐｄ、Ａｕから選択される少なくとも１つの
    金属、または、これらの金属の少なくとも１つを含む化
    合物、または、これらの金属から選択される少なくとも
    １つ及びこれらの金属の少なくとも１つを含む化合物と
    を組み合わせたものである、請求項４〜７のいずれかに
    記載の半導体膜の形成方法。
  9. 【請求項９】 前記触媒物質の前記非晶質半導体膜上に
    おける表面濃度は、１×１０１１ａｔｏｍｓ／ｃｍ２以
    上１×１０１６ａｔｏｍｓ／ｃｍ２以下の範囲である、
    請求項４〜８のいずれかに記載の半導体膜の形成方法。
  10. 【請求項１０】 前記強光はエキシマレーザー光であ
    る、請求項４〜９のいずれかに記載の半導体膜の形成方
    法。
  11. 【請求項１１】 請求項１〜３のいずれかに記載の半導
    体膜を有する半導体装置。
  12. 【請求項１２】 請求項１１に記載の半導体装置を備え
    たディスプレイ装置。
JP2002270726A 2002-01-11 2002-09-17 半導体膜およびその形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。 Pending JP2003273016A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002270726A JP2003273016A (ja) 2002-01-11 2002-09-17 半導体膜およびその形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。
US10/294,760 US6828655B2 (en) 2002-01-11 2002-11-15 Semiconductor film with low crystal defect and semiconductor device and display apparatus using the semiconductor film
TW091133720A TWI278916B (en) 2002-01-11 2002-11-19 Semiconductor film and method of forming the same, and semiconductor device and display apparatus using the semiconductor film
KR10-2003-0001344A KR100509988B1 (ko) 2002-01-11 2003-01-09 반도체막 및 그 형성방법과 그 반도체막을 사용한반도체장치 및 디스플레이장치
CNB031016170A CN1316565C (zh) 2002-01-11 2003-01-10 半导体膜及其制造方法及使用它的半导体器件与显示设备
US10/774,492 US20040155246A1 (en) 2002-01-11 2004-02-10 Semiconductor film and method of forming the same, and semiconductor device and display apparatus using the semiconductor film

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002-5403 2002-01-11
JP2002005403 2002-01-11
JP2002270726A JP2003273016A (ja) 2002-01-11 2002-09-17 半導体膜およびその形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008072492A Division JP5004838B2 (ja) 2002-01-11 2008-03-19 半導体膜の形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。

Publications (1)

Publication Number Publication Date
JP2003273016A true JP2003273016A (ja) 2003-09-26

Family

ID=26625509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002270726A Pending JP2003273016A (ja) 2002-01-11 2002-09-17 半導体膜およびその形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。

Country Status (5)

Country Link
US (2) US6828655B2 (ja)
JP (1) JP2003273016A (ja)
KR (1) KR100509988B1 (ja)
CN (1) CN1316565C (ja)
TW (1) TWI278916B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043058A (ja) * 2005-08-04 2007-02-15 Avms Corp Ltd シリコン低温結晶化のための金属触媒ドーピング装置及びこれを利用したドーピング方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111699524B (zh) * 2018-02-14 2022-10-11 索尼半导体解决方案公司 显示装置和电子设备
US11362027B2 (en) 2020-02-28 2022-06-14 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130652A (ja) * 1993-10-29 1995-05-19 Semiconductor Energy Lab Co Ltd 半導体作製方法
JPH0878329A (ja) * 1994-09-05 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH1064819A (ja) * 1997-04-26 1998-03-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001057339A (ja) * 1994-06-22 2001-02-27 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2973492B2 (ja) * 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
TW295703B (ja) * 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
JP3618604B2 (ja) 1993-12-01 2005-02-09 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3145851B2 (ja) * 1993-12-20 2001-03-12 日本電気株式会社 半導体基板及び半導体装置
TW279275B (ja) * 1993-12-27 1996-06-21 Sharp Kk
JP3059337B2 (ja) * 1994-04-21 2000-07-04 シャープ株式会社 半導体装置およびその製造方法
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
TW297950B (ja) 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
JPH10135137A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法
US6169013B1 (en) * 1997-03-07 2001-01-02 Sharp Laboratories Of America, Inc. Method of optimizing crystal grain size in polycrystalline silicon films
JP2000183358A (ja) * 1998-07-17 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
JP2001091970A (ja) * 1999-09-22 2001-04-06 Sony Corp 液晶ディスプレイパネルの製造方法
US6703265B2 (en) * 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130652A (ja) * 1993-10-29 1995-05-19 Semiconductor Energy Lab Co Ltd 半導体作製方法
JP2001057339A (ja) * 1994-06-22 2001-02-27 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH0878329A (ja) * 1994-09-05 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH1064819A (ja) * 1997-04-26 1998-03-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043058A (ja) * 2005-08-04 2007-02-15 Avms Corp Ltd シリコン低温結晶化のための金属触媒ドーピング装置及びこれを利用したドーピング方法
JP4546405B2 (ja) * 2005-08-04 2010-09-15 株式会社ディエムエス シリコン低温結晶化のための金属触媒ドーピング装置を利用したドーピング方法

Also Published As

Publication number Publication date
US20040155246A1 (en) 2004-08-12
TW200301924A (en) 2003-07-16
US6828655B2 (en) 2004-12-07
KR20030061327A (ko) 2003-07-18
CN1316565C (zh) 2007-05-16
KR100509988B1 (ko) 2005-08-25
US20030132505A1 (en) 2003-07-17
TWI278916B (en) 2007-04-11
CN1497675A (zh) 2004-05-19

Similar Documents

Publication Publication Date Title
JP3389022B2 (ja) 半導体装置
KR100440602B1 (ko) 반도체 장치 및 그의 제조 방법
JP2002353142A (ja) 半導体装置およびその製造方法
KR100389561B1 (ko) 반도체 장치의 제조방법
JP2003068646A (ja) ポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法
JPH08124852A (ja) 多結晶半導体薄膜の作成方法
JP3377160B2 (ja) 半導体装置およびその製造方法
JP2004179195A (ja) 半導体薄膜、半導体薄膜の形成方法、半導体装置およびディスプレイ装置。
JP2003273016A (ja) 半導体膜およびその形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。
JP3319963B2 (ja) 半導体装置の製造方法
JP3431681B2 (ja) 半導体回路の作製方法
JP5004838B2 (ja) 半導体膜の形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。
JP4618957B2 (ja) 結晶性シリコン膜の形成方法、半導体装置、ディスプレイ装置
JP3269730B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP2002353140A (ja) 半導体装置及びその製造方法
JP3986781B2 (ja) 薄膜トランジスタの作製方法
JP3141909B2 (ja) 半導体装置作製方法
JP3338756B2 (ja) 半導体装置およびその製造方法
JP2003197529A (ja) 半導体装置
KR100476169B1 (ko) Ｍｏ기판을 이용한 다결정 ＴＦＴ의 제조방법
JP2004071832A (ja) 半導体膜およびその形成方法、並びにその半導体膜を用いた半導体装置、ディスプレイ装置
JPH1197713A (ja) 半導体装置の作製方法
JP2005045036A (ja) 結晶性膜の製造方法、結晶性膜、半導体薄膜、半導体装置および表示装置
JP2004349351A (ja) 結晶性半導体膜とその製造方法、半導体装置および表示装置
JP2004311488A (ja) 結晶質半導体薄膜の製造方法及びその方法により製造された結晶質半導体薄膜、並びに、その結晶質半導体薄膜を備えた半導体装置及びディスプレイ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080319

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080414

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080502