JP2000183358A - 薄膜半導体装置の製造方法 - Google Patents

薄膜半導体装置の製造方法

Info

Publication number
JP2000183358A
JP2000183358A JP10366277A JP36627798A JP2000183358A JP 2000183358 A JP2000183358 A JP 2000183358A JP 10366277 A JP10366277 A JP 10366277A JP 36627798 A JP36627798 A JP 36627798A JP 2000183358 A JP2000183358 A JP 2000183358A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
crystal grains
insulating substrate
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10366277A
Other languages
English (en)
Inventor
Masahiro Minegishi
昌弘 峰岸
Yasushi Shimogaichi
康 下垣内
Masato Takatoku
真人 高徳
Hisao Hayashi
久雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10366277A priority Critical patent/JP2000183358A/ja
Priority to PCT/JP1999/003843 priority patent/WO2000004572A1/ja
Priority to KR1020017000659A priority patent/KR100627181B1/ko
Priority to US09/743,899 priority patent/US6653179B1/en
Priority to TW088112170A priority patent/TW429629B/zh
Publication of JP2000183358A publication Critical patent/JP2000183358A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2683—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using X-ray lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

(57)【要約】 【課題】 薄膜半導体装置に集積形成される薄膜トラン
ジスタの活性層となる半導体薄膜の均一な結晶化及び大
粒径化を達成する。 【解決手段】 薄膜半導体装置を製造するため、まず成
膜工程を行い絶縁基板０の表面に非単結晶の半導体薄膜
４を形成する。次にアニール工程を行い、レーザ光５０
を照射して非単結晶の半導体薄膜４を一旦加熱溶融し冷
却過程で多結晶に転換する。このあと加工工程を行い、
多結晶の半導体薄膜４を活性層として薄膜トランジスタ
を集積形成する。均一な結晶化及び大粒径化を図るた
め、アニール工程では、エキシマレーザ光源を含むレー
ザ発振器５１を用いてパルス幅が５０ｎｓ以上のレーザ
光５０を各辺が１０ｍｍ以上の矩形断面となるように光
学系５３で整形して、半導体薄膜４に逐次照射する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス型の表示装置などに集積形成される薄膜トランジスタ
を含む薄膜半導体装置の製造方法に関する。より詳しく
は、薄膜トランジスタの活性層として用いられる多結晶
性の半導体薄膜の作成方法に関する。
【０００２】
【従来の技術】薄膜半導体装置の製造工程を低温プロセ
ス化する方法の一環として、レーザ光を用いた結晶化ア
ニールが開発されている。これは、絶縁基板上に成膜さ
れた非晶質シリコンや比較的粒径の小さな多結晶シリコ
ンなど非単結晶性の半導体薄膜にレーザ光を照射して局
部的に加熱した後、その冷却過程で半導体薄膜を比較的
粒径の大きな多結晶に転換（結晶化）するものである。
この結晶化した半導体薄膜を活性層（チャネル領域）と
して薄膜トランジスタを集積形成する。このような結晶
化アニールを採用することで薄膜半導体装置の低温プロ
セス化が可能になり、耐熱性に優れた高価な石英基板で
はなく、安価なガラス基板が使えるようになる。
【０００３】結晶化アニールでは、一般に走査方向に沿
ってライン状のレーザ光を部分的に重複させながら間欠
的にパルス照射している。レーザ光をオーバラップさせ
ることにより半導体薄膜の結晶化が比較的均一に行なえ
る。ライン状のレーザ光（ラインビーム）を用いた結晶
化アニールを図７に模式的に示す。ガラス等からなる絶
縁基板１のＹ方向に沿ってライン状に整形されたレーザ
光５０を半導体薄膜が予め成膜された絶縁基板１の表面
側から照射する。このとき照射領域に対して相対的に絶
縁基板１をＸ方向に移動する。ここでは、エキシマレー
ザ光源から放射されたラインビーム５０を間欠的かつ部
分的にオーバラップしながら照射している。すなわち、
絶縁基板０はラインビーム５０に対し相対的にＸ方向に
ステージを介して走査される。ラインビーム５０の幅寸
法より小さいピッチでステージをワンショット毎に移動
し、基板１の全体にラインビーム５０が照射できるよう
にして結晶化アニールを行なう。尚、従来の結晶化アニ
ールに用いるエキシマレーザ光源は１００Ｈｚ以上でパ
ルス発振し、各ラインビームのパルス幅は５０ｎｓ未満
である。
【０００４】
【発明が解決しようとする課題】薄膜トランジスタを集
積形成した薄膜半導体装置はアクティブマトリクス型の
表示装置等に多用されている。良好な画質を備えた表示
装置を得るためには、基板全面に亘って良好な動作特性
を有する薄膜トランジスタを集積形成することが重要で
ある。このためには比較的大粒径の多結晶からなる半導
体薄膜を均一に作製することが必要となる。更に歩留ま
りを考えると、基板全面に亘って大粒径の結晶粒を均一
に作りこむことが必要となることは言うまでもない。大
粒径の多結晶を得るための方法としては、レーザ光の照
射エネルギーを増やしたり、オーバラップ照射の回数を
増やしたり、照射される半導体薄膜を予め加熱したり、
レーザ光を照射する前に予め非晶質半導体薄膜中に結晶
の核を作成することなどが挙げられる。しかしながら、
これらの方策を採用しても未だ十分に大きな結晶を均一
に作製するには至っていない。このため、低温プロセス
の究極の目的と言われているシステムオンパネルは現在
未だ実現されていない。システムオンパネルは画素駆動
用のスイッチング素子や水平スキャナ及び垂直スキャナ
に用いられる薄膜トランジスタに加え、周辺のビデオド
ライバやタイミングジャネレータを同一基板上に内蔵さ
せたものである。システムオンパネルを実現するために
は個々の薄膜トランジスタの移動度μを８０ｃｍ／ｓｅ
ｃから３００ｃｍ／ｓｅｃまで高める必要がある。この
ためには多結晶半導体薄膜の一層の大粒径化が必要であ
る。
【０００５】図７に示したように、ラインビームを部分
的に重ね合わせながら照射すると、その進行方向（Ｘ方
向）と垂直な方向（Ｙ方向）に筋が発生する。この筋は
微視的に見ると、結晶粒径のむらである。薄膜トランジ
スタを絶縁基板に集積形成したときに結晶粒径のむらは
動作特性のむらとなって観測され、絶縁基板全面に亘っ
て高品質なディスプレイデバイスを作製することが困難
になっている。本発明は上述した従来の技術の課題を解
決することを第一の目的とし、レーザ光を半導体薄膜に
照射して均一でかつ大粒径の多結晶を絶縁基板の全面に
亘って得るための方法を提供するものである。
【０００６】次に、発明が解決しようとする別の課題を
説明する。アクティブマトリクス型表示装置のスイッチ
ング素子として薄膜トランジスタが広く用いられてい
る。特に、薄膜トランジスタの活性層となる半導体薄膜
には従来から多結晶シリコンが採用されている。多結晶
シリコン薄膜トランジスタは、スイッチング素子に用い
られるばかりでなく、回路素子としても利用でき、同一
基板上に画素駆動用のスイッチング素子と合わせて周辺
駆動回路を内蔵できる。但し、周辺駆動回路を構成する
為に高性能な薄膜トランジスタが必要であり、特に高い
移動度が望まれる。
【０００７】絶縁基板上に高品質の多結晶シリコンを作
成する技術として従来から固相成長法が知られている。
前駆膜としてＬＰＣＶＤ法によりシリコン膜を形成し、
これを熱処理する方法である。ＬＰＣＶＤ法の成膜条件
及びそれに引き続いて行なう加熱条件と結晶粒径との関
係を見ると、粒径の大きな多結晶シリコンを得る為に
は、例えば５８０℃以下で非晶質シリコンを形成し、こ
れを６００℃程度で熱処理すると良いことが分かってい
る。加熱による固相成長の場合、非晶質シリコン膜を例
えば６００℃で１２時間アニールすると、結晶粒径は１
０００乃至２０００ｎｍに達する。一般に、結晶粒径が
大きくなる程移動度は高くなる。しかしながら、熱処理
による固相成長では結晶型が一定ではなく、結晶像を見
ると結晶粒の中に多くの双晶欠陥や転位欠陥が見られ
る。これらの欠陥が存在する為、固相成長法で得られた
多結晶シリコンは粒径が大きいものの移動度は７０ｃｍ
2 ／Ｖｓ程度である。
【０００８】高品質の多結晶シリコンを成膜する技術と
してはレーザアニール法も従来から行なわれている。こ
の方法では基板全体を高温にすることなく比較的低温に
てシリコン薄膜の結晶化が行なえる。結晶化しようとす
るシリコン薄膜にレーザ光を照射すると、そのエネルギ
ーがシリコン薄膜の極表面のみで吸収され、その後熱伝
導によって薄膜の内部が溶け、冷却過程で再結晶化す
る。この方法で成膜された多結晶シリコン薄膜は結晶粒
がほぼ均一に分布している。格子像を見ても固相成長の
場合に比べて結晶欠陥の数は少ない。しかしながら、レ
ーザアニールの場合、結晶粒の大きさが２００乃至３０
０ｎｍと比較的小さく、結晶粒界が多数存在し移動度は
４０ｃｍ2 ／Ｖｓ程度である。
【０００９】近年、熱処理による固相成長後にエキシマ
レーザ光を用いたレーザアニールを行なって結晶欠陥を
減らす技術が開発されており、例えば特開昭６２-１０
４０２１号公報や特開平７−３０２９１３号公報に開示
されている。しかしながら、この方法でも薄膜トランジ
スタの高移動度化は充分ではない。そこで、本発明は固
相成長後のレーザアニールの条件を最適化してより高い
移動度を得ることを第二の目的とする。加えて、固相成
長とレーザアニールを組み合わせた技術では、多結晶シ
リコン薄膜の結晶粒径は基本的に固相成長により決まっ
てしまう。より高移動度の薄膜トランジスタを得る為に
は更なる多結晶の大粒径化が必要であり、これも本発明
の第二の目的となっている。加えて、固相成長法に代わ
る成膜法とレーザアニールを組み合わせて一層高品質な
シリコン薄膜を提供することも第二の目的とする。
【００１０】ここで、従来技術の更に別の課題について
説明する。従来、薄膜トランジスタの活性層となる多結
晶半導体薄膜を作成する方法として、固相成長法又はレ
ーザアニール法が用いられている。固相成長法では多結
晶半導体薄膜に含まれる結晶粒のサイズは１μｍ程度ま
で大きく成長するが、転位等の結晶欠陥が多く含まれて
いる。この為、薄膜トランジスタの移動度はＮチャネル
の場合で１００ｃｍ2／Ｖ・ｓ以下である。これに対
し、レーザアニールによる結晶化では、結晶粒中に含ま
れる結晶欠陥は比較的少ないが、結晶粒径が２００乃至
３００ｎｍ程度にしか拡大しない為、薄膜トランジスタ
の移動度も固相成長法と同等以下のレベルである。尚、
近年固相成長後にレーザアニールを行なって結晶欠陥を
修復する方法が提案されており、これにより移動度を１
３０ｃｍ2 ／Ｖ・ｓ程度まで改善している。しかし、こ
の方法はレーザアニールを結晶欠陥の修復のみに用いて
おり、多結晶半導体薄膜の結晶粒径は前段階の固相成長
で決定される為、更なる結晶粒径の拡大は望めない。３
００ｃｍ2 ／Ｖ・ｓを超える移動度の薄膜トランジスタ
を得る為には、更なる結晶の大粒径化が必要となってお
り、この達成が本発明の第三の目的である。
【００１１】
【課題を解決する為の手段】本発明の第一の目的を達成
するために、本発明に係る薄膜半導体装置の製造方法
は、基本的に、絶縁基板の表面に非単結晶の半導体薄膜
を形成する成膜工程と、レーザ光を照射して非単結晶の
該半導体薄膜を一旦加熱溶融し冷却過程で多結晶へ転換
するアニール工程と、多結晶の該半導体薄膜を活性層と
して薄膜トランジスタを集積形成する加工工程とを含ん
でいる。特徴事項として、前記アニール工程は、エキシ
マレーザ光源を用いてパルス幅が５０ｎｓ以上のレーザ
光を該半導体薄膜に照射する。好ましくは、前記アニー
ル工程では、各辺が所定寸法（例えば１０ｍｍ）以上の
矩形断面となる様にレーザ光を整形した後、矩形断面の
辺が部分的に重なるようにレーザ光をステップ移動しな
がら半導体薄膜の表面を逐次照射する。この場合、半導
体薄膜表面の同一部分に重ねて照射されるレーザ光が所
望の回数になるように、一回のステップ移動毎のレーザ
光の照射回数を設定する。
【００１２】本発明によれば、活性層に多結晶シリコン
などの多結晶半導体を用いた薄膜トランジスタを絶縁基
板上に低温プロセスで作製するため、まず減圧化学気相
成長法（ＬＰＣＶＤ法）、プラズマＣＶＤ法あるいはス
パッタ法により、非晶質シリコンを絶縁基板上に成膜す
る。その後エキシマレーザ光源を用いてレーザ光を半導
体薄膜に照射し、非晶質シリコンから多結晶シリコンに
転換する。場合によっては比較的結晶粒径の小さな多結
晶シリコンをレーザ光の照射により比較的結晶粒径の大
きな多結晶シリコンに転換することもある。これらをま
とめて、非晶質シリコンあるいは結晶粒径の小さな多結
晶シリコンを非単結晶シリコンと呼び、本発明ではレー
ザ光の照射によりこの非単結晶シリコンを多結晶シリコ
ンに転換している。本発明では従来と異なりパルス幅が
５０ｎｓ以上のエキシマレーザ光源から発したレーザ光
を適当な光学系で矩形に整形し、これを半導体薄膜にス
テップ照射している。ここでは、例えば半導体薄膜の照
射面で１０ｍｍ×１０ｍｍ以上の矩形断面となるように
レーザ光を光学系で整形している。本発明では絶縁基板
面内の少なくとも一部で、同一個所に２回以上レーザ光
が照射される部分が生じるように、レーザ光をステップ
移動しながら部分的に重なるように照射している。この
ような照射方法を採用することで、高移動度で高性能の
薄膜トランジスタの活性層として十分に使用できる均一
で大粒径の多結晶半導体薄膜を作成することができる。
具体的には、基板面内に亘って３００ｎｍから１０００
ｎｍを越える粒径をもつ多結晶シリコンを均一に作成す
ることが可能である。
【００１３】又、本発明の第二の目的を達成する為に以
下の手段を講じた。即ち、本発明は基本的に、半導体薄
膜と、その一面に重ねられたゲート絶縁膜と、ゲート絶
縁膜を介して半導体薄膜に重ねられたゲート電極とを含
む積層構造を絶縁基板に形成する薄膜トランジスタの製
造方法に関する。本発明の一側面に従って、薄膜トラン
ジスタは以下の工程により製造される。まず形成工程を
行い、多結晶性の結晶粒を含む半導体薄膜を絶縁基板上
に形成する。具体的には、成膜工程を行ない、非晶質性
の半導体薄膜又は比較的小粒径の結晶粒からなる多結晶
性の半導体薄膜を絶縁基板上に堆積する。次に固相成長
工程を行ない、該半導体薄膜を熱処理して比較的大粒径
の結晶粒を固相成長させる。あるいは触媒を用いた化学
気相成長により多結晶性の結晶粒を含む半導体薄膜を直
に絶縁基板上に堆積しても良い。続いてレーザアニール
工程を行ない、１００ｎｓ以上の発光時間を有するパル
ス状のレーザ光を用い、大粒径の結晶粒の破壊を招かな
い程度のエネルギーを該半導体薄膜に照射して、結晶粒
に残留する欠陥を除去する。好ましくは、前記レーザア
ニール工程は、５００乃至６００ｍＪ／ｃｍ2 のエネル
ギーでレーザ光を該半導体薄膜に照射する。
【００１４】本発明の他の側面によれば、薄膜トランジ
スタは以下の工程により製造される。まず成膜工程を行
ない、非晶質性の半導体薄膜又は比較的小粒径の結晶粒
からなる多結晶性の半導体薄膜を絶縁基板上に堆積す
る。次に固相成長工程を行ない、該半導体薄膜を熱処理
して比較的大粒径の結晶粒を固相成長させる。続いてレ
ーザアニール工程を行ない、パルス状のレーザ光を用い
て、大粒径の結晶粒の破壊を招かない程度のエネルギー
を該半導体薄膜に照射し、結晶粒に残留する欠陥を除去
する。この後追加の固相成長工程を行ない、該半導体薄
膜を再び熱処理して更に大粒径の結晶粒を固相成長させ
る。好ましくは、追加の固相成長工程の後、再びパルス
状のレーザ光を用いて大粒径の結晶粒の破壊を招かない
程度のエネルギーを該半導体薄膜に照射し、追加の固相
成長工程で生じた欠陥を除去する追加のレーザアニール
工程を行なう。
【００１５】本発明の別の側面は半導体薄膜の作成方法
を包含している。即ち、本発明に係る半導体薄膜の作成
方法は、触媒を用いた化学気相成長により半導体薄膜を
４００℃以下の温度で絶縁基板上に形成する形成工程
と、１００ｎｓ以上の発光時間を有するパルス状のレー
ザ光を絶縁基板に照射して該半導体薄膜を改質するレー
ザアニール工程とからなる。具体的には、前記形成工程
は触媒を用いた化学気相成長により結晶粒を含む多結晶
性の半導体薄膜を形成し、前記レーザアニール工程は該
結晶粒の破壊を招かない程度のエネルギーでレーザ光を
照射して該結晶粒に存在する欠陥を除去して半導体薄膜
の改質を行う。好ましくは、前記形成工程は、触媒を用
いた化学気相成長により水素の含有率が１％以下で厚み
が５０ｎｍ以下の半導体薄膜を絶縁基板上に形成する。
又好ましくは、前記形成工程は真空排気可能な反応室内
で半導体薄膜を絶縁基板上に形成し、前記レーザアニー
ル工程は該反射室の真空状態を破ることなくレーザ光を
該絶縁基板に照射する。場合によっては、前記形成工程
と前記レーザアニール工程を交互に繰り返して半導体薄
膜を所望の厚みになるまで重ねる。
【００１６】本発明の一側面では、熱処理による固相成
長又は触媒を用いた化学気相成長で大粒径の結晶粒を有
する多結晶半導体薄膜を得ている。この後レーザアニー
ルを行なって結晶粒に残留する欠陥を除去する。固相成
長等による大粒径化とレーザアニールによる欠陥除去で
薄膜トランジスタの移動度を大きくすることができる。
この際、１００ｎｓ以上の発光時間（緩和時間）を有す
るパルス状のレーザ光を用いてレーザアニールを行なう
ことにより、結晶欠陥の除去を効率的に行なう。従来に
比べ発光時間の長いレーザパルスを用いることで欠陥の
除去を大幅に改善可能である。この時固相成長で得られ
た結晶粒径をそのまま保存する為、レーザアニールでは
大粒径の結晶粒の破壊を招かない程度のエネルギー（例
えば５００乃至６００ｍＪ／ｃｍ2 ）を半導体薄膜に照
射することが重要である。レーザアニールでは新たな結
晶欠陥を発生させることなく残留している結晶欠陥を除
去することで、高移動度を達成可能である。本発明の他
の側面では、レーザアニール工程を行なった後、半導体
薄膜を再び熱処理して更に大粒径の結晶粒を固相成長さ
せる。これにより、一層の移動度向上が達成可能であ
る。一回目の固相成長の後レーザアニールを施すことで
結晶欠陥が減少し、又薄膜中のストレスが緩和される。
この状態で二回目の固相成長を行なうことにより結晶粒
径が効率的に大きくなる。本発明の別の側面では、触媒
を用いた化学気相成長（触媒ＣＶＤ）とレーザアニール
を組み合わせて薄膜トランジスタの活性層に好適な半導
体薄膜を作成している。触媒ＣＶＤは４００℃以下の低
温で多結晶シリコンなど多結晶性の半導体薄膜を形成で
きる。この半導体薄膜にレーザアニールをかけること
で、結晶粒に含まれる欠陥を除去可能である。触媒ＣＶ
Ｄ及びレーザアニール共に低温プロセスであるので、薄
膜トランジスタの性能を維持しつつ薄膜トランジスタの
低温プロセス化が可能になる。
【００１７】さらに、本発明の第三の目的を達成する為
以下の手段を講じた。即ち、半導体薄膜と、その一面に
重ねられたゲート絶縁膜と、ゲート絶縁膜を介して該半
導体薄膜に重ねられたゲート電極とを含む積層構造を絶
縁基板に形成する薄膜トランジスタの製造方法であっ
て、多結晶性の結晶粒を含む半導体薄膜を絶縁基板上に
形成する形成工程と、５０ｎｓ以上の発光時間を有する
パルス状のレーザ光を該半導体薄膜に照射して、結晶粒
に残留する欠陥を除去し更に結晶粒を拡大するレーザア
ニール工程とを含むことを特徴とする。好ましくは、前
記レーザアニール工程は、結晶粒が所望のサイズまで拡
大するに必要な回数までパルス状のレーザ光の照射を繰
り返す。又、前記レーザアニール工程は、１／６Ｈｚ以
上の周期でパルス状のレーザ光を繰り返し照射する。
又、前記レーザアニール工程は、４００乃至６００ｍＪ
／ｃｍ2 のエネルギー密度でレーザ光を該半導体薄膜に
照射する。又、前記レーザアニール工程は、１００ｎｓ
以上の発光時間を有するパルス状のレーザ光を用いる。
又、前記レーザアニール工程は、５ｃｍ2 以上の断面積
を有するレーザ光を該半導体薄膜に照射する。又、前記
形成工程は、非晶質性の半導体薄膜又は比較的小粒径の
結晶粒からなる多結晶性の半導体薄膜を絶縁基板上に堆
積する成膜工程と、該半導体薄膜を熱処理して比較的大
粒径の結晶粒を固相成長させる固相成長工程とからな
る。あるいは、前記形成工程は、触媒を用いた化学気相
成長により多結晶性の結晶粒を含む半導体薄膜を絶縁基
板上に堆積する。
【００１８】本発明によれば、薄膜トランジスタの製造
工程において、固相成長法もしくは触媒化学気相成長法
により、絶縁基板の上に多結晶性の結晶粒を含む半導体
薄膜を形成する。この後、パルス状のレーザ光を繰り返
し照射することで、結晶粒に残存する欠陥を修復し、更
には結晶粒のサイズを拡大する。これにより、高移動度
の半導体薄膜が得られる。特に、パルス状のレーザ光の
照射回数を適宜設定することで、所望のサイズの結晶粒
を含む多結晶半導体薄膜が形成できる。
【００１９】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図１は、本発明の第一目的に
関連した薄膜半導体装置の製造方法の要部を模式的に表
わしたものである。本発明は、基本的に、絶縁基板１の
表面に非単結晶の半導体薄膜２を形成する成膜工程と、
レーザ光５０を照射して非単結晶の半導体薄膜２を一旦
加熱溶融し冷却過程で多結晶に転換するアニール工程
と、多結晶化された半導体薄膜を活性層として薄膜トラ
ンジスタを集積形成する加工工程とを行なう。
【００２０】図１は、特にアニール工程を模式的に表わ
している。このアニール工程に用いるレーザアニール装
置は、レーザ発振器５１と、アッテネータ（減衰器）５
２と、ホモジナイザを含む光学系５３と、チャンバ５４
と、ステージ５５とを備えている。レーザ発振器５１は
エキシマレーザ光源を含んでおり、パルス幅が５０ｎｓ
以上のレーザ光５０を間欠的に放射する。ホモジナイザ
等を含む光学系５３はレーザ発振器５１から放射された
レーザ光をアッテネータ５２を介して受け入れ、各辺が
１０ｍｍ以上の矩形断面となるように整形して、半導体
薄膜２に照射する。非単結晶性の半導体薄膜２が予め形
成された絶縁基板１はチャンバ５４内のステージ５５に
搭載されている。ステージ５５はＸＹ方向に移動可能で
ある。本実施形態では、ステージ５５を駆動することに
より、矩形断面の辺が部分的に重なるようにレーザ光５
０を半導体薄膜２に対して相対的にステップ移動しなが
らその表面を逐次照射する。なお、半導体薄膜２表面の
同一部分に重ねて照射されるレーザ光５０が所望の回数
になるように一回のステップ移動毎のレーザ光の照射回
数を設定しておくことが好ましい。なお、アッテネータ
５２はレーザ発振器５１から放出したレーザ光のエネル
ギーを調整するために用いられる。光学系５３はレーザ
光を矩形断面に整形すると共に、矩形断面内でエネルギ
ーが均一に分布するように調整する。チャンバ５４は窒
素ガス等不活性雰囲気に保たれている。本発明に用いる
レーザアニール装置は比較的大出力であり５０ｎｓ以上
の発光時間を有するレーザパルスを出力可能である。こ
れに対し、従来のレーザアニール装置は発光時間が２０
乃至５０ｎｓｅｃ程度のレーザパルスを出力するもので
あり、結晶欠陥の除去には力不足である。
【００２１】図２は、レーザ光のパルス幅を模式的に表
わしたものである。本明細書では、レーザ光のピークレ
ベルに対して１０％のレベルの幅をパルス幅と定義して
いる。（ａ）に示すように、従来の結晶化アニールに用
いたエキシマレーザ光源はパルス幅が５０ｎｓ未満であ
る。これに対し本発明に用いられるエキシマレーザ光源
から放射するレーザ光のパルス幅は（ｂ）に示すよう
に、５０ｎｓを越えており、典型的には２００ｎｓ程度
である。なお、ここではパルス波形によらずピークレベ
ルに対して１０％のレベルの幅を測定することを示す為
に図２（ａ）、（ｂ）で異なるパルス波形を示した。予
って、本来パルス波形とパルス幅に何の相関も無い。つ
まり（ａ）の様なパルス波形で50ｎｓを超えるパルス幅
を持つものでも良い。
【００２２】以下の表１はアニール工程に用いるレーザ
アニール装置の性能を示したものである。
【００２３】
【表１】
【００２４】レーザアニール装置Ａは従来用いていたも
のであり、パルス幅は２５ｎｓでレーザ光を幅が１ｍｍ
のラインビームに整形して、ラインビームの幅方向に走
査しながら半導体薄膜を照射する。ラインビームの走査
は照射領域が部分的に重なるように行い、同一個所に５
０回照射が行なわれるようにオーバラップさせてある。
この結果得られた多結晶シリコンの最大粒径は３５０ｎ
ｍであった。レーザアニール装置Ｂも従来用いられてい
たものであり、パルス幅は４５ｎｓである。これも幅寸
法が１ｍｍのラインビームに整形してオーバラップさせ
ながら半導体薄膜に照射した。この結果得られた多結晶
シリコン半導体薄膜の最大粒径は３５０ｎｍである。こ
れに対しレーザアニール装置Ｃは本発明に用いられたも
のであり、パルス幅は２２０ｎｓである。パルス幅が２
２０ｎｓのレーザ光を１０ｍｍ×１０ｍｍの矩形断面に
整形し、その辺が重なるようにＸＹ方向に走査しながら
照射を行なった。一回のステップ移動につき１０回繰り
返してレーザ光をパルス照射した。この結果得られた多
結晶シリコン半導体薄膜の最大粒径は１５００ｎｍに達
する。
【００２５】表２はレーザアニール装置Ｃの照射回数と
粒径との関係を表わしている。即ちレーザアニール装置
Ｃを用いて同一個所に同一エネルギーでレーザ光を照射
したときの照射回数と、得られた粒径を実験的に調べた
ものである。多結晶シリコンの粒径は照射回数と共に増
大し１０回程度でほぼ一定となる。１０回を越えて照射
回数を増やしても結晶粒径に大差はなくなり、飽和状態
となる。
【００２６】
【表２】
【００２７】図３は表１及び表２に示したレーザアニー
ル装置Ｃを用いて、ガラス基板上に成膜された非晶質シ
リコンを均一に多結晶シリコンに転換した実施例を模式
的に表わしたものである。レーザ光の断面積より大きな
絶縁基板１に成膜された半導体薄膜を照射する場合に
は、レーザ光を絶縁基板１に対して相対的に走査する必
要がある。（ａ）に示すように、この例では各辺が１０
ｍｍを越える矩形断面に整形されたレーザ光を同一個所
に４回照射している。基板１のある個所をレーザ光が４
回照射した後、（ｂ）に示すように照射領域が辺と辺で
わずかに重なるように移動し、次の箇所をまた４回照射
する。この結果、矩形断面の辺と辺が重なる部分は８回
照射領域となる。ここで、ある一個所で照射するレーザ
光のエネルギーは４ショットととも同一に設定してもよ
いし、条件によっては４ショットのエネルギーを適当に
変えてもよい。また、ここでは４ショット照射中絶縁基
板１を搭載するステージは移動しない例を説明している
が、１ショット照射毎にステージを移動させてもよい
し、照射中常にステージを移動させてもよい。このよう
に照射すると、（ｂ）に示したように、ショットとショ
ットの重なり部分で８回照射される領域と、（ｃ）に示
すように１６回照射される領域ができる。この場合、表
２を参照すれば明らかなように、絶縁基板１の面内に亘
って３５０ｎｍから１５００ｎｍの粒径の多結晶シリコ
ンが得られる。
【００２８】アクティブマトリクス型の表示装置に用い
られる薄膜トランジスタの面内均一性に対する要求は、
当該表示装置の仕様や組み込まれる回路構成によって異
なる。より均一で大粒径の多結晶シリコンが必要な高性
能のアクティブマトリクス型表示装置を作製するには、
同一個所に１０回程度ずつレーザ光を照射すればよい。
そうすれば、ガラス基板の全面に亘ってほぼ１５００ｎ
ｍという非常に均一な粒径の多結晶シリコンを作成する
ことができる。
【００２９】あまり高い品質を求めない表示装置につい
ては、図４に示した照射方法を採用してもよい。この場
合ガラス基板面内には１回照射される部分（ａ）、２回
照射される部分（ｂ）及び４回照射される部分（ｃ）が
でき、多結晶シリコンの粒径のばらつきは表２を参照す
ると１４０乃至３５０ｎｍとなる。前述したように、表
示装置の仕様や内蔵されている回路構成によっては、こ
の程度の粒径のばらつきがあっても十分アクティブマト
リクス型表示装置に使用し得る薄膜トランジスタを作製
することができる。
【００３０】図５は、本発明に係る薄膜半導体装置の製
造方法の実施例を示す工程図である。ここでは、ボトム
ゲート構造の薄膜トランジスタの製造方法を示す。まず
（ａ）に示すように、ガラス等からなる絶縁基板１の上
にＡｌ，Ｔａ，Ｍｏ，Ｗ，Ｃｒ，Ｃｕまたはこれらの合
金を１００乃至２００ｎｍの厚みで形成し、パタニング
してゲート電極５に加工する。
【００３１】次いで（ｂ）に示すように、ゲート電極５
の上にゲート絶縁膜を形成する。本例では、ゲート絶縁
膜はゲート窒化膜３（ＳｉＮx ）／ゲート酸化膜４（Ｓ
ｉＯ 2 ）の二層構造を用いた。ゲート窒化膜３はＳｉＨ
4 ガスとＮＨ3 ガスの混合物を原料気体として用い、プ
ラズマＣＶＤ法（ＰＣＶＤ法）で成膜した。尚、プラズ
マＣＶＤに変えて常圧ＣＶＤ、減圧ＣＶＤを用いてもよ
い。本実施例では、ゲート窒化膜３を５０ｎｍの厚みで
堆積した。ゲート窒化膜３の成膜に連続してゲート酸化
膜４を約２００ｎｍの厚みで成膜する。さらにゲート酸
化膜４の上に連続的に非晶質シリコンからなる半導体薄
膜２を約３０乃至８０ｎｍの厚みで成膜した。二層構造
のゲート絶縁膜と非晶質半導体薄膜２は成膜チャンバの
真空系を破らず連続成膜した。以上の成膜でプラズマＣ
ＶＤ法を用いた場合には、４００乃至４５０℃の温度で
窒素雰囲気中１時間程度加熱処理を行い、非晶質半導体
薄膜２に含有されていた水素を放出する。いわゆる脱水
素アニールを行なう。次いでレーザ光５０を照射し、非
晶質半導体薄膜２を結晶化する。レーザ光５０としては
エキシマレーザビームを用いることができる。いわゆる
レーザアニールは６００℃以下のプロセス温度で半導体
薄膜を結晶化するための有力な手段である。本実施例で
は、パルス状に励起され矩形状に整形されたレーザ光５
０を非晶質半導体薄膜２に照射して結晶化を行なう。レ
ーザ光５０のパルス幅は５０ｎｓを越え、矩形断面のサ
イズは１０ｍｍ×１０ｍｍを越える。例えば、パルス幅
は２２０ｎｓに設定され、矩形断面は３０ｍｍ×７０ｍ
ｍに設定される。
【００３２】（ｃ）に示すように、前工程で結晶化され
た多結晶半導体薄膜２の上に例えばプラズマＣＶＤ法で
ＳｉＯ2 を約１００ｎｍ乃至３００ｎｍの厚みで形成す
る。このＳｉＯ2 を所定の形状にパタニングしてエッチ
ングストッパー膜１６に加工する。この場合、裏面露光
技術を用いてゲート電極５と整合するようにエッチング
ストッパー膜１６をパタニングしている。エッチングス
トッパー膜１６の直下に位置する多結晶半導体薄膜２の
部分はチャネル領域Ｃｈとして保護される。続いて、エ
ッチングストッパー膜１６をマスクとしてイオンドーピ
ングにより不純物（たとえばＰ＋イオン）を半導体薄膜
２に注入し、ＬＤＤ領域を形成する。この時のドーズ量
は例えば６×１０12乃至５×１０13／ｃｍ2 である。さ
らにストッパー膜１６及びその両側のＬＤＤ領域を被覆
するようにフォトレジストをパタニング形成したあと、
これをマスクとして不純物（たとえばＰ＋イオン）を高
濃度で注入し、ソース領域Ｓ及びドレイン領域Ｄを形成
する。不純物注入には、例えばイオンドーピングを用い
ることができる。これは質量分離をかけることなく電界
加速で不純物を注入するものであり、本実施例では１×
１０15／ｃｍ2 程度のドーズ量で不純物を注入し、ソー
ス領域Ｓ及びドレイン領域Ｄを形成した。尚、図示しな
いが、Ｐチャネルの薄膜トランジスタを形成する場合に
は、Ｎチャネル型薄膜トランジスタの領域をフォトレジ
ストで被覆したあと、不純物をＰ＋イオンからＢ＋イオ
ンに切換えドーズ量１×１０15／ｃｍ2 程度でイオンド
ーピングすればよい。
【００３３】このあと、多結晶半導体薄膜２に注入され
た不純物を活性化する。尚ここでも、エキシマレーザ光
源を用いたレーザ活性化アニールが行なわれる。即ち、
エキシマレーザのパルスを二次元的に走査しながらガラ
ス基板１に照射して、多結晶半導体薄膜２に注入されて
いた不純物を活性化する。
【００３４】最後に（ｄ）に示すように、ＳｉＯ2 を約
２００ｎｍの厚みで成膜し、層間絶縁膜６とする。層間
絶縁膜６の形成後、ＳｉＮx をプラズマＣＶＤ法で約２
００乃至４００ｎｍ成膜し、パシベーション膜（キャッ
プ膜）８とする。この段階で窒素ガス又はフォーミング
ガス中又は真空中雰囲気下で３５０℃程度の加熱処理を
１時間行い、層間絶縁膜６に含まれる水素原子を半導体
薄膜２中に拡散させる。この後、コンタクトホールを開
口し、Ｍｏ，Ａｌなどを２００乃至４００ｎｍの厚みで
スパッタした後、所定の形状にパタニングして配線電極
７に加工する。さらに、アクリル樹脂などからなる平坦
化層１０を１μｍ程度の厚みで塗布したあと、コンタク
トホールを開口する。平坦化層１０の上にＩＴＯやＩＸ
Ｏ等からなる透明導電膜をスパッタした後、所定の形状
にパタニングして画素電極１１に加工する。
【００３５】図６を参照して本発明に従って製造した薄
膜トランジスタを用いたアクティブマトリクス型表示装
置の一例を説明する。図示するように、本表示装置は一
対の絶縁基板１０１，１０２と両者の間に保持された電
気光学物質１０３とを備えたパネル構造を有する。電気
光学物質１０３としては、例えば液晶材料を用いる。下
側の絶縁基板１０１には画素アレイ部１０４と駆動回路
部とが集積形成されている。駆動回路部は垂直スキャナ
１０５と水平スキャナ１０６とに分かれている。また、
絶縁基板１０１の周辺部上端には外部接続用の端子部１
０７が形成されている。端子部１０７は配線１０８を介
して垂直スキャナ１０５及び水平スキャナ１０６に接続
している。画素アレイ部１０４には行状のゲート配線１
０９と列状の信号配線１１０が形成されている。両配線
の交差部には画素電極１１１とこれを駆動する薄膜トラ
ンジスタ１１２が形成されている。薄膜トランジスタ１
１２のゲート電極は対応するゲート配線１０９に接続さ
れ、ドレイン領域は対応する画素電極１１１に接続さ
れ、ソース領域は対応する信号配線１１０に接続してい
る。ゲート配線１０９は垂直スキャナ１０５に接続する
一方、信号配線１１０は水平スキャナ１０６に接続して
いる。画素電極１１１をスイッチング駆動する薄膜トラ
ンジスタ１１２及び垂直スキャナ１０５と水平スキャナ
１０６に含まれる薄膜トランジスタは、本発明に従って
作製されたものである。更には、垂直スキャナや水平ス
キャナに加え、ビデオドライバやタイミングジェネレー
タも絶縁基板１０１内に集積形成することも可能であ
る。
【００３６】図８は、本発明の第二目的に関連した薄膜
トランジスタの製造方法の要部を示す工程図である。薄
膜トランジスタは半導体薄膜と、その一面に重ねられた
ゲート絶縁膜と、ゲート絶縁膜を介して半導体薄膜に重
ねられたゲート電極とを含む積層構造を有し、絶縁基板
上に形成される。この薄膜トランジスタは以下の工程に
従って製造される。まず工程（１）で、非晶質性の半導
体薄膜又は比較的小粒径の結晶粒からなる多結晶性の半
導体薄膜２を絶縁基板１上に堆積する。例えばＬＰＣＶ
Ｄ法で多結晶シリコンからなる半導体薄膜２を４０乃至
７５ｎｍの厚みで成膜する。この後電界加速されたＳｉ
＋を半導体薄膜２に注入し、これを一旦非晶質化する。
続いて半導体薄膜２を熱処理して比較的大粒径の結晶粒
を固相成長させる。例えば、６００℃で１２時間熱処理
を行なうことにより、結晶粒径は１０００乃至２０００
ｎｍ程度に成長する。次に工程（２）に進み、１００ｎ
ｓ以上の発光時間を有するパルス状のレーザ光を用い、
大粒径の結晶粒の破壊を招かない程度のエネルギーを半
導体薄膜２に照射して、結晶粒に残留する欠陥を除去す
る。具体的には、発光時間（緩和時間）が２００ｎｓｅ
ｃのエキシマレーザ光源を用い、５００乃至６００ｍＪ
／ｃｍ2 相当のエネルギーを照射して、結晶欠陥を除去
する様にした。この際、固相成長で得られた結晶が完全
に溶融しない条件でエキシマレーザアニール（ＥＬＡ）
を行なうことが重要である。この後工程（３）に進み、
半導体薄膜２を素子領域の形状に合わせてパタニングす
る。島状にパタニングされた半導体薄膜２をゲート絶縁
膜３で被覆する。工程（４）に進みゲート絶縁膜３の上
にゲート電極５を形成する。ゲート電極５をマスクとし
てセルフアライメントにより不純物を半導体薄膜２に注
入することで、トップゲート構造の薄膜トランジスタが
得られる。なお、本発明はトップゲート構造の薄膜トラ
ンジスタだけではなく、ボトムゲート構造の薄膜トラン
ジスタにも応用可能であることは言うまでもない。
【００３７】場合によっては工程（２）の後工程（３）
の前に、追加の固相成長工程を行なってもよい。即ち、
半導体薄膜２を再び熱処理して更に大粒径の結晶粒を固
相成長させることもできる。ＥＬＡによって転位などの
結晶欠陥が減少し、且つ薄膜中のストレスが緩和された
状態で、追加の固相成長を行なうことにより粒径が一層
拡大可能である。更に好ましくは、追加の固相成長工程
の後、再びパルス状のレーザ光を用いて大粒径の結晶粒
の破壊を招かない程度のエネルギーを半導体薄膜２に照
射し、追加の固相成長工程で生じた欠陥を除去する。固
相成長プロセスでは結晶中に転位が多く見られる。これ
は薄膜トランジスタにとって移動度を減少させる要因の
一つとなる。エキシマレーザ光を用いて半導体薄膜を短
時間（例えば２００ｎｓｅｃ）加熱することで、この転
位を消滅することができる。６００℃の温度で１２時間
固相成長を行なうと結晶粒は１０００ｎｍ以上になる。
この後本発明に従ってレーザアニールを行なうことで薄
膜トランジスタの移動度が高くなる。逆に、従来と同程
度の移動度で良い場合には、固相成長の条件を緩和し
て、時間を短くするか加熱温度を下げるかしてもよい。
これに合わせてレーザアニールのエネルギーを調節する
ことが好ましい。
【００３８】図９は、レーザアニール工程における照射
エネルギーと薄膜トランジスタの移動度との関係を示す
実測データである。グラフから明らかな様に、照射エネ
ルギーが５００乃至６００ｍＪ／ｃｍ2 相当の範囲でレ
ーザアニールを行なうと、固相成長で得られた結晶粒が
そのまま保存されるので、１３０ｃｍ2 ／Ｖｓ程度の移
動度が得られる。照射エネルギーが６００ｍＪ／ｃｍ2
を超えるとレーザアニールにより結晶が溶融するので、
固相成長で得られた大粒径が維持できず、移動度は１０
ｃｍ2 ／Ｖｓ以下になってしまう。又、照射エネルギー
が４００ｍＪ／ｃｍ2 以下になると、結晶欠陥の除去が
不十分となり、移動度は高くならない。
【００３９】上述した実施例では、固相成長により半導
体薄膜を結晶化している。これに代えて、所謂触媒ＣＶ
Ｄ法により直接絶縁基板の上に多結晶半導体薄膜を成膜
することもできる。触媒ＣＶＤ法で成膜された多結晶半
導体薄膜にレーザアニールを施すことで結晶粒中に内在
する欠陥を除去することができる。触媒ＣＶＤ法は、絶
縁基板近傍に置かれた加熱触媒体に原料ガスを吹き付
け、触媒体と原料ガスとの接触分解反応を用いて原料ガ
スの全部又は一部を分解し、その分解された堆積種を絶
縁基板まで移送することにより、プラズマも光励起過程
をも用いずに、基板自体の温度を低温に保ったまま多結
晶シリコンからなる半導体薄膜を生成する方法である。
図１０は触媒ＣＶＤ法による多結晶シリコン半導体薄膜
の生成方法の説明図である。図１０において、７１は反
応室である。７３は触媒体であって、タングステンなど
のヒータである。７４は原料ガス供給管であって、原料
ガスを供給するものである。原料ガスは、シラン、ジシ
ランなどのシラン系のシラン化合物と、水素ガスなどの
他の物質のガスの混合ガスである。７５はヒータであっ
て、絶縁基板１を加熱するものである。７６は電力供給
源であって、触媒体７３に電力を供給するものである。
係る構成において、絶縁基板１はヒータ７５により５０
０℃程度の低温で加熱されている。原料ガスが原料ガス
供給管７４に供給される。原料ガスは触媒体７３と接触
し、原料ガスの内のシリコン化合物の全部もしくは一部
が接触により分解されてシリコン（Ｓｉ）の種を生成す
る。分解されたＳｉの種及び分解されなかったシリコン
化合物及び他の物質のガス（水素ガス等）が基板１に移
動する。そして、Ｓｉの種は絶縁基板１の表面に堆積
し、多結晶シリコンからなる半導体薄膜２を生成する。
尚、触媒ＣＶＤ法は、例えば特開平８-２５０４３８号
公報に開示されている。
【００４０】図１１乃至図１３を参照して、本発明に係
る薄膜トランジスタの製造方法の実施例を説明する。本
実施例はプロセス温度が８５０℃以上に達する高温プロ
セスで、トップゲート構造の薄膜トランジスタを形成す
る。但し、本発明はこれに限られるものではなく、例え
ばプロセス温度が６００℃以下の低温プロセスで、ボト
ムゲート構造の薄膜トランジスタを形成する場合にも適
用可能である。まず図１１の工程（Ａ）で、石英からな
る絶縁基板１の上に半導体薄膜２を形成する。これは、
ＬＰＣＶＤにより比較的小粒径の多結晶シリコンを６０
０℃乃至７００℃の成膜温度で７５ｎｍの厚みに堆積し
た。工程（Ｂ）に進み、イオンインプランテーションに
よりＳｉイオンを半導体薄膜２に打ち込んで多結晶シリ
コンを一旦非晶質化する。ここではＳｉイオンの加速エ
ネルギーを４０ｋｅＶと６０ｋｅＶに設定して２回イオ
ンインプランテーションを行なった。工程（Ｃ）に進
み、固相成長法（ＳＰＧ）により、半導体薄膜２を非晶
質シリコンから比較的大粒径の多結晶シリコンに転換す
る。この時の処理条件は６００℃で１２時間加熱した。
工程（Ｄ）に進み、一回目のＥＬＡを行なって、半導体
薄膜２の結晶粒に含まれる欠陥を取り除いた。この時の
条件は、発光時間（緩和時間）が２００ｎｓｅｃのエキ
シマレーザ光を用い、５００乃至６００ｍＪ／ｃｍ2 相
当のエネルギーを照射した。工程（Ｅ）に進み、二回目
のＳＰＧを行なって、半導体薄膜２に含まれる結晶粒を
更に大粒径化した。工程（Ｆ）に進み、二回目のＥＬＡ
を行ない、二回目のＳＰＧで生じた結晶欠陥を取り除い
た。この後工程（Ｇ）に進み、半導体薄膜２を個々の薄
膜トランジスタの素子領域の形状に合わせてパタニング
する。このパタニングではフォトリソグラフィ及びエッ
チングを用いる。更に半導体薄膜２の表面にゲート絶縁
膜３を形成する。具体的には酸素ガス雰囲気中で半導体
薄膜２を１０００℃で６０分加熱する。これにより、半
導体薄膜２の表面が熱酸化され、６０ｎｍ程度の厚みで
二酸化シリコンからなるゲート絶縁膜３が形成される。
この結果、半導体薄膜２の厚みは４５ｎｍまで小さくな
る。
【００４１】図１２の工程（Ｈ）に進み、ゲート絶縁膜
３の上に更にゲート絶縁膜４を重ねる。これは８００℃
の処理温度でＣＶＤによりＨＴＯ（Ｈｉｇｈ Ｔｅｍｐ
ｅｒｔｕｒｅ Ｏｘｉｄｅ）を３０ｎｍ堆積した。更に
１０００℃で１０分加熱し、ＨＴＯからなるゲート絶縁
膜４を緻密化する。工程（Ｉ）に進み、ゲート絶縁膜４
の上にゲート電極５を形成する。具体的には多結晶シリ
コンを３５０乃至４５０ｎｍの厚みでＣＶＤにより成膜
した後、所定の形状にパタニングしてゲート電極５に加
工する。ゲート電極５には１０００℃の処理温度で不純
物リンを拡散し、低抵抗化を図っている。工程（Ｊ）に
進み、ゲート電極５をマスクとして不純物Ａｓをイオン
インプランテーションにより例えば３×１０15／ｃｍ2
のドーズ量で半導体薄膜２に注入する。これにより、Ｎ
チャネル型薄膜トランジスタのソース領域Ｓ及びドレイ
ン領域Ｄが形成される。ゲート電極５の直下でソース領
域Ｓ及びドレイン領域Ｄの間にはチャネル領域ＣＨが残
される。なお、Ｐチャネル型の薄膜トランジスタを形成
する場合には、イオンインプランテーションにより不純
物Ｂを例えば１×１０15／ｃｍ2 のドーズ量で半導体薄
膜２に注入すればよい。工程（Ｋ）に進み、ゲート電極
５を第１層間絶縁膜６で被覆する。ここではリンを４％
含んだＰＳＧをＬＰＣＶＤにより４００℃の温度で６０
０ｎｍ堆積した。この後熱処理又はレーザ光照射により
半導体薄膜２を加熱して、ソース領域Ｓ及びドレイン領
域Ｄに注入された不純物を活性化した。
【００４２】図１３の工程（Ｌ）に進み、第１層間絶縁
膜６にコンタクトホールを開口する。その後アルミニウ
ムを６００ｎｍの厚みでスパッタリングにより堆積し、
所定の形状にパタニングして配線電極７に加工する。工
程（Ｍ）に進み、ＰＳＧなどを堆積して第２層間絶縁膜
８を形成し、配線電極７を被覆する。工程（Ｎ）に進
み、第２層間絶縁膜８の上にＴｉをスパッタリングして
遮光膜９とする。工程（Ｏ）に進み、フォーミングガス
雰囲気中で９０分程度４００℃で加熱処理を行ない、第
２層間絶縁膜８に含有されていた水素を半導体薄膜２に
拡散させる。所謂水素化処理により、薄膜トランジスタ
の動作特性が安定化する。なお、フォーミングガスは４
％程度の水素を含んだ窒素ガスである。以上により、ト
ップゲート構造の薄膜トランジスタが完成する。なお、
この薄膜トランジスタを画素のスイッチング素子に用い
る場合には、遮光膜９を所定の形状にパタニングした
後、これに接続してＩＴＯなどの透明導電膜からなる画
素電極を形成する。
【００４３】ここで薄膜トランジスタの活性層になる半
導体薄膜の低温プロセス化について説明する。従来、シ
リコンなどの半導体薄膜を６００℃以下の低温で成膜す
る為、プラズマＣＶＤ法が採用されていた。プラズマＣ
ＶＤ法は真空排気可能な反応室内にモノシランなどの原
料気体を導入し、高周波を印加して、原料ガスを水素と
珪素に分解する。分解された珪素を絶縁基板上に堆積し
て半導体薄膜を形成する。しかしながら、モノシランは
水素と珪素に完全に分解しないので、珪素原子に一部つ
ながった水素原子が膜中に取り込まれ、半導体薄膜の水
素含有率が極めて高い。又、プラズマＣＶＤで堆積され
た半導体薄膜は一般に非晶質である。水素原子を大量に
含有した非晶質のシリコンを多結晶に転換する為、低温
プロセスの一環としてレーザアニールが行われる。しか
し、膜中に水素が大量に含まれている為、レーザアニー
ルで瞬間的に加熱された際、水素の突沸などが生じ、製
造上の問題となっている。又、プラズマＣＶＤは基本的
に高周波を利用して原料ガスを分解する為、大面積の基
板の全体に亘って均一に半導体薄膜を成長させることが
困難である。
【００４４】この様なプラズマＣＶＤ法の欠点に鑑み、
本発明では触媒ＣＶＤとレーザアニールを組み合わせて
高品質の多結晶半導体薄膜を低温プロセスで作成可能に
している。以下、図１４を参照して本発明に係る半導体
薄膜の作成方法を説明する。（Ａ）に示す様に、本作成
方法に用いる製造装置は、図１に示したレーザアニール
装置と図１０に示した触媒ＣＶＤ装置を一体化した構造
となっている。但し、本発明はこれに限られるものでは
なく別体の触媒ＣＶＤ装置とレーザアニール装置を順次
用いて半導体薄膜を作成してもよい。この製造装置は真
空排気可能な反応室７１を用いて組立てられており、そ
の底部にはステージ５５とこれを左右に駆動する駆動機
構５７とが配置されている。ステージ５５の上部にはガ
ラス板などからなる絶縁基板１が搭載されている。
（Ａ）はステージ５５が左側に位置しており、触媒ＣＶ
Ｄにより半導体薄膜が成膜される。反応室７１の上部に
は原料供給管７４が取り付けられている。反応室７１内
部に挿入された原料供給管７４の先端には偏平形状のノ
ズル７４２が取り付けられている。ノズル７４２の内部
にはガス分散板７４１が装着されている。供給管７４を
介して導入された原料ガスはノズル７４２により反応室
７１内に噴射される。ノズル７４２とステージ５５との
間には基板１から４乃至５ｃｍ上の所に、触媒体７３が
配されている。この触媒体７３はタングステンなどのワ
イヤをコイル状に巻いたもので、例えば１６００から１
８００℃に加熱する。反応室７１を真空排気して減圧状
態にすると共にステージ５５に格納されたヒータで絶縁
基板１を３００乃至４００℃程度に加熱する。ここで、
ノズル７４２から噴射された原料ガスは触媒体７３の表
面で接触分解し、絶縁基板１上に膜が堆積する。原料ガ
スはモノシランと水素の混合物又はモノシラン単体を使
う。この触媒ＣＶＤ法では、絶縁基板１を４００℃以下
の低温に保ったまま、原料ガス自体は非常に高温な状態
で触媒体７３によりほぼ完全に水素と珪素に分解する
為、堆積した膜は緻密で多結晶性を有し、且つ水素の含
有量が１％以下となる。
【００４５】（Ｂ）に示す様に、触媒ＣＶＤによる半導
体薄膜の成膜が終わると、ステージ５５は絶縁基板１を
搭載したまま、駆動機構５７により反応室７１の左側か
ら右側に移動する。この際、反応室７１の真空排気状態
を破ることが無いので、製造プロセスの効率化につなが
る。反応室７１の上部には紫外線に対して透明な特殊ガ
ラス５０１が嵌め込まれており、その上には図１に示し
た様なレーザアニール装置５００が搭載されている。レ
ーザアニール装置５００はエキシマレーザ光源を含んで
おり、パルス幅が１００ｎｓ以上のレーザ光５０を間欠
的に放射し、絶縁基板１に形成された多結晶シリコンか
らなる半導体薄膜２を改質する。レーザ光５０は矩形断
面となる様に整形されており、半導体薄膜２にステップ
状に照射される。ステージ５５はＸＹ方向に移動可能で
ある。ステージ５５を駆動することにより、矩形断面が
部分的に重なる様にレーザ光５０を半導体薄膜２に対し
て相対的にステップ移動しながらその表面を逐次照射す
る。これにより、結晶粒に含まれる欠陥を除去して、高
品質の多結晶シリコンを得ることができる。この際、結
晶粒の破壊を招かない程度のエネルギーでレーザ光５０
を照射して結晶粒に存在する欠陥を除去して半導体薄膜
２の改質を行うことができる。尚、この様にして改質さ
れた半導体薄膜２を薄膜トランジスタの活性層として用
いる場合には、半導体薄膜２の厚みは５０ｎｍ以下に設
定することが好ましい。
【００４６】場合によっては、触媒ＣＶＤとレーザアニ
ールを交互に繰り返して、半導体薄膜２を所望の厚みに
なるまで重ねることもできる。例えば、１回の触媒ＣＶ
Ｄで１０ｎｍ程度の厚みの半導体薄膜２を堆積し、これ
を５回繰り返すことで、５０ｎｍの厚みを有する半導体
薄膜２を形成することができる。この方法では、レーザ
アニールにより改質された半導体薄膜の表面に更に半導
体薄膜を重ねていくので、下地の改質された膜を核とし
てより良い結晶粒が成長していく。更に本発明によれ
ば、触媒を用いた化学気相成長法とレーザアニール法と
を組み合わせることで低温プロセスにより高品質の多結
晶半導体薄膜を効率的に作成することが可能になる。
【００４７】図１５を参照して、本発明の第三目的に関
連する薄膜トランジスタの製造方法を詳細に説明する。
まず（ａ）に示す様に、絶縁基板１の上にバッファ層と
なる二層の下地膜１６ａ，１６ｂをプラズマＣＶＤ法に
より連続成膜する。一層目の下地膜１６ａはＳｉＮx か
らなり、その膜厚は１００乃至２００ｎｍである。又、
二層目の下地膜１６ｂはＳｉＯ2 からなり、その膜厚は
同じく１００ｎｍ乃至２００ｎｍである。このＳｉＯ2
からなる下地膜１６ｂの上に減圧化学気相成長法（ＬＰ
−ＣＶＤ法）で多結晶シリコンからなる半導体薄膜２を
４０乃至１００ｎｍの厚みで成膜する。続いて、Ｓｉ＋
イオンをイオンインプランテーション装置などで電界加
速して半導体薄膜２に注入し、多結晶シリコンを非晶質
化させる。尚、一旦多結晶シリコンを成膜しこれを非晶
質化する方法に代えて、始めから絶縁基板１上に減圧化
学気相成長法（ＬＰ−ＣＶＤ法）又はプラズマＣＶＤ法
あるいはスパッタ法などにより、非晶質シリコンからな
る半導体薄膜２を堆積させてもよい。この後、６３０℃
で１２時間程度、窒素雰囲気中で非晶質シリコンからな
る半導体薄膜２をアニールして固相成長を行なう。この
段階で、半導体薄膜２は多結晶性となり、多結晶シリコ
ンの粒径は１μｍ程度に成長する。尚、固相成長に代
え、図１０に示したＣＶＤ装置を用いて、触媒化学気相
成長により多結晶性の結晶粒を含む半導体薄膜２を直接
形成してもよい。
【００４８】この後、図１に示したレーザアニール装置
を用いて、５０ｎｓ以上の発光時間を有するパルス状の
レーザ光５０を半導体薄膜２に照射して、結晶粒に残留
する欠陥を除去し、更に結晶粒を拡大する。本実施例で
は、大出力のエキシマレーザ光源を備えた図１のレーザ
アニール装置を用いて、多結晶半導体薄膜２に含まれる
結晶欠陥を修復するばかりでなく、結晶粒の更なる拡大
化を図るものであり、薄膜トランジスタの移動度向上に
大きく寄与する。このレーザアニール工程では、結晶粒
が所望のサイズまで拡大するに必要な回数までパルス状
のレーザ光５０の照射を繰り返すことができる。レーザ
アニール工程では、１／６Ｈｚ以上の周期でパルス状の
レーザ光を繰り返し照射し、スループットの短縮化を図
っている。図１に示した高出力のレーザアニール装置は
１／６Ｈｚ以上の速い周期でレーザ光をパルス発信する
能力がある。レーザアニール工程では、４００乃至６０
０ｍＪ／ｃｍ2 のエネルギー密度でレーザ光を半導体薄
膜に照射する。この範囲のエネルギー密度で結晶欠陥の
修復と結晶粒の拡大化が実現できる。図１に示したレー
ザアニール装置は、基本的に５０ｎｓ以上の発光時間を
有するパルス状のレーザ光を放射できる高出力型である
が、好ましくは１００ｎｓ以上の発光時間を有するパル
ス状のレーザ光を用いることで、結晶欠陥の修復及び結
晶粒の拡大化を効率よく行なう。このレーザアニール装
置は大出力を有し、５ｃｍ2 以上の断面積を有するレー
ザ光を一度に半導体薄膜２に照射可能であり、スループ
ットが従来の装置に比べ改善されている。
【００４９】続いて（ｂ）に示す様に結晶欠陥が修復さ
れ且つ結晶粒が大粒径化された多結晶シリコンからなる
半導体薄膜２をアイランド状にパタニングする。この上
に、プラズマＣＶＤ法、常圧ＣＶＤ法、減圧ＣＶＤ法、
ＥＣＲ−ＣＶＤ法、スパッタ法などでＳｉＯ2 を５０乃
至４００ｎｍ成長させ、ゲート絶縁膜４とする。ここで
必要ならば、Ｖｔｈイオンインプランテーションを行な
い、Ｂ＋イオンを例えばドーズ量０．５×１０12乃至４
×１０12／ｃｍ2 程度で半導体薄膜２に注入する。この
場合の加速電圧は８０ＫｅＶ程度である。尚、このＶｔ
ｈイオンインプランテーションはゲート絶縁膜４の成膜
前に行なってもよい。次いでゲート絶縁膜４の上にＡ
ｌ，Ｔｉ，Ｍｏ，Ｗ，Ｔａ，ドープト多結晶シリコンな
ど、あるいはこれらの合金を２００乃至８００ｎｍの厚
みで成膜し、所定の形状にパタニングしてゲート電極５
に加工する。次いでＰ＋イオンを質量分離を用いたイオ
ン注入法で半導体薄膜２に注入し、ＬＤＤ領域を設け
る。このイオン注入はゲート電極５をマスクとして絶縁
基板１の全面に対して行なう。ドーズ量は６×１０12乃
至５×１０13／ｃｍ2 である。尚、ゲート電極５の直下
に位置するチャネル領域Ｃｈは保護されており、Ｖｔｈ
イオンインプランテーションで予め注入されたＢ＋イオ
ンがそのまま保持されている。ＬＤＤ領域に対するイオ
ン注入後、ゲート電極５とその周囲を被覆する様にレジ
ストパタンを形成し、Ｐ＋イオンを質量非分離型のイオ
ンシャワードーピング法で高濃度に注入し、ソース領域
Ｓ及びドレイン領域Ｄを形成する。この場合のドーズ量
は例えば１×１０15／ｃｍ2 程度である。尚、ソース領
域Ｓ及びドレイン領域Ｄの形成は質量分離型のイオン注
入装置を用いてもよい。この後、半導体薄膜２に注入さ
れたドーパントの活性化処理を行なう。この活性化処理
はレーザアニールで行なうことができる。
【００５０】最後に（ｃ）に示す様に、ゲート電極５を
被覆する様にＰＳＧなどからなる層間絶縁膜６を成膜す
る。この層間絶縁膜６にコンタクトホールを開口した
後、Ａｌ−Ｓｉなどをスパッタリングで成膜し、所定の
形状にパタニングして配線電極７に加工する。この配線
電極７を被覆する様に、ＳｉＮx をプラズマＣＶＤ法で
約２００乃至４００ｎｍ堆積しパシベーション膜（キャ
ップ膜）８とする。この段階で窒素ガス中３５０℃の温
度下１時間程度アニールし、層間絶縁膜６に含有された
水素を半導体薄膜２に拡散させる。所謂水素化処理を行
ない薄膜トランジスタの特性を改善する。パシベーショ
ン膜８の上にアクリル樹脂などからなる平坦化層１０を
約１μｍの厚みで塗工後、これにコンタクトホールを開
口する。平坦化層１０の上にＩＴＯやＩＸＯなどからな
る透明導電膜をスパッタリングし、所定の形状にパタニ
ングして画素電極１１に加工する。
【００５１】図１６はパルス状のレーザ光の繰り返し照
射回数（ショット数）と多結晶半導体薄膜２に含まれて
いる結晶粒の粒径との関係を示すグラフである。図１６
に示したデータは実測値であり、エキシマレーザ光源を
用いて５ｃｍ2 以上の断面積を有するレーザ光を１／６
Ｈｚの周期でパルス状に照射している。レーザ光の発光
時間（パルス幅）は２００ｎｓに設定している。グラフ
から明らかな様に、パルス状のレーザ光を５乃至２０回
程度繰り返し照射することで、シリコンの結晶粒が１μ
ｍを超え２μｍに達している。ここで、レーザ光の照射
周波数は大きい方がよく、発光時間は長い方がよい結果
が得られている。一般に、周波数と発光時間により、最
適な照射回数（ショット数）は変化する。
【００５２】図１７はショット数と薄膜トランジスタの
移動度との関係を示す実測データである。グラフから明
らかな様に、ショット数が増えると結晶粒径が大きくな
り、この結果薄膜トランジスタの移動度が改善されてい
る。例えば、ショット数ｎが２０回では、Ｎチャネル型
の薄膜トランジスタの移動度は２００ｃｍ2 ／Ｖ・ｓに
達する。
【００５３】図１８は、レーザ光の照射エネルギー密度
とＮチャネル型薄膜トランジスタの移動度との関係を示
すグラフである。グラフ中帯状の部分は、通常の固相成
長により形成した多結晶シリコンを活性層とする薄膜ト
ランジスタの移動度を示しており、おおよそ８０乃至１
００ｃｍ2 ／Ｖ・ｓの範囲である。これに対し、本発明
では、エキシマレーザ光の１回当たりの照射エネルギー
密度を４００乃至６００ｍＪ／ｃｍ2 に設定すること
で、従来よりも高い移動度が得られる。これを繰り返し
行なうことで、図１７に示した様に２００ｃｍ2 ／Ｖ・
ｓ程度まで移動度を高めることが可能である。
【００５４】
【発明の効果】以上説明したように、本発明の第一面に
よれば、パルス幅が５０ｎｓ以上のエキシマレーザ光を
用いて、ビームサイズを例えば１０ｍｍ×１０ｍｍ以上
に整形し、好ましくは非晶質シリコンからなる半導体薄
膜の同一個所に二回以上照射される部分が生ずるよう
に、ステップ移動しながらエキシマレーザ光を照射す
る。製造対象となるアクティブマトリクス型表示装置の
仕様に合わせて照射回数を選ぶことにより、要求品質に
合った結晶粒径並びに均一性を持った多結晶シリコンを
基板の全面に亘って作り込むことが可能である。これに
より高品質なアクティブマトリクス型の表示装置を作製
することができる。特に、スキャナのみならずビデオド
ライバやタイミングジェネレータなどの周辺回路すべて
をパネル内に内蔵した付加価値のあるいわゆるシステム
オンパネルの作製が可能になり、その効果は極めて大き
い。又、本発明の第二面によれば、１００ｎｓ以上の発
光時間を有するパルス状のレーザ光を用い、結晶粒の破
壊を招かない程度のエネルギーを半導体薄膜に照射し
て、結晶粒に残留する欠陥を除去する。係る処理によ
り、結晶欠陥が少なく大粒径の多結晶シリコンからなる
半導体薄膜を作成でき、薄膜トランジスタの高移動度化
に寄与できる。又、従来と同程度の移動度でよい場合に
は、多結晶半導体薄膜の固相成長時間を短縮でき、生産
性改善につながる。更に本発明によれば、触媒を用いた
化学気相成長法とレーザアニール法とを組み合わせるこ
とで低温プロセスにより高品質の多結晶半導体薄膜を効
率的に作成することが可能になる。さらに、本発明の第
三面によれば、５０ｎｓ以上の発光時間を有するパルス
状のレーザ光を半導体薄膜に照射して、結晶粒に残留す
る欠陥を除去し更に結晶粒を拡大化しているので、絶縁
基板上に結晶欠陥が少なく大粒径の多結晶シリコン薄膜
を作成でき、高移動度の薄膜トランジスタが得られ、周
辺回路をパネル内に内蔵した付加価値の大きい表示デバ
イスなどが製造可能となる。又、表示デバイスなどのシ
ステムに必要な移動度を照射回数で選べる為、移動度が
それ程必要でないデバイスは照射回数を減らすことによ
り、高移動度の必要なデバイスと同じ製造ラインで高ス
ループットに製造可能である。
【図面の簡単な説明】
【図１】本発明に係る薄膜半導体装置の製造方法の要部
を示す模式図である。
【図２】本発明に係る薄膜半導体装置の製造方法に用い
るレーザ光のパルス幅を模式的に表わすグラフである。
【図３】本発明に係る薄膜半導体装置の製造方法に含ま
れるアニール工程を模式的に表わした平面図である。
【図４】同じくアニール工程を模式的に示した平面図で
ある。
【図５】本発明に係る薄膜半導体装置の製造方法の実施
例を示す工程図である。
【図６】図５に示した方法により作製された薄膜半導体
装置を用いたアクティブマトリクス型表示装置を示す模
式的な斜視図である。
【図７】従来のレーザアニール方法を示す模式図であ
る。
【図８】本発明に係る薄膜トランジスタの製造方法の要
部をを示す工程図である。
【図９】レーザ光の照射エネルギーと薄膜トランジスタ
の移動度との関係を示すグラフである。
【図１０】本発明に係る薄膜トランジスタの製造方法に
用いる触媒ＣＶＤ装置を示す模式図である。
【図１１】本発明に係る薄膜トランジスタの製造方法の
実施例を示す工程図である。
【図１２】本発明に係る薄膜トランジスタの製造方法の
実施例を示す工程図である。
【図１３】本発明に係る薄膜トランジスタの製造方法の
実施例を示す工程図である。
【図１４】本発明にかかるシリコン膜の作成方法を示す
模式図である。
【図１５】本発明に係る薄膜トランジスタの製造方法の
別の実施形態を示す工程図である。
【図１６】レーザ光の照射回数と多結晶半導体薄膜の粒
径との関係を示すグラフである。
【図１７】レーザ光の照射回数と薄膜トランジスタの移
動度との関係を示すグラフである。
【図１８】レーザ光の照射エネルギー密度と薄膜トラン
ジスタの移動度との関係を示すグラフである。
【符号の説明】
１・・・絶縁基板、２・・・半導体薄膜、３・・・ゲー
ト絶縁膜、５・・・ゲート電極、６・・・第１層間絶縁
膜、７・・・配線電極、８・・・第２層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高徳 真人 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 林 久雄 愛知県知多郡東浦町緒川上舟木50番地 エ スティ・エルシーディ株式会社内 Ｆターム(参考） 5F052 AA02 BA02 BB07 CA07 DA02 JA10 5F110 AA27 BB01 CC08 DD02 EE02 EE03 EE06 FF02 FF03 FF09 FF30 GG02 GG13 GG45 HJ13 PP03

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板の表面に非単結晶の半導体薄膜
    を形成する成膜工程と、レーザ光を照射して非単結晶の
    該半導体薄膜を多結晶に転換するアニール工程と、多結
    晶の該半導体薄膜を活性層として薄膜トランジスタを集
    積形成する加工工程とを行なう薄膜半導体装置の製造方
    法であって、 前記アニール工程は、エキシマレーザ光源を用いてパル
    ス幅が５０ｎｓ以上のレーザ光を該半導体薄膜に照射す
    る事を特徴とする薄膜半導体装置の製造方法。
  2. 【請求項２】 前記アニール工程は、各辺が所定寸法以
    上の矩形断面となる様にレーザ光を整形した後矩形断面
    の辺が部分的に重なるようにレーザ光をステップ移動し
    ながら半導体薄膜の表面を逐次照射する事を特徴とする
    請求項１記載の薄膜半導体装置の製造方法。
  3. 【請求項３】 前記アニール工程は、半導体薄膜表面の
    同一部分に重ねて照射されるレーザ光が所望の回数にな
    るように一回のステップ移動毎のレーザ光の照射回数を
    設定する事を特徴とする請求項２記載の薄膜半導体装置
    の製造方法。
  4. 【請求項４】 所定の間隙を介して互いに接合した一対
    の基板と、該間隙に保持された電気光学物質とを有し、
    一方の透明基板には対向電極を形成し、他方の絶縁基板
    には画素電極及びこれを駆動する薄膜トランジスタを形
    成した表示装置の製造方法であって、 該絶縁基板の表面に非単結晶の半導体薄膜を形成する成
    膜工程と、レーザ光を照射して非単結晶の該半導体薄膜
    を一旦加熱溶融し冷却過程で多結晶に転換するアニール
    工程と、多結晶の該半導体薄膜を活性層として該薄膜ト
    ランジスタを集積形成する加工工程とを含んでおり、 前記アニール工程は、エキシマレーザ光源を用いてパル
    ス幅が５０ｎｓ以上のレーザ光を該半導体薄膜に照射す
    る事を特徴とする表示装置の製造方法。
  5. 【請求項５】 半導体薄膜と、その一面に重ねられたゲ
    ート絶縁膜と、ゲート絶縁膜を介して該半導体薄膜に重
    ねられたゲート電極とを含む積層構造を絶縁基板に形成
    する薄膜トランジスタの製造方法であって、 多結晶性の結晶粒を含む半導体薄膜を絶縁基板上に形成
    する形成工程と、 １００ｎｓ以上の発光時間を有するパルス状のレーザ光
    を用い、結晶粒の破壊を招かない程度のエネルギーを該
    半導体薄膜に照射して、結晶粒に残留する欠陥を除去す
    るレーザアニール工程とを含むことを特徴とする薄膜ト
    ランジスタの製造方法。
  6. 【請求項６】 前記レーザアニール工程は、５００乃至
    ６００ｍＪ／ｃｍ2のエネルギーでレーザ光を該半導体
    薄膜に照射することを特徴とする請求項５記載の薄膜ト
    ランジスタの製造方法。
  7. 【請求項７】 前記形成工程は、非晶質性の半導体薄膜
    または比較的小粒径の結晶粒からなる多結晶性の半導体
    薄膜を絶縁基板上に堆積する成膜工程と、該半導体薄膜
    を熱処理して比較的大粒径の結晶粒を固相成長させる固
    相成長工程とからなることを特徴とする請求項５記載の
    薄膜トランジスタの製造方法。
  8. 【請求項８】 前記形成工程は、触媒を用いた化学気相
    成長により多結晶性の結晶粒を含む半導体薄膜を絶縁基
    板上に堆積することを特徴とする請求項５記載の薄膜ト
    ランジスタの製造方法。
  9. 【請求項９】 半導体薄膜と、その一面に重ねられたゲ
    ート絶縁膜と、ゲート絶縁膜を介して該半導体薄膜に重
    ねられたゲート電極とを含む積層構造を絶縁基板に形成
    する薄膜トランジスタの製造方法であって、 非晶質性の半導体薄膜または比較的小粒径の結晶粒から
    なる多結晶性の半導体薄膜を絶縁基板上に堆積する成膜
    工程と、 該半導体薄膜を熱処理して比較的大粒径の結晶粒を固相
    成長させる固相成長工程と、 パルス状のレーザ光を用いて、大粒径の結晶粒の破壊を
    招かない程度のエネルギーを該半導体薄膜に照射し、結
    晶粒に残留する欠陥を除去するレーザアニール工程と、 該半導体薄膜を再び熱処理して更に大粒径の結晶粒を固
    相成長させる追加の固相成長工程とを含むことを特徴と
    する薄膜トランジスタの製造方法。
  10. 【請求項１０】 追加の固相成長工程の後、再びパルス
    状のレーザ光を用いて大粒径の結晶粒の破壊を招かない
    程度のエネルギーを該半導体薄膜に照射し、追加の固相
    成長工程で生じた欠陥を除去する追加のレーザアニール
    工程を含むことを特徴とする請求項９記載の薄膜トラン
    ジスタの製造方法。
  11. 【請求項１１】 前記レーザアニール工程は、１００ｎ
    ｓ以上の発光時間を有するパルス状のレーザ光を用いる
    ことを特徴とする請求項９記載の薄膜トランジスタの製
    造方法。
  12. 【請求項１２】 前記レーザアニール工程は、６００ｍ
    Ｊ／ｃｍ2 以下のエネルギーでレーザ光を該半導体薄膜
    に照射することを特徴とする請求項９記載の薄膜トラン
    ジスタの製造方法。
  13. 【請求項１３】 所定の間隙を介して互いに接合した一
    対の基板と、該間隙に保持された電気光学物質とを有
    し、一方の基板には対向電極を形成し、他方の基板には
    画素電極及びこれを駆動する薄膜トランジスタを形成
    し、該薄膜トランジスタを、半導体薄膜とその一面にゲ
    ート絶縁膜を介して重ねられたゲート電極とで形成した
    表示装置の製造方法であって、 非晶質性の半導体薄膜または比較的小粒径の結晶粒から
    なる多結晶性の半導体薄膜を絶縁基板上に堆積する成膜
    工程と、 該半導体薄膜を熱処理して比較的大粒径の結晶粒を固相
    成長させる固相成長工程と、 １００ｎｓ以上の発光時間を有するパルス状のレーザ光
    を用い、大粒径の結晶粒の破壊を招かない程度のエネル
    ギーを該半導体薄膜に照射して、結晶粒に残留する欠陥
    を除去するレーザアニール工程とを含むことを特徴とす
    る表示装置の製造方法。
  14. 【請求項１４】 所定の間隙を介して互いに接合した一
    対の基板と、該間隙に保持された電気光学物質とを有
    し、一方の基板には対向電極を形成し、他方の基板には
    画素電極及びこれを駆動する薄膜トランジスタを形成
    し、該薄膜トランジスタを、半導体薄膜とその一面にゲ
    ート絶縁膜を介して重ねられたゲート電極とで形成した
    表示装置の製造方法であって、 非晶質性の半導体薄膜または比較的小粒径の結晶粒から
    なる多結晶性の半導体薄膜を絶縁基板上に堆積する成膜
    工程と、 該半導体薄膜を熱処理して比較的大粒径の結晶粒を固相
    成長させる固相成長工程と、 パルス状のレーザ光を用いて、大粒径の結晶粒の破壊を
    招かない程度のエネルギーを該半導体薄膜に照射し、結
    晶粒に残留する欠陥を除去するレーザアニール工程と、
    該半導体薄膜を再び熱処理して更に大粒径の結晶粒を固
    相成長させる追加の固相成長工程とを含むことを特徴と
    する表示装置の製造方法。
  15. 【請求項１５】 追加の固相成長工程の後、再びパルス
    状のレーザ光を用いて大粒径の結晶粒の破壊を招かない
    程度のエネルギーを該半導体薄膜に照射し、追加の固相
    成長工程で生じた欠陥を除去する追加のレーザアニール
    工程を含むことを特徴とする請求項１４記載の表示装置
    の製造方法。
  16. 【請求項１６】 触媒を用いた化学気相成長により半導
    体薄膜を４００℃以下の温度で絶縁基板上に形成する形
    成工程と、 １００ｎｓ以上の発光時間を有するパルス状のレーザ光
    を絶縁基板に照射して該半導体薄膜を改質するレーザア
    ニール工程とを行う半導体薄膜の作成方法。
  17. 【請求項１７】 前記形成工程は触媒を用いた化学気相
    成長により結晶粒を含む多結晶性の半導体薄膜を形成
    し、前記レーザアニール工程は該結晶粒の破壊を招かな
    い程度のエネルギーでレーザ光を照射して該結晶粒に存
    在する欠陥を除去して半導体薄膜の改質を行う請求項１
    ６記載の半導体薄膜の作成方法。
  18. 【請求項１８】 前記形成工程は、触媒を用いた化学気
    相成長により水素の含有率が１％以下で厚みが５０ｎｍ
    以下の半導体薄膜を絶縁基板上に形成する請求項１６記
    載の半導体薄膜の作成方法。
  19. 【請求項１９】 前記形成工程は真空排気可能な反応室
    内で半導体薄膜を絶縁基板上に形成し、前記レーザアニ
    ール工程は該反応室の真空状態を破ることなくレーザ光
    を該絶縁基板に照射する請求項１６記載の半導体薄膜の
    作成方法。
  20. 【請求項２０】 前記形成工程と前記レーザアニール工
    程を交互に繰り返して半導体薄膜を所望の厚みになるま
    で重ねる請求項１６記載の半導体薄膜の作成方法。
  21. 【請求項２１】 半導体薄膜と、その一面に重ねられた
    ゲート絶縁膜と、ゲート絶縁膜を介して該半導体薄膜に
    重ねられたゲート電極とを含む積層構造を絶縁基板に形
    成する薄膜トランジスタの製造方法であって、 多結晶性の結晶粒を含む半導体薄膜を絶縁基板上に形成
    する形成工程と、 ５０ｎｓ以上の発光時間を有するパルス状のレーザ光を
    該半導体薄膜に照射して、結晶粒に残留する欠陥を除去
    しさらに結晶粒を拡大するレーザアニール工程とを含む
    ことを特徴とする薄膜トランジスタの製造方法。
  22. 【請求項２２】 前記レーザアニール工程は、結晶粒が
    所望のサイズまで拡大するに必要な回数までパルス状の
    レーザ光の照射を繰り返すことを特徴とする請求項２１
    記載の薄膜トランジスタの製造方法。
  23. 【請求項２３】 前記レーザアニール工程は、１／６Ｈ
    ｚ以上の周期でパルス状のレーザ光を繰り返し照射する
    ことを特徴とする請求項２２記載の薄膜トランジスタの
    製造方法。
  24. 【請求項２４】 前記レーザアニール工程は、４００乃
    至６００ｍＪ／ｃｍ 2 のエネルギー密度でレーザ光を該
    半導体薄膜に照射することを特徴とする請求項２１記載
    の薄膜トランジスタの製造方法。
  25. 【請求項２５】 前記レーザアニール工程は、１００ｎ
    ｓ以上の発光時間を有するパルス状のレーザ光を用いる
    ことを特徴とする請求項２１記載の薄膜トランジスタの
    製造方法。
  26. 【請求項２６】 前記レーザアニール工程は、５ｃｍ2
    以上の断面積を有するレーザ光を該半導体薄膜に照射す
    ることを特徴とする請求項２１記載の薄膜トランジスタ
    の製造方法。
  27. 【請求項２７】 前記形成工程は、非晶質性の半導体薄
    膜または比較的小粒径の結晶粒からなる多結晶性の半導
    体薄膜を絶縁基板上に堆積する成膜工程と、該半導体薄
    膜を熱処理して比較的大粒径の結晶粒を固相成長させる
    固相成長工程とからなることを特徴とする請求項２１記
    載の薄膜トランジスタの製造方法。
  28. 【請求項２８】 前記形成工程は、触媒を用いた化学気
    相成長により多結晶性の結晶粒を含む半導体薄膜を絶縁
    基板上に堆積することを特徴とする請求項２１記載の薄
    膜トランジスタの製造方法。
  29. 【請求項２９】 所定の間隙を介して互いに接合した一
    対の基板と、該間隙に保持された電気光学物質とを有
    し、一方の基板には対向電極を形成し、他方の基板には
    画素電極及びこれを駆動する薄膜トランジスタを形成
    し、該薄膜トランジスタを、半導体薄膜とその一面にゲ
    ート絶縁膜を介して重ねられたゲート電極とで形成した
    表示装置の製造方法であって、 多結晶性の結晶粒を含む半導体薄膜を絶縁基板上に形成
    する形成工程と、 ５０ｎｓ以上の発光時間を有するパルス状のレーザ光を
    該半導体薄膜に照射して、結晶粒に残留する欠陥を除去
    しさらに結晶粒を拡大するレーザアニール工程とを含む
    ことを特徴とする表示装置の製造方法。
JP10366277A 1998-07-17 1998-12-24 薄膜半導体装置の製造方法 Pending JP2000183358A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10366277A JP2000183358A (ja) 1998-07-17 1998-12-24 薄膜半導体装置の製造方法
PCT/JP1999/003843 WO2000004572A1 (fr) 1998-07-17 1999-07-16 Procedes d fabrication d'un dispositif semi conducteur a film mince, d'un affichage, d'un transistor a film mince et d'un film mince semi-conducteur
KR1020017000659A KR100627181B1 (ko) 1998-07-17 1999-07-16 박막 반도체 장치의 제조 방법, 표시 장치의 제조 방법,박막 트랜지스터의 제조 방법 및 반도체 박막의 형성 방법
US09/743,899 US6653179B1 (en) 1998-07-17 1999-07-16 Method for manufacturing a thin film semiconductor device, method for manufacturing a display device, method for manufacturing a thin film transistors, and method for forming a semiconductor thin film
TW088112170A TW429629B (en) 1998-07-17 1999-07-17 Method for fabricating thin film semiconductor apparatus

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP20240798 1998-07-17
JP10-202407 1998-07-17
JP23339198 1998-08-20
JP10-233391 1998-08-20
JP28364598 1998-10-06
JP10-283645 1998-10-06
JP10366277A JP2000183358A (ja) 1998-07-17 1998-12-24 薄膜半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000183358A true JP2000183358A (ja) 2000-06-30

Family

ID=27476108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10366277A Pending JP2000183358A (ja) 1998-07-17 1998-12-24 薄膜半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6653179B1 (ja)
JP (1) JP2000183358A (ja)
KR (1) KR100627181B1 (ja)
TW (1) TW429629B (ja)
WO (1) WO2000004572A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496251B1 (ko) * 2002-11-25 2005-06-17 엘지.필립스 엘시디 주식회사 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법
CN100373561C (zh) * 2001-11-29 2008-03-05 株式会社半导体能源研究所 薄膜晶体管的制造方法
JP2008199042A (ja) * 2008-03-14 2008-08-28 Hitachi Ltd 薄膜半導体装置を用いた画像表示装置の製造方法
JP2010010222A (ja) * 2008-06-24 2010-01-14 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタの製造方法および薄膜トランジスタ
JP2011108987A (ja) * 2009-11-20 2011-06-02 Japan Steel Works Ltd:The 結晶半導体膜の製造方法
JP2016100537A (ja) * 2014-11-25 2016-05-30 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217423A (ja) * 2000-02-01 2001-08-10 Sony Corp 薄膜半導体装置及び表示装置とその製造方法
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
US20020117718A1 (en) * 2001-02-28 2002-08-29 Apostolos Voutsas Method of forming predominantly <100> polycrystalline silicon thin film transistors
KR100503581B1 (ko) * 2001-05-18 2005-07-25 산요덴키가부시키가이샤 박막 트랜지스터 및 액티브 매트릭스형 표시 장치 및이들의 제조 방법
JP2003273016A (ja) * 2002-01-11 2003-09-26 Sharp Corp 半導体膜およびその形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。
ATE362653T1 (de) 2002-03-12 2007-06-15 Hamamatsu Photonics Kk Methode zur trennung von substraten
JP2003332350A (ja) 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
JP4474108B2 (ja) * 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
TW200503057A (en) * 2003-06-11 2005-01-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, method of manufacturing thin film transistor, thin film transistor, and display apparatus
KR100707026B1 (ko) * 2003-11-26 2007-04-11 비오이 하이디스 테크놀로지 주식회사 비정질실리콘막의 결정화 방법
US7208401B2 (en) * 2004-03-12 2007-04-24 Hewlett-Packard Development Company, L.P. Method for forming a thin film
US20050237895A1 (en) * 2004-04-23 2005-10-27 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method for manufacturing semiconductor device
KR100635567B1 (ko) * 2004-06-29 2006-10-17 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US20060220023A1 (en) * 2005-03-03 2006-10-05 Randy Hoffman Thin-film device
TWI395254B (zh) * 2006-01-25 2013-05-01 Air Water Inc Film forming device
KR101240651B1 (ko) * 2006-04-12 2013-03-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP5586199B2 (ja) * 2009-10-02 2014-09-10 三洋電機株式会社 触媒ｃｖｄ装置、膜の形成方法及び太陽電池の製造方法
CN102651311B (zh) * 2011-12-20 2014-12-17 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜
JP2014063897A (ja) * 2012-09-21 2014-04-10 Toshiba Corp 半導体装置の製造方法、アニール装置及びアニール方法
GB201313592D0 (en) * 2013-07-30 2013-09-11 Univ St Andrews Optical modulator with plasmon based coupling
TW201528379A (zh) * 2013-12-20 2015-07-16 Applied Materials Inc 雙波長退火方法與設備
KR101700392B1 (ko) 2015-05-26 2017-02-14 삼성디스플레이 주식회사 레이저빔 어닐링 장치 및 이를 이용한 디스플레이 장치 제조방법
KR102427155B1 (ko) 2015-08-25 2022-07-29 삼성디스플레이 주식회사 레이저 결정화 장치
US11154903B2 (en) * 2016-05-13 2021-10-26 Jiangsu Favored Nanotechnology Co., Ltd. Apparatus and method for surface coating by means of grid control and plasma-initiated gas-phase polymerization
KR102608596B1 (ko) * 2022-07-08 2023-11-30 중앙대학교 산학협력단 Cw 레이저 박막 어닐링 공정 변수 최적화 방법, 이를 이용한 레이저 박막 어닐링 방법 및 이에 의해 제조된 전력 반도체 박막

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP3065825B2 (ja) 1992-10-21 2000-07-17 株式会社半導体エネルギー研究所 レーザー処理方法
JP3249606B2 (ja) * 1992-11-06 2002-01-21 株式会社半導体エネルギー研究所 レーザー処理方法並びに半導体素子およびその作製方法
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
JP3326654B2 (ja) * 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
JP3326650B2 (ja) 1994-05-02 2002-09-24 ソニー株式会社 半導体装置の製造方法
TW345705B (en) * 1994-07-28 1998-11-21 Handotai Energy Kenkyusho Kk Laser processing method
JP3421882B2 (ja) * 1994-10-19 2003-06-30 ソニー株式会社 多結晶半導体薄膜の作成方法
JP3453214B2 (ja) * 1995-03-15 2003-10-06 科学技術振興事業団 触媒ｃｖｄ法による薄膜トランジスタの製造方法および薄膜トランジスタ
JPH1012950A (ja) 1996-06-25 1998-01-16 Toshiba Corp パルスガスレーザ発振装置、レーザアニール装置、半導体装置の製造方法、及び半導体装置
JP4423701B2 (ja) * 1999-06-07 2010-03-03 Ｔｄｋ株式会社 有機ｅｌ表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100373561C (zh) * 2001-11-29 2008-03-05 株式会社半导体能源研究所 薄膜晶体管的制造方法
KR100496251B1 (ko) * 2002-11-25 2005-06-17 엘지.필립스 엘시디 주식회사 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법
JP2008199042A (ja) * 2008-03-14 2008-08-28 Hitachi Ltd 薄膜半導体装置を用いた画像表示装置の製造方法
JP2010010222A (ja) * 2008-06-24 2010-01-14 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタの製造方法および薄膜トランジスタ
JP2011108987A (ja) * 2009-11-20 2011-06-02 Japan Steel Works Ltd:The 結晶半導体膜の製造方法
TWI457989B (zh) * 2009-11-20 2014-10-21 Japan Steel Works Ltd 結晶半導體膜的製造方法
JP2016100537A (ja) * 2014-11-25 2016-05-30 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置

Also Published As

Publication number Publication date
WO2000004572A1 (fr) 2000-01-27
TW429629B (en) 2001-04-11
KR20010071922A (ko) 2001-07-31
KR100627181B1 (ko) 2006-09-22
US6653179B1 (en) 2003-11-25

Similar Documents

Publication Publication Date Title
JP2000183358A (ja) 薄膜半導体装置の製造方法
JP4403599B2 (ja) 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
US6020224A (en) Method for making thin film transistor
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
JP3491571B2 (ja) 半導体薄膜の形成方法
JP4291539B2 (ja) 半導体装置およびその製造方法
JPH0823105A (ja) 表示用半導体チップの製造方法
JP2000315652A (ja) 半導体薄膜の結晶化方法及びレーザ照射装置
US7186601B2 (en) Method of fabricating a semiconductor device utilizing a catalyst material solution
JP3841910B2 (ja) 半導体装置の作製方法
US6440824B1 (en) Method of crystallizing a semiconductor thin film, and method of manufacturing a thin-film semiconductor device
US6593215B2 (en) Method of manufacturing crystalline semiconductor material and method of manufacturing semiconductor device
JP2001044133A (ja) レーザ照射方法及び半導体装置の製造方法
JP2000216088A (ja) 半導体薄膜形成方法及びレ―ザ照射装置
JP2000182956A (ja) 半導体薄膜の結晶化方法及びレーザ結晶化装置
US20060141684A1 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JP2002083768A (ja) 単結晶薄膜の製造方法、単結晶薄膜基板及び半導体装置
JP2000340506A (ja) 半導体薄膜結晶化方法及びレーザ照射装置
JP2004193490A (ja) レーザー照射装置、レーザーの照射方法、及び半導体装置の製造方法
JP2000208415A (ja) 半導体薄膜結晶化方法及びレ―ザ照射装置
JP2002083769A (ja) 半導体薄膜及び半導体薄膜の製造方法
JP3859516B2 (ja) 半導体装置の製造方法
JP2000208416A (ja) 半導体薄膜結晶化方法及びレ―ザ照射装置
KR100990571B1 (ko) 매트릭스 디스플레이 장치용 액티브 플레이트 및 그 제조방법
JP2000208414A (ja) 半導体薄膜製造方法及び半導体薄膜製造装置