KR101240651B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101240651B1
KR101240651B1 KR1020060033134A KR20060033134A KR101240651B1 KR 101240651 B1 KR101240651 B1 KR 101240651B1 KR 1020060033134 A KR1020060033134 A KR 1020060033134A KR 20060033134 A KR20060033134 A KR 20060033134A KR 101240651 B1 KR101240651 B1 KR 101240651B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor
thin film
film transistor
input
Prior art date
Application number
KR1020060033134A
Other languages
English (en)
Other versions
KR20070101697A (ko
Inventor
장영진
심승환
민훈기
정관욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060033134A priority Critical patent/KR101240651B1/ko
Priority to US11/734,630 priority patent/US7880701B2/en
Publication of KR20070101697A publication Critical patent/KR20070101697A/ko
Application granted granted Critical
Publication of KR101240651B1 publication Critical patent/KR101240651B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

본 발명은 기판, 상기 기판 위에 서로 교차되어 있는 제1 및 제2 신호선, 상기 제1 및 제2 신호선과 연결되어 있는 제1 박막 트랜지스터, 상기 제1 신호선 및 상기 제2 신호선과 각각 연결되어 있는 게이트 구동부 및 데이터 구동부, 그리고 상기 게이트 구동부 및 상기 데이터 구동부 중 적어도 하나에 형성되어 있는 제2 박막 트랜지스터를 포함하고, 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터는 각각 제1 반도체 및 제2 반도체를 포함하며, 상기 제1 반도체 및 상기 제2 반도체는 다른 층에 형성되어 있는 표시 장치 및 그 제조 방법에 관한 것이다.
박막 트랜지스터, 전하 이동성, 전류

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개략도이며,
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이고,
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치에서 표시 영역 및 구동 영역에 각각 형성되어 있는 박막 트랜지스터의 구조를 개략적으로 보여주는 단면도이고,
도 4 내지 도 9는 도 2의 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 단면도이고,
도 10은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이고,
도 11은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 단면도이고,
도 12 내지 도 19는 도 11의 유기 발광 표시 장치를 제조 방법을 차례로 도시한 단면도이다.
<도면 부호의 설명>
110: 절연 기판 124a: 표시 제어 전극
124b: 구동 제어 전극 124c: 스위칭 제어 전극
124d: 구동 제어 전극 140, 160: 층간 절연막
154a: 표시 반도체 154b: 구동 반도체
154c: 스위칭 반도체 154d: 구동 반도체
163a,163b,163c,163d,165a,165b,165c,165d: 저항성 접촉 부재
173a: 표시 입력 전극 173b: 구동 입력 전극
173c: 스위칭 입력 전극 173d: 구동 입력 전극
175a: 표시 출력 전극 175b: 구동 출력 전극
175c: 스위칭 출력 전극 175d: 구동 출력 전극
83: 연결 부재 183, 184, 185: 접촉 구멍
191: 화소 전극 270: 공통 전극
361: 격벽 370: 유기 발광 부재
Qp: 표시 영역의 박막 트랜지스터
Qb: 구동 영역의 박막 트랜지스터
Qs: 스위칭 트랜지스터 Qd: 구동 트랜지스터
LD: 유기 발광 다이어드 Vss: 공통 전압
Cst: 유지 축전기
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 활성층을 포함한다. 액정 표시 장치의 경우 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다. 이 때 스위칭 소자는 주사 신호를 전달하는 게이트선과 화소 전극에 인가될 신호를 전달하는 데이터선에 의해 제어된다.
또한 이러한 표시 장치는 게이트선에 게이트 온 전압을 인가하는 게이트 구동부 및 데이터선에 영상 신호를 인가하는 데이터 구동부를 포함한다. 게이트 구동부 및 데이터 구동부에는 복수의 스위칭 소자가 구비되어 있으며. 이는 신호 제어부 따위에서 전송되는 신호를 제어한다.
또한 능동 매트릭스 방식의 유기 발광 표시 장치는 상술한 스위칭 소자 외에 이로부터 전달받은 데이터 전압을 게이트 전압으로 인가하여 발광 소자에 전류를 흘리는 구동 소자를 포함한다.
이와 같은 스위칭 소자 또는 구동 소자는 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 상술한 바와 같이 하나의 표시 장치에는 역할이 다른 복수의 박막 트랜지스터를 포함할 수 있다.
그러나 하나의 표시 장치에 형성되어 있는 복수의 박막 트랜지스터는 각기 다른 특성이 요구된다. 예컨대 일부는 높은 온/오프 전류 비((Ion/Ioff)가 요구되는 반면, 다른 일부는 높은 안정성(stability) 및 이동도(mobility)가 요구된다.
따라서 본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하기 위한 것으로서 각 박막 트랜지스터에 요구되는 특성을 동시에 충족하여 표시 장치의 특성을 개선하는 것이다.
본 발명의 한 실시예에 따른 표시 장치는 제1 박막 트랜지스터를 포함하는 화상 표시부, 그리고 상기 화상 표시부 외곽에 형성되며 제2 박막 트랜지스터를 포함하는 구동부를 포함하고, 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터는 각각 제1 반도체 및 제2 반도체를 포함하며, 상기 제1 반도체와 상기 제2 반도체는서로 다른 층에 형성되어 있다.
또한, 상기 제1 반도체는 비정질 반도체를 포함하고, 상기 제2 반도체는 다결정 반도체를 포함할 수 있다.
또한, 상기 구동부는 제1 신호선과 연결되어 있는 게이트 구동부, 그리고
상기 제1 신호선과 교차하는 제2 신호선과 연결되어 있는 데이터 구동부를 포함하며, 상기 제1 박막 트랜지스터는 상기 제1 및 제2 신호선과 연결될 수 있다.
또한, 상기 제1 박막 트랜지스터는 상기 제1 신호선과 연결되어 있는 제1 입 력 전극, 상기 제1 입력 전극과 상기 제1 반도체 사이에 위치하는 게이트 절연막, 상기 제1 반도체 위에 형성되어 있으며 상기 제2 신호선과 연결되어 있는 제1 입력 전극, 그리고 상기 제1 입력 전극과 마주하는 제1 출력 전극을 포함할 수 있다.
또한, 상기 제2 박막 트랜지스터는 상기 제2 반도체 위에 형성되어 있는 제2 제어 전극, 상기 제2 제어 전극 위에 위치하며 상기 제2 반도체와 각각 연결되어 있는 제2 입력 전극 및 제2 출력 전극을 포함할 수 있다.
또한, 상기 제1 반도체와 상기 제1 입력 전극 사이, 상기 제1 반도체와 상기 제1 출력 전극, 상기 제2 반도체와 상기 제2 입력 전극 사이 및 상기 제2 반도체와 상기 제2 출력 전극 사이에 형성되어 있는 저항성 접촉 부재를 더 포함할 수 있다.
또한, 상기 저항성 접촉 부재는 상기 제1 입력 전극, 상기 제1 출력 전극, 상기 제2 입력 전극 및 상기 제2 출력 전극과 실질적으로 동일한 평면 모양을 가질 수 있다.
또한, 본 발명의 다른 한 실시예에 따른 표시 장치는 기판, 상기 기판 위에 형성되어 있는 제1 및 제2 신호선, 상기 제1 및 제2 신호선과 연결되어 있는 스위칭 박막 트랜지스터, 상기 스위칭 박막 트랜지스터와 연결되어 있는 구동 박막 트랜지스터, 상기 구동 박막 트랜지스터와 연결되어 있는 제1 전극, 상기 제1 전극과 마주하는 제2 전극, 그리고 상기 제1 전극과 상기 제2 전극 사이에 형성되어 있는 발광 부재를 포함하며, 상기 스위칭 박막 트랜지스터는 상기 제1 신호선과 연결되어 있는 제1 제어 전극, 상기 제1 제어 전극 위에 형성되어 있는 제1 반도체, 상기 제1 반도체 위에 형성되어 있으며 상기 제2 신호선과 연결되어 있는 제1 입력 전 극, 그리고 상기 제1 입력 전극과 마주하는 제2 출력 전극을 포함하고, 상기 구동 박막 트랜지스터는 상기 기판 위에 형성되어 있는 제2 반도체, 상기 제2 반도체 위에 형성되어 있으며 상기 제1 출력 전극과 연결되어 있는 제2 제어 전극, 상기 제2 제어 전극 위에서 상기 제2 반도체와 연결되어 있는 제1 입력 전극, 그리고 상기 제1 입력 전극과 마주하며 상기 제1 전극과 연결되어 있는 제2 출력 전극을 포함한다.
또한, 상기 제1 반도체는 비정질 반도체를 포함하고, 상기 제2 반도체는 다결정 반도체를 포함할 수 있다.
또한, 상기 제1 반도체와 상기 제1 입력 전극 사이, 상기 제1 반도체와 상기 제1 출력 전극, 상기 제2 반도체와 상기 제2 입력 전극 사이 및 상기 제2 반도체와 상기 제2 출력 전극 사이에 형성되어 있는 저항성 접촉 부재를 더 포함할 수 있다.
또한, 상기 저항성 접촉 부재는 상기 제1 입력 전극, 상기 제1 출력 전극, 상기 제2 입력 전극 및 상기 제2 출력 전극과 실질적으로 동일한 평면 모양을 가질 수 있다.
또한, 본 발명의 한 실시예에 따른 표시 장치의 제조 방법은 복수의 제1 박막 트랜지스터 및 복수의 제2 박막 트랜지스터를 제조하는 방법에서, 기판 위에 상기 제2 박막 트랜지스터의 다결정 반도체를 형성하는 단계, 상기 다결정 반도체 위에 제1 절연막을 형성하는 단계, 상기 제1 절연막 위에 도전층을 적층하고 사진 식각하여 상기 제1 박막 트랜지스터의 제1 제어 전극을 포함하는 게이트선 및 상기 다결정 반도체 위에 위치하는 제2 제어 전극을 형성하는 단계, 상기 게이트선 및 상기 제2 제어 전극 위에 제2 절연막을 적층하는 단계, 상기 제2 절연막 위에 상기 제1 제어 전극 상부에 위치하는 비정질 반도체를 형성하는 단계, 상기 제1 및 제2 절연막에 제1 및 제2 접촉 구멍을 형성하는 단계, 그리고 상기 제2 절연막 위에 도전층을 적층하고 사진 식각하여 제1 입력 전극을 포함하는 데이터선, 상기 제1 입력 전극과 마주하는 제1 출력 전극, 상기 제1 접촉 구멍을 통하여 상기 다결정 반도체와 접촉하는 제2 입력 전극, 상기 제2 접촉 구멍을 통하여 상기 다결정 반도체와 접촉하며 상기 제2 입력 전극과 마주하는 제2 출력 전극을 형성하는 단계를 포함한다.
또한, 상기 제1 및 제2 접촉 구멍을 형성하는 단계 후에 저항성 접촉층을 형성하는 단계, 그리고 상기 데이터선, 상기 제1 출력 전극, 상기 제2 입력 전극 및 상기 제2 출력 전극을 형성하는 단계 후에 상기 데이터선, 상기 제1 출력 전극, 상기 제2 입력 전극 및 상기 제2 출력 전극을 마스크로 하여 상기 저항성 접촉층을 식각하는 단계를 더 포함할 수 있다.
또한, 상기 다결정 반도체를 형성하는 단계는 고상 결정화 방법으로 수행할수 있다.
또한, 상기 제1 박막 트랜지스터는 표시 영역에 위치하고, 상기 제2 박막 트랜지스터는 구동 영역에 위치할 수 있다.
또한, 상기 데이터선, 상기 제1 출력 전극, 상기 제2 입력 전극 및 상기 제2 출력 전극을 형성하는 단계 후에 상기 제2 출력 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 화소 전극 위에 개구부를 가진 제3 절연막을 적층하는 단계, 상기 개구부에 발광 부재를 적층하는 단계, 그리고 상기 발광 부재 위에 공통 전극을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 화소 전극을 형성하는 단계에서 상기 제1 출력 전극과 상기 제2 입력 전극을 연결하는 연결 부재를 함께 형성할 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
[실시예 1]
먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개략도이며, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1 및 도 2를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300)를 포함한다.
액정 표시판 조립체(300)는 게이트 신호를 전달하는 복수의 게이트선(G1-Gn) 및 데이터 신호를 전달하는 복수의 데이터선(D1-Dm)이 서로 교차하게 형성되어 있으며, 게이트선 및 데이터선에 의해 정의되는 영역에 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다.
액정 표시판 조립체(300)는 복수의 화소(PX)를 포함하는 표시 영역과, 표시 영역의 외측에 위치하며 게이트 구동부(400) 및 데이터 구동부(500)를 포함하는 구동 영역을 포함한다.
표시 영역은 도 2에 도시한 바와 같이 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다. 각 화소(PX)는 신호선에 연결된 스위칭 소자인 박막 트랜지스터(Qp)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.
박막 트랜지스터(Qp)는 하부 표시판(100)에 구비되어 있는 삼단자 소자로서, 그 제어 단자는 게이트선(Gi)과 연결되어 있고, 입력 단자는 데이터선(Dj)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.
구동 영역은 액정 표시판 조립체(300)에 집적되어 있는 게이트 구동부(400) 및 데이터 구동부(500)를 포함한다.
게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G1-Gn)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(도시하지 않음)로부터의 계조 전압을 선택하여 데이터 신호로서 화소에 인가하며 통상 복수의 집적 회로로 이루어진다.
데이터 구동부(500)는 복수의 데이터 구동 IC를 포함하며, 데이터 구동 IC에는 복수의 데이터선이 전송 게이트(transmission gate)(도시하지 않음)를 통하여 연결되어 있다. 전송 게이트는 스위칭 제어 신호에 따라 온/오프 되며, 턴온된 전송 게이트를 통하여 데이터 전압이 해당 화소에 인가된다.
게이트 구동부(400) 및 데이터 구동부(500)는 여러 신호를 제어하기 위한 복수의 박막 트랜지스터(Qb)를 포함한다.
그러면 도 3을 참고하여, 본 발명의 한 실시예에 따른 액정 표시 장치에서 표시 영역에 배열되어 있는 박막 트랜지스터(Qp)와 구동 영역에 포함되어 있는 박막 트랜지스터(Qb)의 구조에 대하여 설명한다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치에서 표시 영역 및 구동 영역에 각각 형성되어 있는 박막 트랜지스터의 구조를 개략적으로 보여주는 단면도이다.
이하, 표시 영역 및 구동 영역에 형성되어 있는 박막 트랜지스터를 구별하기 위하여, 표시 영역에 형성되어 있는 박막 트랜지스터에는 '표시'라는 용어를 붙이고 구동 영역에 형성되어 있는 박막 트랜지스터에는 '회로'라는 용어를 붙인다.
투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 질화규소 또는 산화규소로 만들어진 버퍼층(도시하지 않음)이 형성되어 있고, 그 위에 미세 결정질 규소(microcrystalline silicon) 또는 다결정 규소(polycrystalline silicon)로 만들어진 회로 반도체(154b)가 형성되어 있다.
회로 반도체(154b) 및 기판(110) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 하부 게이트 절연막(160)이 형성되어 있다. 회로 반도체(154b) 위에 위치하는 하부 게이트 절연막(160)은 회로 게이트 절연막으로 역할을 한다.
하부 게이트 절연막(160) 위에는 표시 제어 전극(124a) 및 회로 제어 전극(124b)이 각각 형성되어 있다. 표시 제어 전극(124a)은 게이트선(도시하지 않음)으로부터 뻗어 있다.
표시 제어 전극(124a) 및 회로 제어 전극(124b)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조 를 가질 수도 있다.
표시 제어 전극(124a) 및 회로 제어 전극(124b)은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30 내지 80도인 것이 바람직하다.
표시 제어 전극(124a) 및 회로 제어 전극(124b) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 상부 게이트 절연막(140)이 형성되어 있다. 표시 제어 전극(124a) 위에 위치하는 상부 게이트 절연막(140)은 표시 게이트 절연막으로 역할을 한다.
상부 게이트 절연막(140) 및 하부 게이트 절연막(160)은 회로 반도체(154b)를 드러내는 복수의 접촉 구멍(143, 145)을 가진다.
상부 게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)로 만들어진 복수의 표시 반도체(154a)가 형성되어 있다. 표시 반도체(154a)는 표시 제어 전극(124a)과 중첩되어 있다.
표시 반도체(154a) 및 상부 게이트 절연막(140) 위에는 데이터선(도시하지 않음)과 연결되어 있는 표시 입력 전극(173a)과 이로부터 분리되어 있는 표시 출력 전극(175a)이 서로 마주하게 위치한다. 회로 제어 전극(124b) 상부의 상부 게이트 절연막(140) 위에는 회로 입력 전극(173b)과 회로 출력 전극(175b)이 서로 마주하게 위치한다.
표시 입력 전극(173a), 표시 출력 전극(175a), 회로 입력 전극(173b) 및 회로 출력 전극(175b) 하부에는 각각 표시 입력 전극(173a), 표시 출력 전극(175a), 회로 입력 전극(173b) 및 회로 출력 전극(175b)과 실질적으로 동일한 평면 모양을 가지는 저항성 접촉 부재(163a, 165a, 163b, 165b)가 형성되어 있다. 저항성 접촉 부재(163a, 165a, 163b, 165b)는 인(P) 따위의 불순물이 고동도로 도핑되어 있는 n+ 수소화 비정질 규소 따위로 만들어질 수 있다.
표시 입력 전극(173a), 표시 출력 전극(175a), 회로 입력 전극(173b) 및 회로 출력 전극(175b)은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30 내지 80도인 것이 바람직하다.
표시 입력 전극(173a), 표시 출력 전극(175a), 회로 입력 전극(173b) 및 회로 출력 전극(175b) 위에는 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)에는 표시 출력 전극(175a)을 드러내는 복수의 접촉 구멍(185)이 형성되어 있다. 보호막(180) 위에는 화소 전극(pixel electrode)(191)이 형성되어 있다.
전술한 바와 같이, 표시 반도체(154a)는 비정질 반도체로 만들어지고, 회로 반도체(154d)는 미세 결정질 또는 다결정 반도체로 만들어진다. 즉 표시 영역에 위치하는 박막 트랜지스터의 채널은 비정질 반도체에 형성되고, 구동 영역에 위치하는 박막 트랜지스터의 채널은 결정 반도체에 형성된다.
이와 같이 본 발명에서 표시 영역 및 구동 영역에 위치한 박막 트랜지스터의 채널은 결정질이 다른 반도체에 형성되며, 이에 따라 각 박막 트랜지스터에서 요구되는 특성을 동시에 만족할 수 있다.
구동 영역의 박막 트랜지스터는 채널이 미세 결정질 또는 다결정 반도체에 형성됨으로써 높은 전하 이동도(carrier mobility) 및 안정성(stability)을 가질 수 있다. 또한 게이트 바이어스 및 열에 의한 스트레스로 인하여 반도체가 열화되는 것을 방지하여 문턱 전압(threshold voltage, Vth)을 균일하게 유지할 수 있으며, 이에 따라 이미지 고착 및 수명 단축을 방지할 수 있다.
따라서 게이트 구동부 및 데이터 구동부를 기판 위에 집적함으로써 액정 표시 장치의 제조 비용을 현저하게 줄일 수 있다.
한편, 표시 영역의 박막 트랜지스터는 채널이 비정질 반도체에 형성됨으로써 전류 온/오프 비(Ion/Ioff ratio)를 높일 수 있고 누설 전류를 줄일 수 있다. 따라서 데이터 전압의 감소를 방지하고 크로스 토크를 줄일 수 있다.
본 실시예에서는 설명의 편의상 표시 영역의 박막 트랜지스터(Qp) 1개와 구동 영역의 박막 트랜지스터(Qb) 1개만을 도시하였지만 이들 외에 적어도 하나의 박막 트랜지스터를 더 포함할 수 있다.
그러면 도 2에 도시한 표시 장치의 박막 트랜지스터를 제조하는 방법에 대하여 도 4 내지 도 9를 참조하여 상세하게 설명한다.
도 4 내지 도 9는 도 3의 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 단면도이다.
먼저 기판(110) 위에 버퍼층(도시하지 않음) 및 비정질 규소층을 연속적으로 증착한 후, 비정질 규소층을 결정화한다. 이 때 결정화는 고상 결정화(solid phase crystallization, SPC), 급속 열처리(rapid thermal annealing, RTA), 액상 결정화(liquid phase recrystallization, LPR), 엑시머 레이저 열처리(excimer laser annealing, ELA) 등의 방법으로 수행할 수 있으며, 이 중에서 고상 결정화 방법이 바람직하다.
이어서 도 4에 도시한 바와 같이 결정화된 규소층을 사진 식각하여 회로 반도체(154b)를 형성한다.
다음, 도 5에 도시한 바와 같이, 회로 반도체(154b)를 포함한 기판 전면에 하부 게이트 절연막(160)을 형성한다.
다음, 하부 게이트 절연막(160) 위에 금속층을 적층하고 사진 식각하여 표시 제어 전극(124a)을 포함하는 게이트선(도시하지 않음) 및 회로 제어 전극(124b)을 형성한다.
다음, 도 6에 도시한 바와 같이, 표시 제어 전극(124a) 및 회로 제어 전극(124b) 위에 상부 게이트 절연막(140) 및 진성 비정질 규소층을 연속하여 적층하고 사진 식각하여 표시 반도체(154a)를 형성한다.
다음, 도 7에 도시한 바와 같이, 상부 게이트 절연막(140) 및 하부 게이트 절연막(160)을 사진 식각하여 회로 반도체(154b)의 양 측을 드러내는 복수의 접촉 구멍(143, 145)을 형성한다.
다음, 도 8에 도시한 바와 같이, 표시 반도체(154a)를 포함한 기판 전면에 불순물이 도핑된 비정질 규소층(164)을 적층한다.
다음, 도 9에 도시한 바와 같이, 불순물이 도핑된 비정질 규소층(164) 위에 금속층을 적층하고 사진 식각하여 표시 입력 전극(173a)을 포함하는 데이터선(도시 하지 않음), 표시 입력 전극(173a)과 마주하는 표시 출력 전극(175a), 회로 입력 전극(173b) 및 회로 출력 전극(175b)을 형성한다.
이어서, 데이터선, 표시 출력 전극(175a), 회로 입력 전극(173b) 및 회로 출력 전극(175b)을 마스크로 하여 불순물이 도핑 비정질 규소층(164)을 건식 식각하여 저항성 접촉 부재(163a, 165a, 163b, 165b)를 형성한다.
다음, 도 3에 도시한 바와 같이, 데이터선, 표시 출력 전극(175a), 회로 입력 전극(173b) 및 회로 출력 전극(175b) 위에 보호막(180)을 적층하고 사진 식각하여 복수의 접촉 구멍(185)을 형성하고, 그 위에 화소 전극(191)을 형성한다.
[실시예 2]
그러면 본 발명의 다른 한 실시예에 따른 표시 장치에 대하여 도 10 내지 도 18을 참조하여 설명한다. 전술한 실시예와 중복되는 내용은 생략한다.
먼저 본 발명의 한 실시예에 따른 유기 발광 표시 장치에 대하여 도 10을 참고로 상세하게 설명한다.
도 10은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 10을 참고하면, 본 실시예에 따른 유기 발광 표시 장치는 복수의 신호선(121, 171, 172)과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(pixel)를 포함한다.
신호선은 게이트 신호(또는 주사 신호)를 전달하는 복수의 게이트선(gate line)(121), 데이터 신호를 전달하는 복수의 데이터선(data line)(171) 및 구동 전 압을 전달하는 복수의 구동 전압선(driving voltage line)(172)을 포함한다. 게이트선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(171)과 구동 전압선(172)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(PX)는 스위칭 트랜지스터(switching transistor)(Qs), 구동 트랜지스터(driving transistor)(Qd), 유지 축전기(storage capacitor)(Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)(LD)를 포함한다.
스위칭 트랜지스터(Qs)는 제어 단자(control terminal), 입력 단자(input terminal) 및 출력 단자(output terminal)를 가지는데, 제어 단자는 게이트선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 게이트선(121)에 인가되는 주사 신호에 응답하여 데이터선(171)에 인가되는 데이터 신호를 구동 트랜지스터(Qd)에 전달한다.
구동 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(LD)에 연결되어 있다. 구동 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(ILD)를 흘린다.
축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이 터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프(turn-off)된 뒤에도 이를 유지한다.
유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압(Vss)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 전류(ILD)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qd)는 n-채널 전계 효과 트랜지스터(field effect transistor, FET)이다. 그러나 스위칭 트랜지스터(Qs)와 구동 트랜지스터(Qd) 중 적어도 하나는 p-채널 전계 효과 트랜지스터일 수 있다. 또한, 트랜지스터(Qs, Qd), 축전기(Cst) 및 유기 발광 다이오드(LD)의 연결 관계가 바뀔 수 있다.
이하 도 10에 도시한 유기 발광 표시 장치의 상세 구조에 대하여 도 11을 도 10과 함께 참고하여 상세하게 설명한다.
도 11은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에는 산화규소 또는 질화규소 따위로 만들어진 버퍼층(도시하지 않음)이 형성되어 있고, 그 위에 미세 결정질 규소 또는 다결정 규소로 만들어진 구동 반도체(154d)가 형성되어 있다. 구동 반도체(154d) 위에는 하부 게이트 절연막(160)이 형성되어 있다.
하부 게이트 절연막(160) 위에는 스위칭 제어 전극(124c)을 포함하는 게이트 선(도시하지 않음) 및 구동 제어 전극(124d)이 형성되어 있다.
스위칭 제어 전극(124c) 및 구동 제어 전극(124d) 위에는 상부 게이트 절연막(140)이 형성되어 있다.
하부 게이트 절연막(160) 및 상부 게이트 절연막(140)에는 구동 반도체(154d)를 드러내는 복수의 접촉 구멍(146, 148)이 형성되어 있다.
상부 게이트 절연막(140) 위에는 수소화 비정질 규소로 만들어진 복수의 스위칭 반도체(154c)가 형성되어 있다. 스위칭 반도체(154c)는 스위칭 제어 전극(124c)과 중첩되어 있다.
상부 게이트 절연막(140) 및 스위칭 반도체(154c) 위에는 스위칭 입력 전극(173c)을 포함하는 데이터선(도시하지 않음), 스위칭 출력 전극(175c), 구동 입력 전극(173d)을 포함하는 구동 전압선(도시하지 않음) 및 구동 출력 전극(175d)이 형성되어 있다.
스위칭 입력 전극(173c) 및 스위칭 출력 전극(175c)은 스위칭 제어 전극(124c)과 일부 중첩되어 있으며, 스위칭 반도체(154c)를 중심으로 서로 마주한다.
구동 입력 전극(173d) 및 구동 출력 전극(175d)은 구동 제어 전극(124d)과 일부 중첩되어 있으며, 접촉 구멍(146, 148)을 통하여 구동 반도체(154d)와 연결되어 있다.
스위칭 입력 전극(173c), 스위칭 출력 전극(175c), 구동 입력 전극(173d) 및 구동 출력 전극(175d) 하부에는 불순물이 도핑된 비정질 규소로 만들어진 저항 성 접촉 부재(163c, 165c, 163d, 165d)가 형성되어 있다. 저항성 접촉 부재(163c, 165c, 163d, 165d)는 데이터선, 스위칭 출력 전극(175c), 구동 전압선 및 구동 출력 전극(175d)과 실질적으로 동일한 평면 모양을 가진다.
스위칭 입력 전극(173c), 스위칭 출력 전극(175c), 구동 입력 전극(173d) 및 구동 출력 전극(175d) 위에는 보호막(180)이 형성되어 있다.
보호막(180)에는 스위칭 출력 전극(175c), 구동 제어 전극(124d) 및 구동 출력 전극(175d)을 각각 드러내는 복수의 접촉 구멍(183, 184, 185)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(191) 및 연결 부재(83)가 형성되어 있다.
화소 전극(191)은 구동 출력 전극(175d)과 전기적으로 연결되어 있다.
연결 부재(83)는 접촉 구멍(183, 184)을 통하여 스위칭 출력 전극(173c)과 구동 제어 전극(124d)과 각각 연결된다.
화소 전극(191) 및 연결 부재(83)는 ITO 또는 IZO 따위의 투명 도전체로 만들어질 수 있으며, 전면 발광(top emission)인 경우에는 알루미늄 또는 알루미늄 합금, 높은 일 함수(work function)를 가지는 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 텅스텐(W) 또는 이들의 합금 따위의 불투명 도전체로 만들어질 수 있다.
화소 전극(191) 및 연결 부재(83) 위에는 격벽(partition)(361)이 형성되어 있다. 격벽(361)은 화소 전극(191) 가장자리 주변을 둑(bank)처럼 둘러싸서 개구부(opening)(365)를 정의한다. 격벽(361)은 아크릴 수지(acrylic resin), 폴리이 미드 수지(polyimide resin) 따위의 내열성 및 내용매성을 가지는 유기 절연물 또는 산화규소(SiO2), 산화티탄(TiO2) 따위의 무기 절연물로 만들어질 수 있으며, 2층 이상일 수 있다. 격벽(361)은 또한 검정색 안료를 포함하는 감광재로 만들어질 수 있는데, 이 경우 격벽(361)은 차광 부재의 역할을 하며 그 형성 공정이 간단하다.
격벽(361)이 정의하는 화소 전극(191) 위의 개구부(365)에는 유기 발광 부재(organic light emitting member)(370)가 형성되어 있다.
유기 발광 부재(370)는 빛을 내는 발광층(emitting layer)(도시하지 않음) 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)(도시하지 않음)을 포함하는 다층 구조를 가질 수 있다.
발광층은 적색, 녹색, 청색의 삼원색 등 기본색(primary color) 중 어느 하나의 빛을 고유하게 내는 고분자 물질 또는 저분자 물질 또는 이들의 혼합물로 만들어질 수 있다. 고분자 물질에는 예컨대 폴리플루오렌(polyfluorene) 유도체, (폴리)파라페닐렌비닐렌((poly)paraphenylenevinylene) 유도체, 폴리페닐렌(polyphenylene) 유도체, 폴리비닐카바졸(polyvinylcarbazole), 폴리티오펜(polythiophene) 유도체 등이 포함될 수 있다. 또한 저분자 물질에는 9,10-디페닐안트라센(9,10-diphenylanthracene)과 같은 안트라센(anthracene), 테트라페닐부타디엔(tetraphenylbutadiene)과 같은 부타디엔(butadiene), 테트라센(tetracene), 디스티릴아릴렌(distyrylarylene) 유도체, 벤자졸(benzazole) 유도체 및 카바졸(carbazole) 유도체 등이 포함될 수 있다. 또는 상술한 고분자 물질 또는 저분 자 물질을 호스트(host) 재료로 하고, 여기에 예컨대 크산텐(xanthene), 페릴렌(perylene), 쿠마린(cumarine), 로더민(rhodamine), 루브렌(rubrene), 디시아노메틸렌피란(dicyanomethylenepyran) 화합물, 티오피란(thiopyran) 화합물, (티아)피릴리움((thia)pyrilium) 화합물, 페리플란텐(periflanthene) 유도체, 인데노페릴렌(indenoperylene) 유도체, 카보스티릴(carbostyryl) 화합물, 나일 레드(Nile red), 퀴나크리돈(quinacridone) 따위의 도펀트(dopant)를 도핑하여 발광 효율을 높일 수도 있다. 유기 발광 표시 장치는 발광층에서 내는 기본색 색광의 공간적인 합으로 원하는 영상을 표시한다. 부대층에는 전자와 정공의 균형을 맞추기 위한 전자 수송층(electron transport layer)(도시하지 않음) 및 정공 수송층(hole transport layer)(도시하지 않음)과 전자와 정공의 주입을 강화하기 위한 전자 주입층(electron injecting layer)(도시하지 않음) 및 정공 주입층(hole injecting layer)(도시하지 않음) 등이 있으며, 이 중에서 선택된 하나 또는 둘 이상의 층을 포함할 수 있다. 정공 수송층 및 정공 주입층은 화소 전극(191)과 발광층의 중간 정도의 일 함수를 가지는 재료로 만들어지고, 전자 수송층과 전자 주입층은 공통 전극(270)과 발광층의 중간 정도의 일 함수를 가지는 재료로 만들어진다. 예컨대 정공 수송층 또는 정공 주입층으로는 다이아민류, MTDATA ([4,4',4"-tris(3-methylphenyl)phenylamino]triphenylamine), TPD (N,N'-diphenyl-N, N'-di(3-methylphenyl)-1,1'-biphenyl-4,4'-diamine), 1,1-비스(4-디-p-톨릴아미노페닐)시클로헥산(1,1-bis(4-di-p-tolylaminophenyl)cyclohexane), N,N,N',N'-테트라(2-나프틸)-4,4-디아미노-p-터페닐(N,N,N',N'-tetra(2-naphthyl)-4,4-diamino-p- terphenyl), 4,4',4-트리스[(3-메틸페닐)페닐아미노]트리페닐아민(4,4',4-tris[(3-methylphenyl)phenylamino]triphenylamine), 폴리피롤(polypyrrole), 폴리아닐린(polyaniline), 폴리에틸렌디옥시티오펜과 폴리스티렌술폰산의 혼합물(poly-(3,4-ethylenedioxythiophene: polystyrenesulfonate, PEDOT:PSS) 따위를 사용할 수 있다.
유기 발광 부재(370)는 각 화소별로 적색, 녹색 및 청색 따위의 색을 발광하는 발광층을 각각 배열하여 화소별로 원하는 색을 구현할 수도 있고, 하나의 화소에 적색, 녹색 및 청색의 발광층을 수직 또는 수평 형성하여 백색(white) 발광층을 형성하고 백색 발광층의 하부 또는 상부에 적색, 녹색 및 청색의 색을 구현하는 색 필터를 형성하여 원하는 색을 구현할 수도 있다. 이 때, 색 필터는 하부 발광 구조(bottom emission)인 경우에는 발광층의 하부에 위치할 수 있고, 상부 발광 구조(top emission)인 경우에는 발광층의 상부에 위치할 수 있다.
또한 적색, 녹색 및 청색 화소를 포함한 3색 구조 외에, 적색, 녹색, 청색 및 백색 화소를 포함한 4색 구조를 스트라이프(stripe) 또는 바둑판 형태로 배치하여 휘도를 개선할 수 있다.
유기 발광 부재(370) 위에는 공통 전극(common electrode)(270)이 형성되어 있다. 공통 전극(270)은 기판의 전면(全面)에 형성되어 있으며, 화소 전극(191)과 쌍을 이루어 유기 발광 부재(370)에 전류를 흘려 보낸다.
이러한 유기 발광 표시 장치에서, 게이트선에 연결되어 있는 스위칭 제어 전극(124c), 데이터선에 연결되어 있는 스위칭 입력 전극(173c) 및 스위칭 출력 전 극(175c)은 스위칭 반도체(154c)와 함께 스위칭 박막 트랜지스터(switching TFT)(Qs)를 이루며, 스위칭 박막 트랜지스터(Qs)의 채널(channel)은 스위칭 입력 전극(173c)과 스위칭 출력 전극(175c) 사이의 스위칭 반도체(154c)에 형성된다. 스위칭 출력 전극(175c)에 연결되어 있는 구동 제어 전극(124d), 구동 전압선에 연결되어 있는 구동 입력 전극(173d) 및 화소 전극(191)에 연결되어 있는 구동 출력 전극(175d)은 구동 반도체(154d)와 함께 구동 박막 트랜지스터(driving TFT)(Qd)를 이루며, 구동 박막 트랜지스터(Qd)의 채널은 구동 입력 전극(173d)과 구동 출력 전극(175d) 사이의 구동 반도체(154d)에 형성된다.
전술한 바와 같이, 스위칭 반도체(154c)는 비정질 반도체로 만들어지고, 구동 반도체(154d)는 미세 결정질 또는 다결정 반도체로 만들어진다. 즉, 스위칭 박막 트랜지스터의 채널은 비정질 반도체에 형성되고, 구동 박막 트랜지스터의 채널은 미세 결정질 또는 다결정 반도체에 형성된다.
이와 같이 본 발명에서 스위칭 박막 트랜지스터와 구동 박막 트랜지스터의 채널은 결정질이 다른 반도체에 형성되며, 이에 따라 각 박막 트랜지스터에서 요구되는 특성을 동시에 만족할 수 있다.
구동 박막 트랜지스터의 채널을 미세 결정질 또는 다결정 반도체에 형성함으로써 높은 전하 이동도 및 안정성을 가질 수 있고, 이에 따라 발광 소자에 흐르는 전류량을 늘릴 수 있어서 휘도를 높일 수 있다. 또한, 구동 박막 트랜지스터의 채널을 미세 결정질 또는 다결정 반도체에 형성함으로써 구동시 계속적인 양(positive) 전압의 인가에 의해 발생하는 문턱 전압 이동 현상(Vth shift)을 방 지하여 이미지 고착(image sticking) 및 수명 단축을 방지할 수 있다.
한편, 스위칭 박막 트랜지스터는 데이터 전압을 제어하는 역할을 하기 때문에 온/오프(on/off) 특성이 중요하며, 특히 오프 전류(off current)를 줄이는 것이 중요하다. 그런데, 미세 결정질 또는 다결정 반도체는 오프 전류(off current)가 크기 때문에 스위칭 박막 트랜지스터를 통과하는 데이터 전압이 감소하고 크로스 토크가 발생할 수 있다. 따라서, 본 발명에서 스위칭 박막 트랜지스터는 오프 전류가 작은 비정질 반도체로 형성함으로써 데이터 전압의 감소를 방지하고 크로스 토크를 줄일 수 있다.
본 실시예에서는 스위칭 박막 트랜지스터 1개와 구동 박막 트랜지스터 1개만을 도시하였지만 이들 외에 적어도 하나의 박막 트랜지스터 및 이를 구동하기 위한 복수의 배선을 더 포함함으로써, 장시간 구동하여도 유기 발광 다이오드(LD) 및 구동 트랜지스터(Qd)가 열화되는 것을 방지하거나 보상하여 유기 발광 표시 장치의 수명이 단축되는 것을 방지할 수 있다.
화소 전극(191), 유기 발광 부재(370) 및 공통 전극(270)은 유기 발광 다이오드(LD)를 이루며, 화소 전극(191)이 애노드(anode), 공통 전극(270)이 캐소드(cathode)가 되거나 반대로 화소 전극(191)이 캐소드, 공통 전극(270)이 애노드가 된다.
그러면 도 11에 도시한 유기 발광 표시 장치를 제조하는 방법에 대하여 도 12 내지 도 19를 참조하여 상세하게 설명한다.
도 12 내지 도 19는 도 11의 유기 발광 표시 장치를 제조 방법을 차례로 도 시한 단면도이다.
먼저 기판(110) 위에 버퍼층(도시하지 않음) 및 비정질 규소층을 연속적으로 증착한 후, 비정질 규소층을 결정화한다. 이 때 결정화는 고상 결정화, 급속 열처리, 액상 결정화 및 엑시머 레이저 열처리 등의 방법으로 수행할 수 있으며, 이 중에서 고상 결정화 방법이 바람직하다.
이어서 도 12에 도시한 바와 같이 결정화된 규소층을 사진 식각하여 구동 반도체(154d)를 형성한다.
다음, 도 13에 도시한 바와 같이, 구동 반도체(154d)를 포함한 기판 전면에 하부 게이트 절연막(160)을 형성한다.
다음, 하부 게이트 절연막(160) 위에 금속층을 적층하고 사진 식각하여 스위칭 제어 전극(124c)을 포함하는 게이트선(도시하지 않음) 및 구동 제어 전극(124d)을 형성한다.
다음, 도 14에 도시한 바와 같이, 스위칭 제어 전극(124c) 및 구동 제어 전극(124d) 위에 상부 게이트 절연막(140) 및 진성 비정질 규소층을 연속하여 적층하고 사진 식각하여 스위칭 반도체(154c)를 형성한다.
다음, 도 15에 도시한 바와 같이, 상부 게이트 절연막(140) 및 하부 게이트절연막(160)을 사진 식각하여 구동 반도체(154d)의 양 측을 드러내는 복수의 접촉 구멍(146, 148)을 형성한다.
다음, 도 16에 도시한 바와 같이, 스위칭 반도체(154c)를 포함한 기판 전면에 불순물이 도핑된 비정질 규소층(164)을 적층한다.
다음, 도 17에 도시한 바와 같이, 불순물이 도핑된 비정질 규소층(164) 위에 금속층을 적층하고 사진 식각하여 스위칭 입력 전극(173c)을 포함하는 데이터선(도시하지 않음), 스위칭 입력 전극(173c)과 마주하는 스위칭 출력 전극(175c), 구동 입력 전극(173d)을 포함하는 구동 전압선(도시하지 않음) 및 구동 출력 전극(175d)을 형성한다.
이어서, 데이터선, 스위칭 출력 전극(175c), 구동 전압선 및 구동 출력 전극(175d)을 마스크로 하여 불순물이 도핑 비정질 규소층(164)을 건식 식각하여 저항성 접촉 부재(163c, 165c, 163d, 165d)를 형성한다.
다음, 도 18에 도시한 바와 같이, 데이터선, 스위칭 출력 전극(175c), 구동 입력 전극(173d) 및 구동 출력 전극(175d) 위에 보호막(180)을 적층하고 사진 식각하여 복수의 접촉 구멍(183, 184, 185)을 형성한다.
다음, 도 19에 도시한 바와 같이, 보호막(180) 위에 투명 도전막을 적층한 후 사진 식각하여 화소 전극(191) 및 연결 부재(83)를 형성한다. 다음, 도 11에 도시한 바와 같이, 화소 전극(191), 연결 부재(83) 및 보호막(180) 위에 감광성 유기막을 도포한 후 노광 및 현상하여 개구부(365)를 가지는 격벽(361)을 형성한다.
이어서, 개구부(365)에 정공 수송층(도시하지 않음) 및 발광층(도시하지 않음)을 포함한 발광 부재(370)를 형성한다. 발광 부재(370)는 잉크젯 인쇄(inkjet printing) 방법 등의 용액 방법(solution process) 또는 증착(deposition)으로 형성할 수 있으며, 그 중 잉크젯 헤드(inkjet head)(도시하지 않음)를 이동시키며 개구부(365)에 용액을 적하하는 잉크젯 인쇄방법이 바람직하며, 이 경우 각 층의 형 성 후 건조 단계가 뒤따른다.
마지막으로, 격벽(361) 및 발광 부재(370) 위에 공통 전극(270)을 형성한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
하나의 표시 장치에서 다른 역할을 하는 복수의 박막 트랜지스터를 별개의 구조 및 방법으로 형성함으로써 각 박막 트랜지스터에서 요구되는 특성을 동시에 만족할 수 있다.

Claims (18)

  1. 화상 표시부와 그 주변의 구동부를 포함하는 표시 장치에 있어서,
    기판,
    상기 기판 위에 형성되어 있는 제1 및 제2 신호선,
    상기 제1 및 제2 신호선과 연결되어 있으며, 상기 화상 표시부에 배치되는 제1 박막 트랜지스터,
    상기 제1 박막 트랜지스터와 연결되어 있으며, 상기 화상 표시부에 배치되는 제2 박막 트랜지스터,
    상기 제2 박막 트랜지스터와 연결되어 있는 제1 전극,
    상기 제1 전극과 마주하는 제2 전극, 그리고
    상기 제1 전극과 상기 제2 전극 사이에 형성되어 있는 발광 부재
    를 포함하고,
    상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터는 각각 제1 반도체 및 제2 반도체를 포함하며,
    상기 제1 반도체와 상기 제2 반도체는 서로 다른 층에 형성되어 있는 표시 장치.
  2. 제1항에서,
    상기 제1 반도체는 비정질 반도체를 포함하고, 상기 제2 반도체는 다결정 반도체를 포함하는 표시 장치.
  3. 제1항에서,
    상기 구동부는
    제1 신호선과 연결되어 있는 게이트 구동부, 그리고
    상기 제1 신호선과 교차하는 제2 신호선과 연결되어 있는 데이터 구동부
    를 포함하며,
    상기 제1 신호선 및 상기 제2 신호선은 상기 제1 박막 트랜지스터와 연결되 어 있는
    표시 장치.
  4. 제3항에서,
    상기 제1 박막 트랜지스터는
    상기 제1 신호선과 연결되어 있는 제1 입력 전극,
    상기 제1 입력 전극과 상기 제1 반도체 사이에 위치하는 게이트 절연막,
    상기 제1 반도체 위에 형성되어 있으며 상기 제2 신호선과 연결되어 있는 제1 입력 전극, 그리고
    상기 제1 입력 전극과 마주하는 제1 출력 전극
    을 포함하는 표시 장치.
  5. 제4항에서,
    상기 제2 박막 트랜지스터는
    상기 제2 반도체 위에 형성되어 있는 제2 제어 전극,
    상기 제2 제어 전극 위에 위치하며 상기 제2 반도체와 각각 연결되어 있는 제2 입력 전극 및 제2 출력 전극
    을 포함하는 표시 장치.
  6. 제5항에서,
    상기 제1 반도체와 상기 제1 입력 전극 사이, 상기 제1 반도체와 상기 제1 출력 전극, 상기 제2 반도체와 상기 제2 입력 전극 사이 및 상기 제2 반도체와 상기 제2 출력 전극 사이에 형성되어 있는 저항성 접촉 부재를 더 포함하는 표시 장치.
  7. 제6항에서,
    상기 저항성 접촉 부재는 상기 제1 입력 전극, 상기 제1 출력 전극, 상기 제2 입력 전극 및 상기 제2 출력 전극과 실질적으로 동일한 평면 모양을 가지는 표시 장치.
  8. 화상 표시부와 그 주변의 구동부를 포함하는 표시 장치에 있어서,
    기판,
    상기 기판 위에 형성되어 있는 제1 및 제2 신호선,
    상기 제1 및 제2 신호선과 연결되어 있으며, 화상 표시부에 배치되는 스위칭 박막 트랜지스터,
    상기 스위칭 박막 트랜지스터와 연결되어 있으며, 상기 화상 표시부에 배치되는 구동 박막 트랜지스터,
    상기 구동 박막 트랜지스터와 연결되어 있는 제1 전극,
    상기 제1 전극과 마주하는 제2 전극, 그리고
    상기 제1 전극과 상기 제2 전극 사이에 형성되어 있는 발광 부재
    를 포함하며,
    상기 스위칭 박막 트랜지스터는
    상기 제1 신호선과 연결되어 있는 제1 제어 전극,
    상기 제1 제어 전극 위에 형성되어 있는 제1 반도체,
    상기 제1 반도체 위에 형성되어 있으며 상기 제2 신호선과 연결되어 있는 제1 입력 전극, 그리고
    상기 제1 입력 전극과 마주하는 제2 출력 전극
    을 포함하고,
    상기 구동 박막 트랜지스터는
    상기 기판 위에 형성되어 있는 제2 반도체,
    상기 제2 반도체 위에 형성되어 있으며 상기 제1 출력 전극과 연결되어 있는 제2 제어 전극,
    상기 제2 제어 전극 위에서 상기 제2 반도체와 연결되어 있는 제1 입력 전극, 그리고
    상기 제1 입력 전극과 마주하며 상기 제1 전극과 연결되어 있는 제2 출력 전극을 포함하는 표시 장치.
  9. 제8항에서,
    상기 제1 반도체는 비정질 반도체를 포함하고, 상기 제2 반도체는 다결정 반도체를 포함하는 표시 장치.
  10. 제9항에서,
    상기 제1 반도체와 상기 제1 입력 전극 사이, 상기 제1 반도체와 상기 제1 출력 전극, 상기 제2 반도체와 상기 제2 입력 전극 사이 및 상기 제2 반도체와 상기 제2 출력 전극 사이에 형성되어 있는 저항성 접촉 부재를 더 포함하는 표시 장치.
  11. 제10항에서,
    상기 저항성 접촉 부재는 상기 제1 입력 전극, 상기 제1 출력 전극, 상기 제2 입력 전극 및 상기 제2 출력 전극과 실질적으로 동일한 평면 모양을 가지는 표시 장치.
  12. 복수의 제1 박막 트랜지스터 및 복수의 제2 박막 트랜지스터를 제조하는 방법에서,
    기판 위에 상기 제2 박막 트랜지스터의 다결정 반도체를 형성하는 단계,
    상기 다결정 반도체 위에 제1 절연막을 형성하는 단계,
    상기 제1 절연막 위에 도전층을 적층하고 사진 식각하여 상기 제1 박막 트랜지스터의 제1 제어 전극을 포함하는 게이트선 및 상기 다결정 반도체 위에 위치하는 제2 제어 전극을 형성하는 단계,
    상기 게이트선 및 상기 제2 제어 전극 위에 제2 절연막을 적층하는 단계,
    상기 제2 절연막 위에 상기 제1 제어 전극 상부에 위치하는 비정질 반도체를 형성하는 단계,
    상기 제1 및 제2 절연막에 제1 및 제2 접촉 구멍을 형성하는 단계, 그리고
    상기 제2 절연막 위에 도전층을 적층하고 사진 식각하여 제1 입력 전극을 포함하는 데이터선, 상기 제1 입력 전극과 마주하는 제1 출력 전극, 상기 제1 접촉 구멍을 통하여 상기 다결정 반도체와 접촉하는 제2 입력 전극, 상기 제2 접촉 구멍을 통하여 상기 다결정 반도체와 접촉하며 상기 제2 입력 전극과 마주하는 제2 출력 전극을 형성하는 단계
    를 포함하는 표시 장치의 제조 방법.
  13. 제12항에서,
    상기 제1 및 제2 접촉 구멍을 형성하는 단계 후에 저항성 접촉층을 형성하는 단계, 그리고
    상기 데이터선, 상기 제1 출력 전극, 상기 제2 입력 전극 및 상기 제2 출력 전극을 형성하는 단계 후에 상기 데이터선, 상기 제1 출력 전극, 상기 제2 입력 전극 및 상기 제2 출력 전극을 마스크로 하여 상기 저항성 접촉층을 식각하는 단계
    를 더 포함하는 표시 장치의 제조 방법.
  14. 제12항에서,
    상기 다결정 반도체를 형성하는 단계는 고상 결정화 방법으로 수행하는 표시 장치의 제조 방법.
  15. 제12항에서,
    상기 제1 박막 트랜지스터는 표시 영역에 위치하고,
    상기 제2 박막 트랜지스터는 구동 영역에 위치하는
    표시 장치의 제조 방법.
  16. 제12항에서,
    상기 데이터선, 상기 제1 출력 전극, 상기 제2 입력 전극 및 상기 제2 출력 전극을 형성하는 단계 후에
    상기 제2 출력 전극과 연결되는 화소 전극을 형성하는 단계
    를 더 포함하는 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 화소 전극 위에 개구부를 가진 제3 절연막을 적층하는 단계,
    상기 개구부에 발광 부재를 적층하는 단계, 그리고
    상기 발광 부재 위에 공통 전극을 형성하는 단계
    를 더 포함하는 표시 장치의 제조 방법.
  18. 제17항에서,
    상기 화소 전극을 형성하는 단계에서
    상기 제1 출력 전극과 상기 제2 입력 전극을 연결하는 연결 부재를 함께 형 성하는 표시 장치의 제조 방법.
KR1020060033134A 2006-04-12 2006-04-12 표시 장치 및 그 제조 방법 KR101240651B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060033134A KR101240651B1 (ko) 2006-04-12 2006-04-12 표시 장치 및 그 제조 방법
US11/734,630 US7880701B2 (en) 2006-04-12 2007-04-12 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060033134A KR101240651B1 (ko) 2006-04-12 2006-04-12 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070101697A KR20070101697A (ko) 2007-10-17
KR101240651B1 true KR101240651B1 (ko) 2013-03-08

Family

ID=38604481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060033134A KR101240651B1 (ko) 2006-04-12 2006-04-12 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7880701B2 (ko)
KR (1) KR101240651B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101142996B1 (ko) * 2004-12-31 2012-05-08 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
KR101383705B1 (ko) * 2007-12-18 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
KR101392162B1 (ko) 2008-02-15 2014-05-08 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101479995B1 (ko) * 2008-04-16 2015-01-08 삼성디스플레이 주식회사 표시 장치
KR101499233B1 (ko) * 2008-09-03 2015-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치
EP2234100B1 (en) * 2009-03-26 2016-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2012019120A (ja) * 2010-07-09 2012-01-26 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP2012019117A (ja) * 2010-07-09 2012-01-26 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
WO2013094142A1 (ja) * 2011-12-21 2013-06-27 パナソニック株式会社 表示パネルおよび表示装置
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102389264B1 (ko) 2016-09-02 2022-04-22 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN114447029A (zh) * 2020-10-19 2022-05-06 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299653A (ja) * 1991-04-05 1993-11-12 Fuji Xerox Co Ltd 半導体装置及びその製造方法
KR20050077780A (ko) * 2004-01-29 2005-08-03 가시오게산키 가부시키가이샤 트랜지스터어레이 및 그 제조방법 및 화상처리장치
KR20060014109A (ko) * 2004-08-10 2006-02-15 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180690A (en) * 1988-12-14 1993-01-19 Energy Conversion Devices, Inc. Method of forming a layer of doped crystalline semiconductor alloy material
KR100198728B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
JP2000183358A (ja) * 1998-07-17 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
JP2000039624A (ja) * 1998-07-22 2000-02-08 Hitachi Ltd 画像表示装置及びその製造方法
KR100566894B1 (ko) * 2001-11-02 2006-04-04 네오폴리((주)) Ｍｉｌｃ를 이용한 결정질 실리콘 ｔｆｔ 패널 및 제작방법
TW536691B (en) * 2002-03-19 2003-06-11 Au Optronics Corp Drive circuit of display
US20050074914A1 (en) * 2003-10-06 2005-04-07 Toppoly Optoelectronics Corp. Semiconductor device and method of fabrication the same
KR100982121B1 (ko) * 2003-12-23 2010-09-14 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100666563B1 (ko) * 2004-07-05 2007-01-09 삼성에스디아이 주식회사 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치
KR101142996B1 (ko) * 2004-12-31 2012-05-08 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
KR101133764B1 (ko) * 2005-03-14 2012-04-09 삼성전자주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
KR101147125B1 (ko) * 2005-05-26 2012-05-25 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치 및 그의 구동방법
KR101191402B1 (ko) * 2005-07-25 2012-10-16 삼성디스플레이 주식회사 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299653A (ja) * 1991-04-05 1993-11-12 Fuji Xerox Co Ltd 半導体装置及びその製造方法
KR20050077780A (ko) * 2004-01-29 2005-08-03 가시오게산키 가부시키가이샤 트랜지스터어레이 및 그 제조방법 및 화상처리장치
KR20060014109A (ko) * 2004-08-10 2006-02-15 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법

Also Published As

Publication number Publication date
KR20070101697A (ko) 2007-10-17
US20070242176A1 (en) 2007-10-18
US7880701B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
KR101240651B1 (ko) 표시 장치 및 그 제조 방법
KR101293562B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101294260B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101251998B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20070081829A (ko) 유기 발광 표시 장치 및 그 제조 방법
US7863602B2 (en) Organic light emitting diode display and method for manufacturing the same
US7710019B2 (en) Organic light-emitting diode display comprising auxiliary electrodes
EP1821343B1 (en) Display device and manufacturing method thereof
US7671366B2 (en) Thin film transistor and organic light emitting device including thin film transistor
KR101240648B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101240649B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101143008B1 (ko) 유기 발광 표시 장치
KR20080053646A (ko) 유기 발광 표시 장치의 제조 방법
KR20080054547A (ko) 유기 발광 표시 장치
KR20080061167A (ko) 유기 발광 표시 장치
KR101367130B1 (ko) 유기 발광 표시 장치
KR20080006894A (ko) 표시 장치 및 그 제조 방법
KR20080050690A (ko) 유기 발광 표시 장치의 제조 방법
KR20080051819A (ko) 유기 발광 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 8