KR101133764B1 - 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101133764B1
KR101133764B1 KR1020050021014A KR20050021014A KR101133764B1 KR 101133764 B1 KR101133764 B1 KR 101133764B1 KR 1020050021014 A KR1020050021014 A KR 1020050021014A KR 20050021014 A KR20050021014 A KR 20050021014A KR 101133764 B1 KR101133764 B1 KR 101133764B1
Authority
KR
South Korea
Prior art keywords
delete delete
thin film
silicon
semiconductor
electrode
Prior art date
Application number
KR1020050021014A
Other languages
English (en)
Other versions
KR20060099658A (ko
Inventor
최준후
고준철
최범락
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050021014A priority Critical patent/KR101133764B1/ko
Priority to US11/375,714 priority patent/US7935578B2/en
Priority to TW095108386A priority patent/TWI394281B/zh
Priority to CN2006100591238A priority patent/CN1841779B/zh
Priority to JP2006069788A priority patent/JP5214111B2/ja
Publication of KR20060099658A publication Critical patent/KR20060099658A/ko
Application granted granted Critical
Publication of KR101133764B1 publication Critical patent/KR101133764B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다. 기판 위에 서로 분리되어 있는 제1 및 제2 전극을 형성하고, 비정질과 다결정 규소가 혼재하는 규소막을 스퍼터링 또는 화학 기상 증착으로 적층한 다음, 상기 규소막을 패터닝하여 반도체를 형성한다. 반도체 위에 게이트 절연막을 형성하고, 그 위에 반도체와 마주 보는 제3 전극을 형성한 다음, 제3 위에 보호막을 형성하고 그 위에 화소 전극을 형성한다. 이와 같이 함으로써, 따로 불순물을 주입하지 않으면서도 이동성이 우수한 다결정 규소를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판을 형성할 수 있다.
유기발광부재, 박막트랜지스터, 다결정규소, 스퍼터링, 화학기상증착

Description

박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR, THIN FILM TRANSISTOR ARRAY PANEL, AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시판의 배치도이다.
도 3 및 도 4는 각각 도 2의 유기 발광 표시판을 III-III'선 및 IV-IV'선을 따라 잘라 도시한 단면도의 한 예이다.
도 5 및 도 6은 각각 도 2의 유기 발광 표시판을 III-III'선 및 IV-IV'선을 따라 잘라 도시한 단면도의 다른 예이다.
도 7 및 도 8은 각각 도 2의 유기 발광 표시판을 III-III' 선 및 IV-IV'선을 따라 잘라 도시한 단면도의 또 다른 예이다.
도 9, 도 11, 도 14, 도 16, 도 18 및 도 20은 도 2 내지 도 4에 도시한 유기 발광 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 유기 발광 표시판의 배치도이다.
도 10a 및 도 10b는 각각 도 9의 Xa-Xa' 선 및 Xb-Xb'선을 따라 잘라 도시한 단면도이다.
도 12a 및 도 12b는 각각 도 11a의 XIIa-XIIa' 선 및 XIIb-IIb'선을 따라 잘라 도시한 단면도이다.
도 13은 본 발명의 실시예에 따라 형성한 반도체의 단면을 TEM(Transmission electron microscope)으로 촬영한 사진이다.
도 15a 및 도 15b는 도 13의 XVa-XVa' 선 및 XVb-XVb'선을 따라 잘라 도시한 단면도이다.
도 17a 및 도 17b는 각각 도 16의 XVIIa-XVIIa' 선 및 XVIIb-XVIIb'선을 따라 잘라 도시한 단면도이다.
도 19a 및 도 19b는 각각 도 18의 XIXa-XIXa' 선 및 XIXb-VIXb'선을 따라 잘라 도시한 단면도이다.
도 21a 및 도 21b는 도 20의 XXIa-XXIa' 선 및 XXIb-XXIb'선을 따라 잘라 도시한 단면도이다.
도 22는 본 발명의 한 실시예에 따른 액정 표시 장치의 개략적인 회로도이다.
※도면 부호의 설명※
110: 기판 121: 게이트선
140: 게이트 절연막 140a, 140b: 절연 부재
154a, 154b: 반도체
163a, 163b, 165a, 165b: 저항성 접촉 부재
171: 데이터선 172: 구동 전압선
190: 화소 전극 270: 공통 전극
360: 유기 발광 부재 370: 격벽
본 발명은 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 규소는 결정 상태에 따라 비정질 규소(amorphous silicon)와 결정질 규소(crystalline silicon)로 나눌 수 있다. 비정질 규소는 낮은 온도에서 증착하여 박막(thin film)을 형성하는 것이 가능하여, 주로 낮은 용융점을 가지는 유리를 기판으로 사용하는 표시 장치의 능동 소자의 반도체층에 많이 사용한다.
그러나 비정질 규소 박막은 낮은 전계 효과 이동도 등의 문제점이 있어 이를 대면적 표시 장치에 적용하기에는 어려움이 있다. 그래서 높은 전계 효과 이동도와 고주파 동작 특성 및 낮은 누설 전류(leakage current) 등의 전기적 특성을 가진 다결정 규소(poly crystalline silicon)를 적용할 필요성이 높아지고 있다.
다결정 규소는 엑시머 레이저 어닐링(eximer laser anneal), 순차적 측면 고상화(sequential lateral solidification) 등과 같이 레이저를 사용하여 비정질 규소를 결정화하는 방법으로 주로 만들어진다.
그러나 이와 같이 레이저를 사용하는 결정화 방법은 별도의 장비를 추가하여 야 하는 등 공정을 진행하는 데 많은 비용이 소모되어 표시판의 생산비가 상승하며, 표시판 전체에 걸쳐 균일한 결정성을 확보하기 어렵다.
본 발명이 이루고자 하는 기술적 과제는 작은 생산비로 표시판 전체에 걸쳐 균일한 특성을 가지는 고품질의 표시판을 용이하게 제조하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터는, 기판 위에 형성되어 있으며 서로 분리되어 있는 제1 및 제2 전극, 적어도 일부분 상기 제1 전극과 상기 제2 전극 위에 형성되어 있으며, 비정질과 다결정질을 포함하는 반도체, 상기 반도체 위에 형성되어 있는 제1 절연막, 그리고 상기 제1 절연막 위에 형성되어 있으며 상기 반도체 위에 위치하는 제3 전극을 포함하며, 상기 반도체의 다결정질의 분포는 상기 반도체의 표면에서 가장 높다.
상기 반도체의 다결정질의 분포는 표면으로 갈수록 높아질 수 있다.
상기 반도체의 다결정질의 결정립 크기는 200Å 이상일 수 있다.
상기 박막 트랜지스터는 상기 반도체와 상기 제1 및 제2 전극 사이에 형성되어 있는 저항성 접촉 부재를 더 포함할 수 있다.
상기 저항성 접촉 부재는 불순물이 도핑되어 있는 비정질 규소를 포함하고, 상기 반도체는 규소를 포함할 수 있다.
상기 박막 트랜지스터는 상기 반도체와 상기 제1 절연막 사이에 형성되어 있는 제2 절연막을 더 포함할 수 있다. 상기 제2 절연막은 상기 반도체와 실질적으로 동일한 평면 모양을 가지거나 상기 반도체를 완전히 덮을 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은, 기판, 상기 위에 형성되어 있는 박막 트랜지스터, 그리고 상기 박막 트랜지스터와 연결되어 있는 화소 전극을 포함한다. 상기 박막 트랜지스터는, 서로 반대 쪽에 위치한 제1면과 제2면을 가지는 반도체, 상기 반도체의 제1면과 접촉하는 제1 및 제2 전극, 상기 반도체의 제2면과 접촉하는 제1 절연체, 그리고 상기 제1 절연체를 중심으로 상기 반도체의 반대 쪽에 위치한 제3 전극을 포함하고, 상기 반도체는 혼재하는 비정질과 다결정질을 포함하고 상기 다결정질의 분포는 상기 제2면에서 가장 높다.
상기 반도체의 다결정질의 분포는 상기 제1면에서 상기 제2면으로 갈수록 높아질 수 있다.
상기 반도체의 다결정질의 결정립 크기는 200Å 이상일 수 있다.
상기 반도체의 제1면은 상기 기판과 마주 볼 수 있다.
상기 박막 트랜지스터는 상기 반도체와 상기 제1 및 제2 전극 사이에 위치하는 저항성 접촉 부재를 더 포함할 수 있다. 이때, 상기 반도체는 규소를 포함하고 상기 저항성 접촉 부재는 불순물이 도핑되어 있는 비정질 규소를 포함할 수 있다.
상기 박막 트랜지스터 표시판은 상기 반도체와 상기 제1 절연체 사이에 위치하는 제2 절연체를 더 포함할 수 있다.
상기 제2 절연체는 상기 반도체와 실질적으로 동일한 평면 모양을 가지거나 상기 반도체를 완전히 덮을 수 있다.
상기 박막 트랜지스터 표시판은 상기 화소 전극과 마주 보는 공통 전극을 더 포함할 수 있다.
상기 박막 트랜지스터 표시판은 상기 화소 전극과 상기 공통 전극 사이에 들어있는 유기 발광 부재 또는 액정층을 더 포함할 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 서로 분리되어 있는 제1 전극 및 제2 전극을 형성하는 단계, 상기 기판 위에 비정질과 다결정 규소가 혼재하는 규소막을 적층하는 단계, 상기 규소막을 패터닝하여 반도체를 형성하는 단계, 상기 반도체 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 상기 반도체와 마주 보는 제3 전극을 형성하는 단계, 상기 제3 전극 위에 보호막을 형성하는 단계, 그리고 상기 보호막 위에 화소 전극을 형성하는 단계를 포함할 수 있다.
상기 규소막은 스퍼터링 또는 화학 기상 증착으로 적층할 수 있다.
상기 규소막 형성 단계는 규소를 함유하는 기체와 수소를 혼합한 반응 기체를 사용하여 상기 규소막을 화학 기상 증착하는 단계를 포함할 수 있다. 상기 반응 기체 전체에 대한 상기 규소 함유 기체의 부피 비율은 0.05 미만이고, 상기 화학 기상 증착 단계의 반응 온도는 250~370℃일 수 있다. 상기 규소를 포함하는 기체는 SiH4, SiH2Cl2 또는 SiH2F2 중 적어도 하나를 포함할 수 있다.
상기 규소막 형성 단계는 규소 표적을 사용하여 상기 규소막을 스퍼터링하는 단계를 포함할 수 있다. 상기 스퍼터링 단계는, 아르곤 등 불활성 기체와 수소의 혼합 기체를 사용하여 씨앗층을 적층하는 단계, 그리고 상기 수소를 빼고 불활성 기체만을 주입하여 상기 씨앗층 위에 규소를 성장시켜 상기 규소막을 형성하는 단 계를 포함할 수 있다. 상기 스퍼터링 단계는 0~5.5mTorr의 압력과 250~400℃의 온도에서 수행할 수 있다.
상기 박막 트랜지스터 표시판의 제조 방법은 상기 반도체와 상기 게이트 절연막의 사이에 절연 부재를 형성하는 단계를 더 포함할 수 있다.
상기 박막 트랜지스터 표시판의 제조 방법은, 상기 화소 전극 위에 개구부를 가지는 격벽을 형성하는 단계, 상기 개구부에 유기 발광 부재를 형성하는 단계, 상기 유기 발광 부재 위에 공통 전극을 형성하는 단계를 더 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 유기 발광 표시판 및 그 제조 방법에 대하여 설명한다.
먼저 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로에 대하 여 도 1을 참고로 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 1을 참고하면, 본 실시예에 따른 유기 발광 표시 장치는 복수의 신호선(121, 171, 172)과 이들에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(P)를 포함한다.
신호선은 주사 신호를 전달하는 복수의 게이트선(121), 데이터 신호를 전달하는 데이터선(171) 및 구동 전압을 전달하는 복수의 구동 전압선(172)을 포함한다. 게이트선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(171)과 구동 전압선(172)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(P)는 유기 발광 소자(LD), 구동 트랜지스터(Qd), 축전기(Cst) 및 스위칭 트랜지스터(Qs)를 포함한다.
구동 트랜지스터(Qd)는 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 소자(LD)에 연결되어 있다.
유기 발광 소자(LD)는 구동 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압(Vcom)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 소자(LD)는 구동 트랜지스터(Qd)의 출력 전류에 따라 세기를 달리하여 발광함 으로써 영상을 표시한다. 구동 트랜지스터(Qd)의 전류는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라진다.
스위칭 트랜지스터(Qs) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 게이트선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qd)의 제어 단자에 연결되어 있다. 스위칭 트랜지스터(Qs)는 게이트선(121)에 인가되는 주사 신호에 따라 데이터선(171)에 인가되어 있는 데이터 신호를 구동 트랜지스터(Qd)에 전달한다.
축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 유지한다.
그러면, 도 1에 도시한 유기 발광 표시 장치용 표시판의 구조에 대하여 도 2 내지 도 8을 도 1과 함께 참고하여 상세하게 설명한다.
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시판의 배치도이고, 도 3 및 도 4는 각각 도 2의 유기 발광 표시판을 III-III'선 및 IV-IV'선을 따라 잘라 도시한 단면도의 한 예이고, 도 5 및 도 6은 각각 도 2의 유기 발광 표시판을 III-III'선 및 IV-IV'선을 따라 잘라 도시한 단면도의 다른 예이고, 도 7 및 도 8은 각각 도 2의 유기 발광 표시판을 III-III'선 및 IV-IV'선을 따라 잘라 도시한 단면도의 또 다른 예이다.
도 2 내지 도 4에 도시한 바와 같이, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 복수의 데이터선(171), 복수의 구동 전압선(172), 그리고 복수의 제1 및 제2 출력 전극(175a, 175b)을 포함하는 복수의 데이터 도전체가 형성되어 있다.
데이터 신호를 전달하는 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며, 다른 층 또는 외부 장치와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 가질 수 있다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기판(110)에 집적되어 있는 경우, 데이터선(171)이 직접 데이터 구동 회로에 연결될 수 있다. 각 데이터선(171)은 가로로 뻗은 복수의 제1 입력 전극(173a)을 포함하며, 그 맞은 편에는 제1 출력 전극(175a)이 위치하고 있다.
구동 전압을 전달하는 구동 전압선(172)은 데이터선(171)과 인접하며 주로 세로 방향으로 뻗어 있다. 구동 전압선(172)은 가로로 뻗은 복수의 제2 입력 전극(173b)을 포함하며, 그 맞은 편에는 제1 출력 전극(175a)이 위치하고 있다.
데이터 도전체(171, 172, 175a, 175b)는 몰리브덴(Mo)이나 몰리브덴 합금 따위의 몰리브덴 계열 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위의 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다. 이 경우 한 도전막은 내화성 금속으로 만들어지고, 다른 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 또는 구리(Cu)나 구리 합금 등 구리 계열 금속으로 만들어진다. 이러한 조합의 예로는 알루미늄 (합금) 하부막과 크롬 또는 몰리브덴 (합금) 상부막의 이중막을 들 수 있다.
데이터 도전체(171, 172, 175a, 175b)의 측면은 기판(100)의 표면에 대하여 경사져 있으며 그 경사각은 30-80°인 것이 바람직하다.
데이터 도전체(171, 172, 175a, 175b) 위에는 실리사이드(silicide) 또는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 이루어진 복수의 섬형 저항성 접촉 부재(163a, 163b 165a, 165b)가 형성되어 있다.
저항성 접촉 부재(163a, 163b, 165a, 165b) 위에는 복수의 반도체(154a, 154b)가 형성되어 있다. 반도체(154a)는 저항성 접촉 부재(163a, 165a)를 통하여 입력 전극(173a) 및 출력 전극(175a)과 연결되어 있고 이들과 중첩하며, 반도체(154b)는 저항성 접촉 부재(163b, 165b)를 통하여 입력 전극(173b) 및 출력 전극(175b)과 연결되어 있고 이들과 중첩한다.
반도체(154a, 154b)에는 미세 결정 규소 또는 비정질 규소와 다결정 규소가 혼재하는데, 하부에는 주로 미세 결정 규소 또는 비정질 규소가 분포하고 상부, 특히 표면 부근에는 주로 다결정 규소가 분포한다. 비정질 규소와 다결정 규소의 분포는 아래에서 위로 갈수록 다결정 규소가 점차 증가하는 분포를 나타낼 수도 있다. 다결정 규소의 결정립(grain) 크기는 약 200Å 이상인 것이 바람직하다.
반도체(154a, 154b) 위에는 질화규소(SiNx) 또는 산화규소(SiO2) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 도 5 및 도 6의 경우에는 반도체(154a, 154b)와 게이트 절연막(140)의 사이에 복수의 절연 부재(140a, 140b)가 형성되어 있다. 절연 부재(140a, 140b)는 반도체(154a, 154b)와 실질적으로 동일한 평면 모양을 가진다. 그러나 절연 부재(140a, 140b)는 도 7 및 도 8에 도시한 바와 같이, 반도체(154a, 154b)를 완전히 덮는 형태일 수도 있다.
게이트 절연막(140) 위에는 제1 제어 전극(124a)을 포함하는 복수의 게이트선(121) 및 복수의 제2 제어 전극(124b)을 포함하는 복수의 게이트 도전체가 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 데이터선(171)과 교차하며 게이트 신호를 전달한다. 게이트선(121)은 다른 층 또는 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분을 포함할 수 있으며 제1 제어 전극(124a)은 반도체(154a) 쪽으로 뻗어 나가 반도체(154a) 및 제1 입력 전극(173a), 제1 출력 전극(175a)과도 일부분 중첩한다.
제2 제어 전극(124b)은 반도체(154b)와 중첩하며 제2 입력 전극(173b) 및 제2 출력 전극(175b)과도 일부분 중첩한다. 제2 제어 전극(124b)은 아래 방향으로 뻗다가, 오른쪽으로 잠시 방향을 바꾸었다가, 구동 전압선(172)을 따라 위로 길게 뻗은 유지 전극(127)을 이룬다. 유지 전극(127)은 구동 전압선(172)과 중첩하여 유지 전극(Cst)을 이룬다.
제1 제어 전극(124a), 제1 입력 전극(173a) 및 제1 출력 전극(175a)은 반도체(154a) 및 저항성 접촉 부재(163a, 165a)와 함께 스위칭 박막 트랜지스터(Qs)를 이루며, 스위칭 박막 트랜지스터(Qs)의 채널(channel)은 제1 입력 전극(173a)과 제 1 출력 전극(175a) 사이의 반도체(154a)에 형성된다. 제2 제어 전극(124b), 제2 입력 전극(173b) 및 제2 출력 전극(175b)은 반도체(154b) 및 저항성 접촉 부재(163b, 165b)와 함께 구동 박막 트랜지스터(Qd)를 이루며, 구동 박막 트랜지스터(Qd)의 채널은 제2 입력 전극(173b)과 제2 출력 전극(175b) 사이의 반도체(154b)에 형성된다.
그런데 박막 트랜지스터(Qs, Qd)의 채널은 반도체(154a, 154b) 내에서도 게이트 절연막(140) 쪽 표면 부근에 만들어진다. 반도체(154a, 154b)의 게이트 절연막(140) 쪽 표면 부근이 전기적 특성이 뛰어난 다결정질이므로 반도체(154a, 154b) 전체가 비정질인 경우나 게이트 절연막(140)의 반대 쪽 부분이 다결정질인 경우에 비하여 박막 트랜지스터(Qs, Qd)의 특성이 우수하다.
게이트 도전체(121, 124b)는 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속, 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 및 이들의 합금 따위로 이루어진 도전막을 포함한다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다. 이 경우 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 또는 이들의 합금 등으로 이루어진다. 이러한 조합의 예로는 크롬 하부막과 알루미늄 (합금) 상부막, 알루미늄 (합금) 하부막과 몰리브 덴 (합금) 상부막을 들 수 있다.
게이트 도전체(121, 124b) 및 게이트 절연막(140) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등이 그 예이다. 유기 절연물 중 감광성을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다. 또한 보호막(180)은 반도체(154)의 노출된 부분을 보호하면서도 유기막의 장점을 살릴 수 있도록, 하부 무기막과 상부 유기막의 이중막 구조로 이루어질 수 있다.
보호막(180)에는 제1 제어 전극(124b)을 드러내는 복수의 접촉 구멍(184)이 형성되어 있으며, 보호막(180) 및 게이트 절연막(140)에는 출력 전극(175a, 175b)을 각각 드러내는 복수의 접촉 구멍(185a, 185b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(190) 및 복수의 연결 부재(85)가 형성되어 있다.
화소 전극(190) 및 연결 부재(85)는 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄 또는 은 및 그 합금 등의 반사성이 우수한 금속으로 만들어지는 것이 바람직하다.
화소 전극(190)은 접촉 구멍(185b)을 통해 제2 출력 전극(175b)과 물리적, 전기적으로 연결되어 있으며 연결 부재(85)는 접촉 구멍(185a, 184)을 통해 각각 제1 출력 전극(175a) 및 제2 게이트 전극(124b)과 연결되어 있다.
보호막(180) 및 화소 전극(190) 위에는 격벽(360)이 형성되어 있다. 격벽(360)은 화소 전극(190) 가장자리 주변을 둑(bank)처럼 둘러싸서 개구부(opening)를 정의하며 유기 절연 물질 또는 무기 절연 물질로 만들어진다.
화소 전극(190) 위에는 유기 발광 부재(370)가 형성되어 있으며, 유기 발광 부재(370)는 격벽(360)으로 둘러싸인 개구부에 갇혀 있다.
유기 발광 부재(370)는 빛을 내는 발광층(emitting layer)(도시하지 않음)과 더불어 발광층의 발광 효율을 향상하키기 위한 부대층들을 포함하는 다층 구조를 가질 수 있다. 부대층에는 전자와 정공의 균형을 맞추기 위한 전자 수송층(electron transport layer)(도시하지 않음) 및 정공 수송층(hole transport layer)(도시하지 않음)과 전자와 정공의 주입을 강화하기 위한 전자 주입층(electron injecting layer)(도시하지 않음) 및 정공 주입층(hole injecting layer)(도시하지 않음)이 있다. 부대층은 생략될 수 있다.
격벽(360) 및 유기 발광 부재(370) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 공통 전압을 인가 받으며, 칼슘(Ca), 바륨(Ba), 크롬, 알루미늄, 은 등을 포함하는 반사성 금속 또는 ITO 또는 IZO 등의 투명한 도전 물질로 만들어진다.
불투명한 화소 전극(190)과 투명한 공통 전극(270)은 표시판의 상부 방향으로 화상을 표시하는 전면 발광(top emission) 방식의 유기 발광 표시 장치에 적용하며, 투명한 화소 전극(190)과 불투명한 공통 전극(270)은 표시판의 아래 방향으 로 화상을 표시하는 배면 발광(bottom emission) 방식의 유기 발광 표시 장치에 적용한다.
화소 전극(190), 유기 발광 부재(370) 및 공통 전극(270)은 도 1에 도시한 유기 발광 소자(LD)를 이루며, 화소 전극(190)은 애노드가 되고 공통 전극(270)은 캐소드가 된다. 그러나 이와 반대로 화소 전극(190)이 캐소드가 되고 공통 전극(270)이 애노드가 될 수도 있다. 유기 발광 소자(LD)는 유기 발광 부재(370)의 재료에 따라 기본색(primary color) 중 한 색상의 빛을 낸다. 기본색의 예로는 적색, 녹색, 청색의 삼원색을 들 수 있으며 이들 삼원색의 공간적 합으로 원하는 색상을 표시한다.
그러면, 도 2 내지 도 4에 도시한 유기 발광 표시판을 제조하는 방법에 대하여 도 9 내지 도 21b와 앞서의 도 2 내지 도 8을 참고로 하여 상세하게 설명한다.
도 9, 도 11, 도 14, 도 16, 도 18 및 도 20은 도 2 내지 도 4에 도시한 유기 발광 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 유기 발광 표시판의 배치도이다.
도 10a 및 도 10b는 각각 도 9의 Xa-Xa'선 및 Xb-Xb'선을 따라 잘라 도시한 단면도이고, 도 12a 및 도 12b는 각각 도 11a의 XIIa-XIIa' 선 및 XIIb-IIb'선을 따라 잘라 도시한 단면도이고, 도 13은 본 발명의 실시예에 따라 형성한 반도체의 단면을 TEM(Transmission electron microscope)으로 촬영한 사진이고, 도 15a 및 도 15b는 도 13의 XVa-XVa' 선 및 XVb-XVb'선을 따라 잘라 도시한 단면도이고, 도 17a 및 도 17b는 각각 도 16의 XVIIa-XVIIa' 선 및 XVIIb-XVIIb'선을 따라 잘라 도 시한 단면도이고, 도 19a 및 도 19b는 각각 도 18의 XIXa-XIXa' 선 및 XIXb-VIXb'선을 따라 잘라 도시한 단면도이고, 도 21a 및 도 21b는 도 20의 XXIa-XXIa' 선 및 XXIb-XXIb'선을 따라 잘라 도시한 단면도이다.
먼저, 도 9 내지 도 10b를 참고하면, 절연 기판(110) 위에 스퍼터링(sputtering) 따위로 데이터 도전막을 적층하고, 화학 기상 증착 따위로 n+ 불순물이 도핑된 불순물 비정질 규소막을 적층한다.
이어 비정질 규소막 및 데이터 도전막을 사진 식각하여 복수의 선형 및 섬형 불순물 반도체(161, 162, 165a', 165b'), 그리고 입력 전극(173a)를 포함하는 복수의 데이터선(171), 입력 전극(173b)를 포함하는 복수의 구동 전압선(172) 및 복수의 출력 전극(175a, 175b)을 포함하는 복수의 데이터 도전체를 형성한다.
그리고 도 11 내지 도 12b를 참고하면, 화학 기상 증착 또는 스퍼터링(sputtering)으로 진성 규소막을 적층한다.
화학적 기상 증착을 이용하는 경우에는 약 250~370℃의 증착 온도에서 SiH4, SiH2Cl2, SiH2F2과 같이 규소를 함유하는 기체와 수소를 혼합한 반응 기체를 사용한다. 이때 반응 기체 전체에 대한 규소를 함유하는 기체의 부피 비율이 0.05 미만이 되도록 한다.
그러면 도 13에서와 같이 처음에는 비정질 규소만 성장하다가 다결정 규소가 점차 많아져 나중에는 다결정 규소만 성장한다. 도 13에서 아래 쪽의 검은색 부분은 비정질 규소이고 위쪽의 흰색 부분은 다결정 규소이다.
반응성 마그네트론 스퍼터링(reactive magnetron sputtering) 등 스퍼터링을 이용하는 경우에는, 규소 표적이 장착된 반응실에 반응실 압력을 약 0~5.5mTorr, 반응실의 온도를 약 250~400℃로 유지하면서, 먼저 아르곤(Ar)과 같은 불활성 기체와 수소를 혼합한 스퍼터링 기체를 주입하여 약 100Å 이하의 얇은 씨앗층(seed layer)을 적층한다. 사용가능한 불활성 기체로는 아르곤 외에도 헬륨, 네온 등이 있다. 씨앗층은 비정질 또는 미세 결정질(microcrystalline)이 된다. 그런 다음, 수소를 빼고 아르곤 기체만을 주입하여 스퍼터링하여 씨앗층 위에 규소를 성장시킨다. 그러면 처음에는 씨앗층 위에 비정질 규소가 성장하다가 점차 다결정 규소가 성장한다. 마그네트론 스퍼터링 장비를 사용하는 경우에는, 자기 코일에 인가하는 전류의 크기를 조정하여 박막을 향하는 이온 플럭스(ion flux)의 양을 조절함으로써 결정성을 향상할 수 있다.
이와는 달리 스퍼터링으로 씨앗층을 적층한 후 화학 기상 증착으로 씨앗층 위에 규소를 성장시키거나, 화학 기상 증착으로 씨앗층을 적층한 후 스퍼터링으로 씨앗층 위에 규소를 성장시킬 수도 있다.
이와 같은 방법으로 다결정 규소를 만드는 경우 레이저빔 등을 사용하여 다결정을 형성하는 것에 비하여 기판(110) 전체에 걸쳐 균일한 결정성을 확보할 수 있다.
그런 다음, 진성 규소막 및 그 아래의 선형 및 섬형 불순물 반도체(161, 162, 165a', 165b')을 사진 식각하여 복수의 섬형 반도체(154a, 154b)를 형성하는 한편 저항성 접촉 부재(163a, 163b, 165a, 165b)를 완성한다.
도 5 및 도 6에 도시한 구조의 경우, 진성 규소막을 식각하기 전에 그 위에 산화규소나 질화규소 등의 절연막을 화학 기상 증착 등의 방법으로 얇게 적층하고 이를 진성 규소막과 함께 사진 식각하여 복수의 절연 부재(140a, 140b)를 형성한다. 이와는 달리 섬형 반도체(154a, 154b)를 형성한 후 그 표면을 산화하여 절연 부재(140a, 140b)를 형성할 수도 있다.
또, 도 7 및 도 8에 도시한 구조의 경우와 같이 절연 부재(140a, 140b)가 섬형 반도체(154a, 154b)를 완전히 덮는 형태로 만들기 위해서는 섬형 반도체(154a, 154b)를 형성한 후 얇은 절연막을 적층하고 이를 별도의 사진 식각 공정으로 패터닝하면 된다.
이러한 절연 부재(140a, 140b)는 반도체(154a, 154b)의 표면을 보호하여 식각 공정 시에 반도체(154a, 154b)의 표면이 오염되거나 손상되지 않도록 한다.
다음 도 14 내지 도 15b를 참고하면, 게이트 절연막(140)을 적층하고, 그 위에 스퍼터링 따위로 도전막을 형성한 후 패터닝하여 제1 제어 전극(124a)을 포함하는 복수의 게이트선(121) 및 복수의 제2 제어 전극(124b)을 포함하는 복수의 게이트 도전체를 형성한다.
도 16 내지 도 17b를 참고하면, 게이트 도전체(121, 124b) 위에 보호막(180)을 적층하고 사진 식각하여 복수의 접촉 구멍(184, 185a, 185b)을 형성한다.
다음 도 18 내지 도 19b를 참고하면, IZO 또는 ITO 등과 같은 투명한 도전 물질을 스퍼터링 등으로 적층하고 사진 식각하여 복수의 화소 전극(190) 및 복수의 연결 부재(85)를 형성한다.
다음 도 20 내지 도 21b를 참고하면, 기판(110) 위에 검정색 안료를 포함하는 유기막을 도포하고 노광 및 현상하여 화소 전극(190) 위에 개구부를 정의하는 격벽(360)을 형성하고, 각 개구부에 유기 발광 부재(370)을 형성한다. 유기 발광 부재(370)는 잉크젯 인쇄 등의 방법을 통하여 만든다.
마지막으로, 도 2 내지 도 8에 도시한 바와 같이, 유기 발광 부재(370) 위에 도전막을 증착하여 공통 전극(270)을 형성한다.
도 2 내지 도 19b에 도시한 구조 및 방법은 액정 표시 장치로도 적용할 수 있다.
액정 표시 장치의 경우, 서로 마주보는 두 개의 표시판(도시하지 않음)과 그 사이의 액정층(도시하지 않음)을 포함한다. 도 2 내지 도 21b에 도시한 화소 전극(190)과 공통 전극(270)은 서로 다른 표시판에 구비되어 있고 유기 발광 부재(370) 대신 두 표시판 사이에 액정층이 들어 있다. 또한 액정 표시 장치에는 도 1 내지 도 21b에 도시한 구동 전압선(172)과 구동 트랜지스터(Qd)는 없고 화소 전극(190)이 바로 스위칭 트랜지스터(Qs)의 출력 전극(175a)에 연결되어 있다.
이러한 액정 표시 장치를 등가 회로로 나타내면 도 22와 같이 되는데, 화소 전극(190)과 공통 전극(270) 및 그 사이의 액정층은 액정 축전기(Clc)를 이룬다. 액정 표시 장치는 또한 액정 축전기(Clc)와 병렬로 연결된 유지 축전기(Cst)를 포함하며 유지 축전기(Cst)는 화소 전극(190) 또는 이와 연결된 출력 전극(175a)이 유지 전극(도시하지 않음) 등 별도의 신호선이나 전단의 게이트선(121)과 중첩함으로써 만들어진다.
액정 표시 장치는 빛을 스스로 내지 못하는 수광형 표시 장치이므로 자연광을 반사함으로써 영상을 표시하거나 인공광을 내는 조명 장치(도시하지 않음)와 편광자(도시하지 않음)를 따로 둔다. 또한 색상 표시를 위하여 두 표시판 중 어느 한 쪽에 화소 전극(190)과 대응하는 영역에 색필터(도시하지 않음)를 둔다.
이와 더불어, 액정 표시 장치는 액정층의 액정 분자들을 원하는 방향으로 배열하기 위한 배향막을 포함한다.
이상과 같은 방법으로 따로 불순물을 주입하지 않으면서도 이동성이 우수한 다결정 규소를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판을 형성할 수 있다.
따라서 표시판의 특성이 향상되면서 표시판의 제조 공정과 시간을 단축하여 제조 비용을 절감할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (34)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 기판 위에 서로 분리되어 있는 제1 전극 및 제2 전극을 형성하는 단계,
    상기 기판 위에 비정질과 다결정 규소가 혼재하는 규소막을 적층하는 단계,
    상기 규소막을 패터닝하여 반도체를 형성하는 단계,
    상기 반도체 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 상기 반도체와 마주 보는 제3 전극을 형성하는 단계,
    상기 제3 전극 위에 보호막을 형성하는 단계, 그리고
    상기 보호막 위에 화소 전극을 형성하는 단계를 포함하고,
    상기 규소막 형성 단계는 규소 표적을 사용하여 상기 규소막을 스퍼터링하는 단계를 포함하고,
    상기 스퍼터링 단계는
    불활성 기체와 수소의 혼합 기체를 사용하여 씨앗층을 적층하는 단계 그리고
    상기 수소를 빼고 불활성 기체만을 주입하여 상기 씨앗층 위에 규소를 성장시켜 상기 규소막을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 제23항에서,
    상기 스퍼터링 단계는 0~5.5mTorr의 압력과 250~400℃의 온도에서 수행하는 박막 트랜지스터 표시판의 제조 방법.
  32. 제23항에서,
    상기 불활성 기체는 아르곤 기체인 박막 트랜지스터 표시판의 제조 방법.
  33. 제23항에서,
    상기 반도체와 상기 게이트 절연막의 사이에 절연 부재를 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  34. 제23항에서,
    상기 화소 전극 위에 개구부를 가지는 격벽을 형성하는 단계,
    상기 개구부에 유기 발광 부재를 형성하는 단계,
    상기 유기 발광 부재 위에 공통 전극을 형성하는 단계
    를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020050021014A 2005-03-14 2005-03-14 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법 KR101133764B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050021014A KR101133764B1 (ko) 2005-03-14 2005-03-14 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
US11/375,714 US7935578B2 (en) 2005-03-14 2006-03-13 Thin film transistor, thin film transistor panel, and method of manufacturing the same
TW095108386A TWI394281B (zh) 2005-03-14 2006-03-13 薄膜電晶體、薄膜電晶體面板及其製造方法
CN2006100591238A CN1841779B (zh) 2005-03-14 2006-03-14 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
JP2006069788A JP5214111B2 (ja) 2005-03-14 2006-03-14 薄膜トランジスタ、薄膜トランジスタ表示板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050021014A KR101133764B1 (ko) 2005-03-14 2005-03-14 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060099658A KR20060099658A (ko) 2006-09-20
KR101133764B1 true KR101133764B1 (ko) 2012-04-09

Family

ID=36969890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050021014A KR101133764B1 (ko) 2005-03-14 2005-03-14 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7935578B2 (ko)
JP (1) JP5214111B2 (ko)
KR (1) KR101133764B1 (ko)
CN (1) CN1841779B (ko)
TW (1) TWI394281B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7803740B2 (en) 2004-12-30 2010-09-28 Sun Drilling Products Corporation Thermoset nanocomposite particles, processing for their production, and their use in oil and natural gas drilling applications
KR101240651B1 (ko) * 2006-04-12 2013-03-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP5413549B2 (ja) * 2006-11-28 2014-02-12 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
US20080157081A1 (en) * 2006-12-28 2008-07-03 Samsung Electronics Co., Ltd. Organic light emitting device and method for manufacturing the same
KR101293566B1 (ko) * 2007-01-11 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101406889B1 (ko) * 2007-12-24 2014-06-13 삼성디스플레이 주식회사 박막트랜지스터 및 그의 제조 방법
JP5308760B2 (ja) * 2008-09-30 2013-10-09 株式会社日立製作所 表示装置
DE102009007947B4 (de) * 2009-02-06 2014-08-14 Universität Stuttgart Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays
CN107863355B (zh) * 2017-10-26 2022-01-25 上海中航光电子有限公司 一种显示基板、显示装置和显示基板的制造方法
CN109411531B (zh) * 2018-10-18 2022-04-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181313A (ja) * 1992-12-14 1994-06-28 Hitachi Ltd 薄膜トランジスタとその製法
KR100234892B1 (ko) * 1996-08-26 1999-12-15 구본준 액정표시장치의 구조 및 그 제조방법
KR20000034064A (ko) * 1998-10-12 2000-06-15 항 히엥-시웅 고밴드갭의 오프셋층을 갖는 박막 트랜지스터

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473988A1 (en) * 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
KR960002202B1 (ko) * 1991-02-04 1996-02-13 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 액정 전기 광학 장치 제작 방법
JPH0562917A (ja) * 1991-09-04 1993-03-12 Canon Inc アモルフアスシリコン薄膜の製造法
JP3705733B2 (ja) * 1992-04-30 2005-10-12 株式会社東芝 半導体装置の製造方法
JPH07268622A (ja) * 1994-03-01 1995-10-17 Applied Sci & Technol Inc マイクロ波プラズマ付着源
KR100218500B1 (ko) 1995-05-17 1999-09-01 윤종용 실리콘막 및 그 제조 방법과 이를 포함하는 박막트랜지스터 및 그 제조방법
JPH09139504A (ja) * 1995-11-14 1997-05-27 Sharp Corp コプラナ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置
US6391690B2 (en) * 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
DE69835888T2 (de) * 1997-04-11 2007-05-03 Hitachi, Ltd. Flüssigkristallanzeigevorrichtung
JP4300435B2 (ja) 1998-08-18 2009-07-22 ソニー株式会社 電気光学装置の製造方法、及び電気光学装置用の駆動基板の製造方法
US6096626A (en) * 1998-09-03 2000-08-01 Micron Technology, Inc. Semiconductor structures and semiconductor processing methods of forming silicon layers
JP2000111952A (ja) 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP2000214484A (ja) 1999-01-27 2000-08-04 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
KR100317622B1 (ko) 1999-03-24 2001-12-22 구본준, 론 위라하디락사 박막트랜지스터 및 그의 제조방법
JP2001077372A (ja) * 1999-09-08 2001-03-23 Canon Inc 薄膜トランジスタ
KR100577410B1 (ko) * 1999-11-30 2006-05-08 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
JP3659103B2 (ja) * 1999-12-28 2005-06-15 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動回路および駆動方法、電子機器
WO2002009192A1 (en) * 2000-07-24 2002-01-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device, liquid crystal display device, el display device, semiconductor film producing method, and semiconductor device producing method
SG148819A1 (en) * 2000-09-14 2009-01-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002294451A (ja) 2001-03-30 2002-10-09 Sony Corp 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JP4644964B2 (ja) 2001-04-04 2011-03-09 ソニー株式会社 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
US6737302B2 (en) * 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
JP2003309268A (ja) 2002-02-15 2003-10-31 Konica Minolta Holdings Inc 有機トランジスタ素子及びその製造方法
JP4182673B2 (ja) 2002-04-10 2008-11-19 セイコーエプソン株式会社 電気光学装置用基板の製造方法、及び電気光学装置の製造方法
KR100579182B1 (ko) 2002-10-30 2006-05-11 삼성에스디아이 주식회사 유기 전계 발광 표시 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181313A (ja) * 1992-12-14 1994-06-28 Hitachi Ltd 薄膜トランジスタとその製法
KR100234892B1 (ko) * 1996-08-26 1999-12-15 구본준 액정표시장치의 구조 및 그 제조방법
KR20000034064A (ko) * 1998-10-12 2000-06-15 항 히엥-시웅 고밴드갭의 오프셋층을 갖는 박막 트랜지스터

Also Published As

Publication number Publication date
JP5214111B2 (ja) 2013-06-19
US7935578B2 (en) 2011-05-03
CN1841779B (zh) 2012-01-04
US20060202204A1 (en) 2006-09-14
CN1841779A (zh) 2006-10-04
KR20060099658A (ko) 2006-09-20
TW200642088A (en) 2006-12-01
TWI394281B (zh) 2013-04-21
JP2006261672A (ja) 2006-09-28

Similar Documents

Publication Publication Date Title
KR101133764B1 (ko) 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
KR102068956B1 (ko) 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
US8174012B2 (en) Organic light emitting diode display device and method of manufacturing the same
US7336031B2 (en) Organic light emitting display having auxiliary common electrode
US8164096B2 (en) Organic light emitting diode flat panel display device having uniform electrical characteristics and method of manufacturing the same
KR101338021B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR100731753B1 (ko) 양면 발광 유기전계발광표시장치 및 그 제조 방법
US8106409B2 (en) Thin film transistor array panel
US20070012919A1 (en) Thin film transistor substrate and method for fabricating the same
KR20100123327A (ko) 어레이 기판의 제조방법
EP1970957A2 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
KR101293565B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
US8426863B2 (en) Thin film transistor; method of manufacturing same; and organic light emitting device including the thin film transistor
US20120091461A1 (en) Thin film transistor substrate and method of manufacturing the same
US20080179596A1 (en) Thin film transistor, organic light emitting device including thin film transistor, and manufacturing method thereof
KR101252003B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101367131B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20070018587A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060089828A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060112041A (ko) 박막 트랜지스터, 표시 장치 및 박막 트랜지스터 표시판의제조 방법
KR20080054927A (ko) 유기 발광 표시 장치의 제조 방법
KR20060112829A (ko) 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
KR20060084488A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050051866A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 9