JP4182673B2

JP4182673B2 - 電気光学装置用基板の製造方法、及び電気光学装置の製造方法

Info

Publication number: JP4182673B2
Application number: JP2002108038A
Authority: JP
Inventors: 大介永野
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-04-10
Filing date: 2002-04-10
Publication date: 2008-11-19
Anticipated expiration: 2022-04-10
Also published as: JP2003306400A

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置用基板の製造方法に関し、特に、基材上に導電層が成膜されてなる電気光学装置用基板の製造方法と、それを用いた電気光学装置の製造方法に関する。
【０００２】
【従来の技術】
従来、透明電極等の導電層を表面に具備する一対の基板間に液晶を挟持させ、透明電極間における電圧印加状態に基づいて液晶の配向状態を変化させることにより、光を変調し、階調表示を可能にする液晶装置が知られている。このような液晶装置における透明電極としては、酸化インジウムに酸化錫をドープさせた構成のＩＴＯ（Indium Tin Oxide）が用いられ、このＩＴＯは、導電率、透明度の点で上記液晶装置の電極として優れた性質を具備している。
【０００３】
【発明が解決しようとする課題】
ところで、ＩＴＯ等の透明電極においても、導電率、透明度を向上させるために電極材料の高結晶性が要求されている。従来、このような高結晶性の透明電極を得るためには、製造時において２００℃〜２５０℃程度の高い温度で熱処理が必要であった。高温での熱処理によって高結晶化を実現しようとする場合、基板が熱により変質、劣化等を生じる惧れがあるため、低温での高結晶化が望まれている。特に基板としてプラスチック基板を用いた場合には、その耐熱性を考慮すると低温結晶化は必須条件となり得る。
【０００４】
本発明の課題は、低温条件で結晶化した導電層を得ることが可能な電気光学装置用基板の製造方法と、それを用いた電気光学装置の製造方法とを提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、本発明の電気光学装置用基板の製造方法は、耐熱温度が１８０℃〜２２０℃である基材上に導電層が成膜されてなる電気光学装置用基板の製造方法であって、前記導電層を構成するＩＴＯ（インジウム錫酸化物）からなる第１膜を、前記基材の前記耐熱温度よりも低温にて膜厚が３０ｎｍ〜７０ｎｍに成膜する第１膜成膜工程と、前記第１膜を急速熱アニール法にて温度２５０℃〜３５０℃、加熱時間０．５分〜３分の条件で結晶化させる第１膜結晶化工程と、前記結晶化された第１膜上に、ＩＴＯ（インジウム錫酸化物）からなり、前記第１膜よりも厚膜の第２膜を、前記基材の耐熱温度よりも低温で結晶化を伴いながら成膜する第２膜成膜結晶化工程と、を含むことを特徴とする。
また、耐熱温度が１８０℃〜２２０℃である基材上に導電層が成膜されてなる電気光学装置用基板の製造方法であって、前記導電層を構成するＩＴＯ（インジウム錫酸化物）からなる第１膜を、前記基材の前記耐熱温度よりも低温にて膜厚が３０ｎｍ〜７０ｎｍに成膜する第１膜成膜工程と、前記第１膜を急速熱アニール法にて温度２５０℃〜３５０℃、加熱時間０．５分〜３分の条件で結晶化させる第１膜結晶化工程と、前記結晶化された第１膜上に、ＩＴＯ（インジウム錫酸化物）からなり、前記第１膜よりも厚膜の第２膜を、前記基材の耐熱温度よりも低温で成膜する第２膜成膜工程と、成膜した前記第２膜を、前記基材の耐熱温度よりも低温で熱処理して結晶化させる第２膜結晶化工程と、を含むことを特徴とする。
また、基材上に導電層が成膜されてなる電気光学装置用基板の製造方法であって、導電層を構成する材料の第１膜を、基材の耐熱温度よりも低温にて成膜する第１膜成膜工程と、第１膜を急速熱アニール法（ＲＴＡ法）にて結晶化させる第１膜結晶化工程と、結晶化された第１膜上に、導電層を構成する材料であって、第１膜よりも厚膜の第２膜を、基材の耐熱温度よりも低温で結晶化を伴いながら成膜する第２膜成膜結晶化工程とを含むことを特徴とする。
【０００６】
このような製造方法によると、第１膜結晶化工程以外の工程を基材の耐熱温度よりも低温で行うことができ、基材における変質、劣化等の発生を低減することができるようになる。なお、第１膜結晶化工程においては、ＲＴＡ法にて基材の耐熱温度よりも高温で結晶化を行うものの、極めて短時間で結晶化を行うため基材に対するダメージを防止することができる。本発明では、第１膜成膜工程において、基材の耐熱温度よりも低温で、例えば室温にて第１膜を成膜することができる。このように基材の耐熱温度よりも低温で、特に室温で成膜を行った場合は、第１膜は非晶質膜として形成される。そして、第１膜結晶化工程において、この非晶質の第１膜をＲＴＡ法にて結晶化させ、第２膜成膜結晶化工程において第１膜を種結晶として第２膜を結晶成長させるものとした。したがって、第２膜の結晶成長の活性化エネルギーが低くなり、該結晶成長を基材の耐熱温度よりも低温で実現することが可能となったのである。
【０００７】
ここで、第２成膜結晶化工程の代わりに、第２膜を基材の耐熱温度よりも低温で成膜（第２膜成膜工程）した後、この第２膜を基材の耐熱温度よりも低温で熱処理して結晶化させる（第２膜結晶化工程）工程を行うこともでき、この場合も同様に、基材に対して変質等のダメージを与えることなく、結晶化した導電層を得ることができるようになる。なお、第２膜成膜工程において、第２膜は室温で成膜するものとすることができる。成膜と結晶化を同時に行う方法と、成膜と結晶化を別途行う方法のいずれにおいても、上述した本発明の効果を奏するが、成膜と結晶化を同時に行う場合には工程が１回少なくなるため、工程を簡便に行うことが可能となる。
【０００８】
導電層はＩＴＯ（インジウム錫酸化物）を主体として構成されるものとすることができる。ＩＴＯは結晶化に際し、通常２００〜２５０℃程度の熱処理が必要であるが、本発明によると、第１膜成膜工程においては室温成膜、第１膜結晶化工程においてはＲＴＡ法により３００℃で１分程度の熱処理、第２膜成膜結晶化工程においては１５０℃で３０分程度の熱処理で、基材に対して変質等のダメージを与えることなく結晶化した当該導電層を得ることが可能となる。なお、本明細書において、「主体とする」成分は、構成成分のうち最も含有量の多い成分のことを言うものとする。
【０００９】
基材として耐熱温度が１８０℃〜２２０℃程度のプラスチック基材を用いることができる。このようなプラスチック基材は、軽量で割れにくく、加工性に優れたものである。本発明では、例えばＲＴＡ法による結晶化工程を除き、特に第２膜成膜結晶化工程では１５０℃程度の熱処理で結晶化が可能となったため、このようなプラスチック基材を用いた場合にも該基材に対するダメージをなくすことができる。なお、耐熱温度とは、一般に材料が連続使用に耐えることが可能な臨界温度のことを言う。
【００１０】
第１膜は、膜厚を３０ｎｍ〜７０ｎｍとすることができる。第１膜を７０ｎｍよりも厚膜にて成膜すると、ＲＴＡ法にて完全に（層全体に）結晶化できなくなる場合があり、一方、第１膜を３０ｎｍ未満に成膜すると、結晶化自体が困難となる場合がある。第１膜の膜厚は好ましくは４０ｎｍ〜６０ｎｍとするのがよい。
【００１１】
また、第１膜は物理気相成長法（ＰＶＤ法）にて成膜することができる。ＰＶＤ法によると、導電層を構成するＩＴＯ等の材料はＰＶＤ法にて成膜することができ、上述した３０ｎｍ〜７０ｎｍ程度の薄膜を得ることが可能となる。また、ＰＶＤ法による成膜においては、厚さを大きくしようとすると、基材に対して熱の影響を無視できなくなる。そこで、本発明のような２段階の成膜工程を備える方法を採用することで、基材に対して熱によるダメージを与えることなく、ある程度の膜厚を該ＰＶＤ法にて得ることが可能となる。ＰＶＤ法としては、例えば蒸着法、スパッタリング法、イオンプレーティング法、パルスレーザー蒸着法（ＰＬＤ法）、分子線エピタキシー法（ＭＢＥ法）等を例示することができる。
【００１２】
次に、第１膜結晶化工程においては例えば温度３００℃、加熱時間１分の条件にて、結晶化が行われるものとすることができる。急速熱アニール法（ＲＴＡ法）では、上記のような高温で加熱を行うものの、加熱時間を短くすることができるため、基材におけるダメージ発生を防止ないし抑制することができる。また、第１膜を第２膜に比して薄く形成すれば、ＲＴＡ法における加熱時間を短くすることもでき、一層基材に対する影響も小さくなる。
【００１３】
第２膜は、膜厚を７０ｎｍ〜１８０ｎｍとすることができる。この場合、第１膜と第２膜とを主体として構成される導電層が、１４０ｎｍ〜２１０ｎｍの層厚にて構成されることとなる。第２膜を１８０ｎｍよりも大きくすると、電気光学装置用基板の導電層として好ましくなく、当該電気光学装置用基板を用いた液晶装置等の膜厚を不均一にしてしまう場合があり、さらには当該第２膜の結晶化が困難となる場合がある。また、第２膜を７０ｎｍ未満とすると、電気光学装置用基板の導電層として好ましくなく、また、導電層としての性質の信頼性低下に繋がる場合がある。
【００１４】
次に本発明の電気光学装置の製造方法は、上述の電気光学装置用基材の製造方法を用いて電気光学装置を製造することを特徴とする。上述した電気光学装置用基板の製造方法により製造された基板は、熱による変質、劣化等が生じ難く、信頼性の高いものとなるが、これを用いて電気光学装置を製造することにより、信頼性の高い電気光学装置を提供することが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明に係る実施形態について図面を参照しつつ説明する。
［電気光学装置用基板の製造方法］
まず、本発明の電気光学装置用基板における製造方法の一実施例について図１，図２を参照しつつ説明する。本実施例の電気光学装置用基板の製造方法は、図２（ｂ）に示すようなアクリル樹脂等を主体とする透明のプラスチック基板１０１に、ＩＴＯ（インジウム錫酸化物）等を主体とする透明の導電層（電極層）９を成膜する工程を含んでなるものである。
【００１６】
まず、図１（ａ）〜図１（ｂ）に示すように、アクリル樹脂からなるプラスチック基板１０１に対し、イオンプレーティング法等のＰＶＤ法を用い室温にて、ＩＴＯを主体としてなる厚さ３０ｎｍの非晶質シード膜（第１膜）９０を成膜する。ここで、本実施例では室温にて成膜を行ったが、成膜温度としては、アクリル樹脂の耐熱温度（約２００℃）未満であればよい。また、本実施例では、後のＲＴＡ法による結晶化のために、非晶質シード膜９０は、３０ｎｍ〜７０ｎｍ程度の薄膜にて形成するのが好ましい。
【００１７】
次に、図１（ｂ）〜図１（ｃ）に示すように、非晶質シード膜９０を成膜したプラスチック基板１０１に対し、急速熱アニール法（ＲＴＡ法）を用いて熱処理を行う。具体的には、３００℃、１分の加熱処理後、急速に除冷を行うものとしており、これにより非晶質シード膜９０が結晶化され、結晶化シード膜９ａがプラスチック基板１０１上に積層される。
【００１８】
急速熱アニールを行うための装置としては、図４に示す急速熱アニール装置２００を用いることができる。この急速熱アニール装置２００は、赤外線ランプ２０３を備え、この赤外線ランプ２０３から石英窓２０２を介してチャンバー２１０内に、アニール対象要素１０２（本実施例の場合、図１（ｂ）に示す非晶質シード層９０を含むプラスチック基板１０１）が配設される（例えば搬送等により任意に配設可能）。このアニール対象要素１０２に対して、窒素、酸素等のガスがシャワーヘッド２０４を介して吹き込まれるものとされている。このような装置を用いることにより、アニール対象要素１０２の昇温と降温を極めて短時間で行うことができる。なお、本実施例では、３００℃、１分の加熱処理を行うものとしたが、非晶質シード層９０がＲＴＡ法にて結晶化される条件であればよく、例えば加熱温度２５０℃〜３５０℃で、加熱時間０．５分〜３分の範囲内で加熱処理を行うことも可能である。
【００１９】
このようにして得られた結晶化シード膜９ａに対して、図２（ａ）〜図２（ｂ）に示すように、イオンプレーティング法等のＰＶＤ法を用い１５０℃にて、ＩＴＯを主体としてなる厚さ１１０ｎｍの結晶化メイン膜（第２膜）９ｂを成膜して電気光学装置用基板１００を得る。この場合、１５０℃にて成膜することで、下層の結晶化シード膜９ａを種結晶として当該第２膜において結晶成長が起こり、結果的に成膜と同時に結晶化が行われることとなる。なお、本実施例では結晶化メイン膜の膜厚を１１０ｎｍとしたが、例えば７０ｎｍ〜１８０ｎｍ程度とすることができ、この場合、結晶化シード膜９ａと結晶化メイン膜９ｂからなる導電層９は、例えば１４０ｎｍ〜２１０ｎｍ程度の膜厚となる。
【００２０】
なお、結晶化メイン膜９ａの形成方法としては、例えば図３のような工程を採用することもできる。すなわち、まず、結晶化シード膜９ａに対して、図３（ａ）〜図３（ｂ）に示すように、イオンプレーティング法等のＰＶＤ法を用い室温にて、ＩＴＯを主体としてなる厚さ１１０ｎｍの非晶質メイン膜９１を成膜する。その後、非晶質メイン膜９１に対して、１５０℃、３０分の条件で熱処理を行うことで、結晶化した結晶化メイン膜９ｂを得る。この場合も、１５０℃にて熱処理することで、下層の結晶化シード膜９ａを種結晶として非晶質シード膜９１において結晶化が行われることとなる。
【００２１】
以上のような本実施例の製造方法によると、ＲＴＡ法以外の工程をプラスチック基板１０１の耐熱温度（約２００℃）よりも低温で行うことができ、当該製造工程中に、プラスチック基板１０１において変質、劣化、着色等が極めて発生し難くなる。また、ＲＴＡ法にて非晶質シード膜９０を結晶化する工程においては、プラスチック基板１０１の耐熱温度よりも高温（３００℃）で結晶化を行うものの、極めて短時間（１分）で結晶化を行うため、プラスチック基板１０１に対するダメージを殆どなくすことができる。
【００２２】
このように製造された電気光学装置用基板１００は、例えば液晶装置に適用することができ、具体的には当該電気光学装置基板１００を２枚用意し、これら一対の電気光学装置用基板１００，１００にて液晶層を挟持して液晶装置を構成することができる。
【００２３】
【発明の効果】
以上詳細に説明したように、本発明の電気光学装置用基板の製造方法によれば、非晶質シード膜（第１膜）の結晶化工程以外の工程を、プラスチック基板（基材）の耐熱温度よりも低温で行うことができ、プラスチック基板（基材）における変質、劣化等の発生を低減することができるようになる。したがって、耐熱性の低いプラスチック基板等を電気光学装置用の基材として用いた場合にも、ＩＴＯ等の導電層を十分に結晶化させることが可能となり、ひいては軽量で割れ難い電気光学装置用基板を簡便に提供することが可能となる。また、このような電気光学装置用基板を液晶装置に適用することにより、当該液晶装置の軽量化、薄型化、微細化、もしくは回路の高速化を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の電気光学装置用基板の製造方法についての一工程を示す説明図。
【図２】図１に続く、電気光学装置用基板の製造方法についての一工程を示す説明図。
【図３】図１に続く、電気光学装置用基板の製造方法についての一工程を示す説明図。
【図４】急速熱アニール装置の一例を示す模式図。
【符号の説明】
９導電層
９ａ結晶化シード膜
９ｂ結晶化メイン膜
９０非晶質シード膜
９１非晶質メイン膜
１００電気光学装置用基板
１０１プラスチック基材（基材）
２００急速熱アニール装置

Claims

耐熱温度が１８０℃〜２２０℃である基材上に導電層が成膜されてなる電気光学装置用基板の製造方法であって、
前記導電層を構成するＩＴＯ（インジウム錫酸化物）からなる第１膜を、前記基材の前記耐熱温度よりも低温にて膜厚が３０ｎｍ〜７０ｎｍに成膜する第１膜成膜工程と、
前記第１膜を急速熱アニール法にて温度２５０℃〜３５０℃、加熱時間０．５分〜３分の条件で結晶化させる第１膜結晶化工程と、
前記結晶化された第１膜上に、ＩＴＯ（インジウム錫酸化物）からなり、前記第１膜よりも厚膜の第２膜を、前記基材の耐熱温度よりも低温で結晶化を伴いながら成膜する第２膜成膜結晶化工程と、
を含むことを特徴とする電気光学装置用基板の製造方法。
耐熱温度が１８０℃〜２２０℃である基材上に導電層が成膜されてなる電気光学装置用基板の製造方法であって、
前記導電層を構成するＩＴＯ（インジウム錫酸化物）からなる第１膜を、前記基材の前記耐熱温度よりも低温にて膜厚が３０ｎｍ〜７０ｎｍに成膜する第１膜成膜工程と、
前記第１膜を急速熱アニール法にて温度２５０℃〜３５０℃、加熱時間０．５分〜３分の条件で結晶化させる第１膜結晶化工程と、
前記結晶化された第１膜上に、ＩＴＯ（インジウム錫酸化物）からなり、前記第１膜よりも厚膜の第２膜を、前記基材の耐熱温度よりも低温で成膜する第２膜成膜工程と、
成膜した前記第２膜を、前記基材の耐熱温度よりも低温で熱処理して結晶化させる第２膜結晶化工程と、
を含むことを特徴とする電気光学装置用基板の製造方法。
前記基材がプラスチック基材であることを特徴とする請求項１または２に記載の電気光学装置用基板の製造方法。
前記第１膜成膜工程において、前記第１膜は、室温で成膜されることを特徴とする請求項１ないし３のいずれか１項に記載の電気光学装置用基板の製造方法。
前記第１膜成膜工程において、前記第１膜は、非晶質膜として成膜されることを特徴とする請求項１ないし４のいずれか１項に記載の電気光学装置用基板の製造方法。
前記第１膜成膜工程において、前記第１膜は、物理気相成長法（ＰＶＤ法）にて成膜されることを特徴とする請求項１ないし５のいずれか１項に記載の電気光学装置用基板の製造方法。
前記第２膜成膜工程において、前記第２膜は、室温で成膜されることを特徴とする請求項２ないし６のいずれか１項に記載の電気光学装置用基板の製造方法。
前記第２膜は、膜厚が７０ｎｍ〜１８０ｎｍに成膜されることを特徴とする請求項１ないし７のいずれか１項に記載の電気光学装置用基板の製造方法。
請求項１ないし８のいずれか１項に記載の電気光学装置用基板の製造方法を用いて電気光学装置を製造することを特徴とする電気光学装置の製造方法。