KR20060020575A - 다결정 ｉｔｏ 필름 및 다결정 ｉｔｏ 전극의 제조 방법 - Google Patents

다결정 ｉｔｏ 필름 및 다결정 ｉｔｏ 전극의 제조 방법 Download PDF

Info

Publication number
KR20060020575A
KR20060020575A KR1020040107201A KR20040107201A KR20060020575A KR 20060020575 A KR20060020575 A KR 20060020575A KR 1020040107201 A KR1020040107201 A KR 1020040107201A KR 20040107201 A KR20040107201 A KR 20040107201A KR 20060020575 A KR20060020575 A KR 20060020575A
Authority
KR
South Korea
Prior art keywords
substrate
ito film
amorphous ito
film
amorphous
Prior art date
Application number
KR1020040107201A
Other languages
English (en)
Inventor
슈팡-안
Original Assignee
프라임 뷰 인터내셔널 코오포레이션 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프라임 뷰 인터내셔널 코오포레이션 리미티드 filed Critical 프라임 뷰 인터내셔널 코오포레이션 리미티드
Publication of KR20060020575A publication Critical patent/KR20060020575A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

다결정 ITO 박막을 제조하는 방법이 제공된다. 먼저, 비정질 ITO 박막은 기판 상에 형성된다. 이후, 급속 열적 어닐링 (rapid thermal annealing) 처리를 하여 상기 비정질 ITO 박막을 다결정 ITO 박막으로 변환시킨다. 다결정 ITO 전극의 제조 방법이 또한 제공된다. 먼저, 비정질 ITO 박막이 TFT 어레이 기판 상에 형성된다. 이후, 상기 비정질 ITO 박막이 패터닝되어 복수의 비정질 ITO 전극을 형성한다. 급속 열적 어닐링 처리를 하여 상기 비정질 ITO 전극을 복수의 다결정 ITO 전극으로 변환시킨다. 개선된 평탄성(planarity)을 갖는 다결정 ITO 박막이 형성된다. 처리 시간이 감소되고 그 결과 상기 처리량도 개선된다.
다결정 ITO 박막, 다결정 ITO 전극, 급속 열적 어닐링 처리

Description

다결정 ＩＴＯ 필름 및 다결정 ＩＴＯ 전극의 제조 방법{Method of fabricating poly-crystal ITO film and polycrystal ITO electrode}
도 1은 본 발명의 바람직한 구현예에 따른, 다결정 ITO 필름의 제조 방법을 예시하는 개략도이다.
도 2a 내지 2d는 본 발명의 바람직한 구현예에 따른, 다결정 ITO 필름의 제조 방법을 예시하는 개략적인 단면도이다.
도 3은 본 발명의 바람직한 구현예에 따른, 다결정 ITO 전극의 제조 방법을 예시하는 개략도이다.
도 4a 내지 4h는 본 발명의 바람직한 구현예에 따른, 다결정 ITO 전극의 제조 방법을 예시하는 개략적인 단면도이다.
도 5a 내지 5e는 ITO 전극의 다양한 용도를 예시하는 개략도이다.
본 발명은 인듐 주석 산화물 (ITO) 필름 및 투명한 전극의 제조 방법에 관한 것이다. 더 구체적으로는, 본 발명은 다결정 ITO 필름 및 다결정 ITO 전극의 제조 방법에 관한 것이다.
디스플레이 단말기는 사용자와 정보 매체 사이의 통신 인터페이스 (communication interface)이다. 현재, 패널 디스플레이가 개발되고 있는 경향이다. 상기 패널 디스플레이는 주로 유기 전계-발광 디스플레이 (OLED), 플라즈마 디스플레이 패널 (PDP), 액정 디스플레이 (LCD), 및 발광 다이오드 (LED), 등을 포함한다. 상기 ITO 투면 도전성 필름은 상기 디스플레이에서 중요한 역할을 한다. 상기 ITO 필름은 우수한 도전성을 갖는 투명 전극 재료로서 사용될 뿐만 아니라, 가열 (heating), 열반사, 전자기파 차폐, 대정전 방지 (anti-electrostatic charges) 등에서의 다양한 용도로도 사용될 수 있다. 따라서, ITO 필름은 TFT 어레이, 컬러 필터, LED, 유기 전계 발광 디스플레이, 또는 PDP에서 상이한 타입의 디스플레이에서 다양한 용도를 가질 수 있다.
그러나, 상기 ITO 필름의 표면 평탄성은 상기 소자의 안정성에 명확하게 영향을 준다. 상기 유기 전계 발광 디스플레이를 예로 들면, 상기 ITO 필름의 표면 평탄성이 상대적으로 큰 경우, 캐소드층 (상기 ITO가 애노드인 경우)은 ITO 필름의 돌출부에 근접하기 쉽다. 이는 전극 표면 상의 큰 국소 전기장을 일으키고, 그 결과 큰 전류가 이러한 국소 영역 위로 흐르도록 만든다. 큰 전류가 이러한 국소 영역을 통하여 흐르는 경우, 이러한 영역에서의 온도는 증가하고, 이후 상기 국소 영역에서 용융이 일어난다. 이는 상기 유기 전계 발광 디스플레이 상에 상해를 일으키게 된다.
따라서, 상기 ITO 재료에 대한 더 우수한 필름 특성, 예를 들면 표면 평탄성 또는 저항성을 갖기 위해서, 종래 기술은 통상적으로 상기 필름을 형성한 후의 열 어닐링 처리를 포함한다. 상기 종래 열적 어닐링 처리는 오븐 또는 가열판을 사용하여 상기 비정질 ITO 필름을 어닐링하고, 그 결과 다결정 ITO 필름으로 변환시킨다. 그러나, 온도를 증가시키고, 상기 온도 (200℃)를 유지하고, 및 상기 온도를 감소시키는 과정은 장시간을 요하게 되어, 제조 시간이 통상적으로 수 시간이 걸리게 되므로, 따라서 처리량을 증가시키는데 바람직하지 않다.
또 다른 종래 열처리는 자외선 (UV) 광을 사용하여 비정질 ITO 필름 상에 조사하고, 그 결과 다결정 ITO 필름으로 변환시킨다. 상기 UV 광을 사용함으로써 얻어지는 에너지는 작기 때문에, UV 광으로부터 조사한 후, 상기 ITO 필름 상의 포스트 어닐링 (post annealing) 처리를 실행하기 위해 여전히 오븐을 사용할 필요가 있다. 일반적으로, 어닐링 처리 시간은 감소되지 않는다.
상기 어닐링 처리 시간을 감소시키기 위해서, 미국 특허 제 6,448,158호는 ITO 층을 패터닝하는 방법을 제안하고 있다. 미국 특허 제 6,448,158호에서는, 주로 엑시머 레이저 어닐링 (excimer laser annealing (ELA))을 사용하여 상기 비정질 ITO 필름을 다결정 ITO 필름으로 변환시킨다. 그러나, 상기 레이저 빔은 조사 영역에 대해서 한계를 가지고 있기 때문에, 큰 영역에 대한 어닐링에서 사용되는 경우, 필름에 균일한 두께가 형성되도록 제어하는 것이 용이하지 않다. 게다가, 고가의 레이저 어닐링 설비는 또한 제조 비용을 증가시키고 있어, 경쟁 제조사가 감소되고 있다.
본 발명이 이루고자 하는 첫 번째 기술적 과제는, 더 우수한 필름 특성을 갖 는 다결정 ITO 필름을 형성하고, 제조 시간 및 비용을 절감하기에 적합한 ITO 필름의 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 두 번째 기술적 과제는, 고안정성을 갖는 다결정 ITO 전극을 형성하고, 제조 시간 및 비용을 절감하기에 적합한 ITO 전극의 제조 방법을 제공하는 것이다.
본 발명은 ITO 필름의 제조 방법을 제공한다. 먼저, 비정질 ITO 필름이 기판 상에 형성된다. 급속 열적 어닐링 (RTA) 처리를 하여, 상기 비정질 ITO 필름을 다결정 ITO 필름으로 변환시킨다.
본 발명의 바람직한 구현예에서는, 상기 비정질 ITO 필름을 형성하는 방법으로는, 예를 들면 스퍼터링 또는 물리적 증착, 또는 화학적 증착과 같은 다른 방법이 있다. 게다가, 상기 구현예에서, 상기 비정질 ITO 필름의 두께는, 예를 들면 400 내지 1500 옹스트롬이다. 상기 RTA 처리는 예를 들면, 400℃ 내지 700℃ 하에서 0.5 내지 6 분 동안 실시된다.
본 발명은 또한 TFT-어레이, 컬러 필터, LED, 유기 전계-발광 디스플레이, 또는 PDP에서의 투명 전극을 형성하기에 적합한 ITO 전극의 제조 방법을 제공한다. ITO 전극의 제조 방법은 비정질 ITO 필름이 기판 상에 형성되는 단계를 포함한다. 상기 비정질 ITO 필름은 패터닝되어 상기 기판 상에 다중 비정질 ITO 전극을 형성한다. 이후, 급속 열적 어닐링 처리를 하여, 상기 비정질 ITO 전극을 복수의 다결정 ITO 전극으로 변환시킨다.
본 발명의 바람직한 구현예에서, 상기 다결정 ITO 전극을 형성하는 방법은, 예를 들면 스퍼터링 또는 물리적 증착, 또는 화학적 증착과 같은 다른 방법이 있다. 게다가, 상기 구현예에서, 상기 비정질 ITO 필름의 두께는, 예를 들면 400 내지 1500 옹스트롬이다. 상기 RTA 처리는, 예를 들면 400℃ 내지 700℃ 하에서 0.5 내지 6 분 동안 실시된다.
본 발명의 구현예에서, 상기 비정질 ITO 필름을 패터닝하는 방법은, 예를 들면 상기 비정질 ITO 필름 상부에 패터닝된 포토리지스트층을 형성하는 단계를 포함한다. 이후, 상기 포토리지스트층을 마스크로서 사용함으로써 상기 비정질 ITO 필름의 일부가 제거된다. 따라서, 상기 비정질 ITO 필름은, 예를 들면 옥살산 또는 다른 에칭제(etchant)에 의해 제거되고, 상기 기판 상에 복수의 비정질 ITO 전극이 형성된다. 이후, 상기 포토리지스트층이 제거된다.
본 발명의 바람직한 구현예에서, 상기 기판은 유리 기판, 실리콘 기판, 또는 플라스틱 기판을 포함한다.
본 발명의 바람직한 구현예에서, 상기 기판은 경질 기판 또는 연질 기판을 포함한다.
본 발명에서, 상기 RTA가 사용되어, 상기 비정질 ITO 필름은 다결정 ITO 필름으로 급속하게 변환될 수 있다. 이는 제조 시간을 단축하고 처리량을 증가시킬 수 있다. 상기 형성된 다결정 ITO 필름은 표면 평탄성 또는 전기 저항성과 같은 더 우수한 필름 특성을 가진다.
도 1은 본 발명의 바람직한 구현예에 따른, 다결정 ITO 필름의 제조 방법을 예시하는 개략도이다. 도 2a 내지 2d는 본 발명의 바람직한 구현예에 따른, 다결정 ITO 필름의 제조 방법을 예시하는 개략적인 단면도이다.
도 1 및 도 2a에서, 기판 (210)이 제공된다 (단계 100). 그리고 상기 ITO 필름을 형성하기 전에, 세척 공정 (단계 110)이 상기 기판 (210) 상에서 실시되고, 그 결과 상기 기판 (210) 상의 오염 물질 또는 입자를 제거한다. 상기 구현예에서, 상기 기판 (210)은 예를 들면, 유리 기판, 실리콘 기판, 플라스틱 기판, 또는 다른 경질 기판 또는 연질 기판을 포함한다.
이후, 도 1 및 도 2b에서 도시된 바와 같이, 비정질 ITO 필름 (220)이 상기 기판 (210) 상에 형성된다 (단계 120). 따라서, 상기 비정질 ITO 필름 (220)을 형성하는 방법은, 예를 들면 물리적 증착 (PVD) 또는 화학적 증착 (CVD)을 포함한다. 본 발명의 구현예에서, 상기 비정질 ITO 필름 (220)의 형성은 예를 들면, 스퍼터링 공정에 의하는데, 이는 ITO 재료의 타겟 (target)을 이용하여 타겟 이온 (230)을 형성한다. 상기 스퍼터링 공정은 상기 타겟 이온 (230)을 기판 (210) 상에 증착시켜 상기 비정질 ITO 필름 (220)을 형성한다. 상기 비정질 ITO 필름 (220)의 두께는 예를 들면, 400 내지 1500 옹스트롬이다. 바람직한 구현예에서, 상기 비정질 ITO 필름 (220)의 두께는 약 500 옹스트롬이다.
도 1 및 도 2c에서 도시된 바와 같이, 급속 열적 어닐링 (RTA) 처리 (240)를 하여 상기 비정질 ITO 필름 (220)을 가열하고, 다결정 ITO 필름 (250)으로 변환시킨다 (단계 130). 상기 비정질 ITO 필름 (220)의 전기 저항성, 결정 구조, 표면 평탄성, 또는 결정의 응력이 최적화되지 않았기 때문에, 상기 열적 어닐링 처리는 상 기 다결정 ITO 필름 (250)으로 변환시키는데 필수적이다. 상기 구현예에서 사용된 RTA 처리는 반응 챔버의 온도를 단시간에 반응 온도로 상승시키고, 반응 후에는 초기 온도로 급속하게 떨어뜨릴 수 있다. 본 발명의 구현예에서, 상기 기판 (210) 상에 형성된 비정질 ITO 필름 (220)은 400℃ 내지 700℃의 열처리 온도하에서 0.5 내지 6 분 동안 실시되고, 이후 다결정 ITO 필름 (250)으로 변환될 수 있다. 다른 구현예에서, 상기 RTA 처리는, 예를 들면 600℃에서 1 분 동안 실시되어서, 상기 다결정 ITO 필름 (250)과 같은 우수한 필름 특성을 얻을 수 있다.
도 3은 본 발명의 바람직한 구현예에 따른, 다결정 ITO 전극의 제조 방법을 예시하는 개략도이다. 도 4a 내지 4h는 본 발명의 바람직한 구현예에 따른, 다결정 ITO 전극의 제조 방법을 예시하는 개략적인 단면도이다.
도 3 및 도 4a에 도시된 바와 같이, 기판 (410)이 제공되고 (단계 300), 상기 비정질 ITO 필름을 형성하기 위한 방법을 실행하는데 사용된다. 상기 구현예에서, 상기 기판 (410)은 예를 들면, 유리 기판, 실리콘 기판, 플라스틱 기판, 또는 다른 경질 기판 또는 연질 기판을 포함한다. 상기 비정질 ITO 필름을 형성하기 전에, 상기 기판 (410)은 세척되어서 (단계 310) 오염 물질 또는 입자를 제거한다. 이후, 도 3 및 도 4g에서 도시된 바와 같이, 상기 기판 (410)은 비정질 ITO 필름 (420)을 형성한다 (단계 320). 상기 구현예에서, 상기 비정질 ITO 필름 (420)을 형성하는 방법은, 예를 들면 물리적 증착 (PVD) 또는 화학적 증착 (CVD)을 포함한다. 본 발명의 구현예에서, 상기 비정질 ITO 필름 (420)의 형성은 예를 들면, 스퍼터링 방법에 의하는데, 이는 ITO 재료의 타겟 (target)을 이용하여 타겟 이온 (430)을 형성한다. 상기 스퍼터링 방법은 상기 타겟 이온 (430)을 기판 (410) 상에 증착시켜 상기 비정질 ITO 필름 (420)을 형성한다. 상기 비정질 ITO 필름 (420)의 두께는 예를 들면, 400 내지 1500 옹스트롬이다. 바람직한 구현예에서, 상기 비정질 ITO 필름 (420)의 두께는 약 500 옹스트롬이다.
이후, 상기 비정질 ITO 필름 (420)은 패터닝되어 상기 기판 (410) 상에 복수의 비정질 전극 (470)을 형성한다.
도 3 및 도 4c에 도시된 바와 같이, 포토리지스트층 (450)은 상기 비정질 ITO 필름 (420) 상에 코팅되고, 상기 포토리지스트층 (450)은 노광된다 (단계 330). 이후, 도 3 및 도 4d에서, 상기 포토리지스트층 (450)은 현상되고, 상기 포토리지스트층 (450)은 패터닝되어 상기 패터닝된 포토리지스트층 (460)을 형성한다 (단계 340). 이후, 도 3 및 도 4e에서, 상기 패터닝된 포토리지스트층 (460)은 마스크로서 사용되고, 상기 비정질 ITO 필름 (420)의 일부가 제거되고, 복수의 비정질 ITO 전극 (470)은 상기 기판 (410) 상에 형성된다 (단계 350). 바람직한 구현예에서, 예를 들면 옥살산이 에칭제 (etchant)로 사용되어 습식 에칭을 실시하여, 상기 비정질 ITO 필름 (420)의 일부를 제거한다. 상기 비정질 ITO 필름 (420)을 에칭할 수 있는 다른 에칭제가 또한 사용될 수 있다. 이후, 도 3 및 도 4f에서, 상기 패터닝된 포토리지스트층 (460)은 스트립되고, 상기 비정질 ITO 전극 (470)은 상기 기판 상에 잔류한다 (단계 360).
도 3 및 도 4g에 도시된 바와 같이, RTA 처리 (480)를 하여 상기 비정질 ITO 전극 (470)을 가열하고, 다중 다결정 ITO 전극 (490)으로 변환시킨다 (단계 370). 상기 구현예에서, 상기 RTA 처리는 예를 들면, 400℃ 내지 700℃의 온도 하에서 0.5 내지 6 분 동안 실시되고, 그 결과 상기 비정질 ITO 전극 (470)은 복수의 다결정 ITO 전극 (490)으로 변환될 수 있다. 바람직한 구현예에서, 상기 RTA 처리는, 예를 들면 600℃의 온도 하에서 1 분 동안 실시되어서, 전기 저항성, 표면 평탄성, 결정 구조, 또는 전자 이동도와 같은 우수한 필름 특성을 갖는 복수의 다결정 ITO 전극 (490)을 얻을 수 있다. 이는 후속 소자를 위해서 더 안정한 처리 조건을 가능하게 된다.
도 3 및 도 4h에 도시된 바와 같이, 상기 다결정 ITO 전극 (490)은 다양한 타입의 패널 디스플레이에 상기 투명 전극을 적용하기 위해, 후속 공정 (단계 380)으로 처리될 수 있다.
도 5a-5e는 ITO 전극의 다양한 용도를 예시한 개략도이다. 도 5a에서, 유기 전계-발광 디스플레이는 기판 (500), 애노드 (510), 유기 발광층 (520), 및 캐소드 (530)을 포함한다. 상기 유기 전계-발광 디스플레이에서, 상기 애노드 (510)는 본 발명의 ITO 필름의 제조 방법을 사용함으로써 형성될 수 있다.
본 발명의 ITO 필름의 제조 방법은 또한 도 5b에 도시된 컬러 필터 및 도 5c에 도시된 TFT-어레이와 같은 통상의 LCD에 적용될 수 있다. 도 5b에서, 상기 컬러 필터는 적어도 기판 (600), 복수의 광 차폐층 (610), 및 복수의 컬러 필터링 필름 (620), 보호층 (630) 및 공통전극(common electrode) (640)을 포함한다. 상기 컬러 필터에서, 상기 공통전극 (640)은 본 발명의 ITO 필름의 제조 방법을 사용함으로써 형성될 수 있다. 도 5c에서, 상기 TFT-어레이는 적어도 복수의 TFT (700), 픽셀 전 극 (710), 데이터 라인 (720), 및 스캔 라인 (730)을 포함하고, 상기 픽셀 전극 (710)은 본 발명의 ITO 필름의 제조 방법을 사용함으로써 형성될 수 있다.
대형 디스플레이에서, 도 5d에서 PDP를 일예로 들면, 상기 PDP는 예를 들면 전면 기판 (800) 및 후면 기판 (810)으로 이루어져 있다. 상기 전면 기판 (800)은 적어도 X 전극 및 Y 전극을 포함한다. 상기 후면 기판 (810)은 적어도 립 (812) 및 어드레스 전극(address electrode) (814)을 포함한다. 반면에, 상기 X 전극 및 Y 전극은 본 발명의 ITO 필름의 제조 방법을 사용함으로써 형성될 수 있다.
LED 디스플레이에서, 이는 또한 ITO 필름의 용도를 가진다. 도 5e에 도시된 바와 같이, 상기 LED는 적어도 기판 (900), 캐소드 (910), n-타입 반도체층 (920), 발광층 (930), p-타입 반도체층 (940), 및 애노드 (950)을 포함하고, 상기 캐소드 (910) 또는 애노드 (950)는 상기 투명 ITO 필름이 될 수 있다. 이러한 캐소드 (910) 또는 애노드 (950)는 본 발명의 ITO 필름의 제조 방법을 사용함으로써 형성될 수 있다.
요약하면, 본 발명에서의 다결정 ITO 필름 및 다결정 ITO 전극의 제조 방법은 적어도 하기의 장점을 가진다:
본 발명은 상기 ITO 필름을 형성함에 있어서 상기 RTA 처리를 사용한다. 이는 제조 시간을 감소시키고, 처리량을 증가시키고, 또한 제조 비용을 감소시키는 장점을 가진다.
본 발명은 우수한 특성을 갖는 ITO 필름을 형성할 수 있다. 더 우수한 필름 평탄성 외에, 상기 ITO 필름은 후속 제조 공정에서 사용될 수 있고, 이후 상기 처 리는 더 안정할 수 있다.
본 발명의 다결정 ITO 필름의 제조 방법은 필름 또는 전극을 제조하기 위해서 다양한 패널 디스플레이에 적용될 수 있다.
본 발명의 범위 또는 정신에서 벗어나지 않으면서 본 발명의 구조에 다양한 수정 및 변화가 가능하다는 점은 당업자에게는 명백할 것이다. 상기 명세서에 의해, 본 발명은 하기 청구항 및 이들의 균등물의 범위 내에 해당한다면, 본 발명의 수정 및 변화를 포함할 수 있도록 의도되었다.
본 발명에 따르면, 더 우수한 필름 특성을 갖고, 제조 시간 및 비용을 절감하기에 적합한 다결정 ITO 필름 및 다결정 ITO 전극의 제조 방법을 제공할 수 있다.

Claims (14)

  1. 다결정 인듐 주석 산화물 (ITO) 필름의 제조 방법으로서,
    비정질 ITO 필름을 기판 상에 형성하는 단계; 및
    급속 열적 어닐링 (RTA) 처리를 하여, 상기 비정질 ITO 필름을 다결정 ITO 필름으로 변환시키는 단계를 포함하는 다결정 인듐 주석 산화물 (ITO) 필름의 제조 방법.
  2. 제 1항에 있어서, 상기 비정질 ITO 필름을 형성하는 단계가 스퍼터링, 물리적 증착, 또는 화학적 증착을 포함하는 것을 특징으로 하는 방법.
  3. 제 1항에 있어서, 상기 비정질 ITO 필름의 두께가 400 내지 1500 옹스트롬인 것을 특징으로 하는 방법.
  4. 제 1항에 있어서, 상기 RTA 처리가 400℃ 내지 700℃ 하에서 0.5 내지 6 분 동안 실시되는 것을 특징으로 하는 방법.
  5. 제 1항에 있어서, 상기 기판이 유리 기판, 실리콘 기판, 또는 플라스틱 기판을 포함하는 것을 특징으로 하는 방법.
  6. 제 1항에 있어서, 상기 기판이 경질 기판 또는 연질 기판을 포함하는 것을 특징으로 하는 방법.
  7. 박막 트랜지스터 (TFT)-어레이, 컬러 필터, 발광 다이오드 (LED), 또는 유기 전자-발광 디스플레이에서의 전극을 형성하는데 사용하기에 적합한 인듐 주석 산화물 (ITO) 전극의 제조 방법으로서,
    비정질 ITO 필름을 기판 상에 형성하는 단계;
    상기 비정질 ITO 필름을 패터닝하여, 상기 기판 상에 복수의 비정질 ITO 전극을 형성하는 단계; 및
    급속 열적 어닐링 (RTA) 처리를 하여, 상기 비정질 ITO 전극을 복수의 다결정 ITO 전극으로 변환시키는 단계를 포함하는 인듐 주석 산화물 (ITO) 전극의 제조 방법.
  8. 제 7항에 있어서, 상기 비정질 ITO 필름을 형성하는 단계가 스퍼터링, 물리적 증착, 또는 화학적 증착을 포함하는 것을 특징으로 하는 방법.
  9. 제 7항에 있어서, 상기 비정질 ITO 전극의 두께가 400 내지 1500 옹스트롬인 것을 특징으로 하는 방법.
  10. 제 7항에 있어서, 상기 비정질 ITO 필름을 패터닝하는 단계가,
    상기 비정질 ITO 필름 상에 패터닝된 포토리지스트층을 형성하는 단계;
    상기 포토리지스트층을 마스크로서 사용함으로써 상기 비정질 ITO 필름의 일부를 제거하여, 상기 기판 상에 상기 비정질 ITO 전극을 형성하는 단계; 및
    상기 포토리지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 제 10항에 있어서, 상기 비정질 ITO 필름의 일부가 옥살산에 의해 제거되는 것을 특징으로 하는 방법.
  12. 제 7항에 있어서, 상기 RTA 처리가 400℃ 내지 700℃ 하에서 0.5 내지 6 분 동안 실시되는 것을 특징으로 하는 방법.
  13. 제 7항에 있어서, 상기 기판이 유리 기판, 실리콘 기판, 또는 플라스틱 기판을 포함하는 것을 특징으로 하는 방법.
  14. 제 7항에 있어서, 상기 기판이 경질 기판 또는 연질 기판을 포함하는 것을 특징으로 하는 방법.
KR1020040107201A 2004-08-30 2004-12-16 다결정 ｉｔｏ 필름 및 다결정 ｉｔｏ 전극의 제조 방법 KR20060020575A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW93125996 2004-08-30
TW093125996A TWI322461B (en) 2004-08-30 2004-08-30 Method of fabricating poly-crystal ito thin film and poly-crystal ito electrode

Publications (1)

Publication Number Publication Date
KR20060020575A true KR20060020575A (ko) 2006-03-06

Family

ID=35943888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040107201A KR20060020575A (ko) 2004-08-30 2004-12-16 다결정 ｉｔｏ 필름 및 다결정 ｉｔｏ 전극의 제조 방법

Country Status (4)

Country Link
US (1) US20060046460A1 (ko)
JP (1) JP2006066362A (ko)
KR (1) KR20060020575A (ko)
TW (1) TWI322461B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809983B1 (ko) * 2006-12-27 2008-03-06 한국생산기술연구원 디스플레이용 ｉｔｏ 전극 생성 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208401B2 (en) * 2004-03-12 2007-04-24 Hewlett-Packard Development Company, L.P. Method for forming a thin film
TW200742610A (en) * 2006-05-10 2007-11-16 Tpk Touch Solutions Inc Method of hiding transparent electrodes on a transparent substrate
US8039405B2 (en) * 2008-02-01 2011-10-18 Ricoh Company, Ltd. Conductive oxide-deposited substrate and method for producing the same, and MIS laminated structure and method for producing the same
JP5522032B2 (ja) * 2008-03-13 2014-06-18 豊田合成株式会社 半導体発光素子及びその製造方法
WO2009146461A1 (en) 2008-05-30 2009-12-03 The Regents Of The University Of California (al,ga,in)n diode laser fabricated at reduced temperature
JP5624712B2 (ja) * 2008-09-01 2014-11-12 豊田合成株式会社 ＴｉＯ２からなる導電性透明層の製造方法及び当該導電性透明層の製造方法を利用した半導体発光素子の製造方法
JP5353402B2 (ja) * 2009-04-17 2013-11-27 コニカミノルタ株式会社 有機エレクトロニクス素子の製造方法
FI122622B (fi) * 2009-06-05 2012-04-30 Optogan Oy Valoa emittoiva puolijohdelaite ja valmistusmenetelmä
KR101737981B1 (ko) * 2011-05-17 2017-05-22 한국전자통신연구원 마이크로 어레이 형태의 질화물 발광 소자 및 그 제조 방법
JP5803708B2 (ja) * 2012-02-03 2015-11-04 豊田合成株式会社 半導体発光素子の製造方法
TWI490885B (zh) * 2012-10-05 2015-07-01 Far Eastern New Century Corp 於基板上形成透明導電層的方法
JP6097647B2 (ja) * 2013-06-26 2017-03-15 尾池工業株式会社 無機結晶膜積層体の製造方法
CN105185695A (zh) * 2015-08-21 2015-12-23 京东方科技集团股份有限公司 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
US10564461B2 (en) * 2017-09-18 2020-02-18 Wuhan China Star Optoelectronics Technology Co., Ltd. Method of forming crystalline ITO thin film and method of forming on-cell type touch panel

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304588B1 (en) * 1997-02-07 2001-10-16 Xerox Corporation Method and structure for eliminating polarization instability in laterally-oxidized VCSELs
US6218310B1 (en) * 1998-05-12 2001-04-17 Advanced Micro Devices, Inc. RTA methods for treating a deep-UV resist mask prior to gate formation etch to improve gate profile
TWI256976B (en) * 2000-08-04 2006-06-21 Hannstar Display Corp Method of patterning an ITO layer
JP3977099B2 (ja) * 2002-02-25 2007-09-19 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809983B1 (ko) * 2006-12-27 2008-03-06 한국생산기술연구원 디스플레이용 ｉｔｏ 전극 생성 방법

Also Published As

Publication number Publication date
TWI322461B (en) 2010-03-21
TW200608473A (en) 2006-03-01
US20060046460A1 (en) 2006-03-02
JP2006066362A (ja) 2006-03-09

Similar Documents

Publication Publication Date Title
JP4458563B2 (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
CN101814455B (zh) 制造阵列基板的方法
KR101510212B1 (ko) 산화물 반도체 박막 트랜지스터의 제조방법
US8912538B2 (en) Thin film transistor array substrate and method for manufacturing the same
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
KR20060020575A (ko) 다결정 ｉｔｏ 필름 및 다결정 ｉｔｏ 전극의 제조 방법
JP2009010052A (ja) 表示装置の製造方法
CN1877448A (zh) 蚀刻剂及使用蚀刻剂制造布线及薄膜晶体管基板的方法
US20110037073A1 (en) Methods of fabricating thin film transistor and organic light emitting diode display device having the same
CN101414564B (zh) 低温多晶硅薄膜晶体管的制造方法
CN100505274C (zh) 有源矩阵电子阵列装置
CN1901169A (zh) 制造薄膜晶体管基板的方法
JP4800236B2 (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
KR20110061419A (ko) 산화물 박막 트랜지스터의 제조방법
CN100366785C (zh) 多晶形铟锡氧化物薄膜以及多晶形铟锡氧化物电极的制造方法
JPH0613614A (ja) ダブルゲートおよび光マスクを有する薄膜トランジスタの製造方法
CN101197332A (zh) 像素结构的制作方法
CN108231794B (zh) 阵列基板的制备方法、阵列基板
CN101728436A (zh) 薄膜晶体管元件及其制作方法
CN101022093B (zh) 像素结构的制作方法
JP2717234B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
CN100557787C (zh) 像素结构的制作方法
JP2003172949A (ja) 表示装置用アレイ基板の製造方法
US11307468B2 (en) Array substrate and manufacturing method thereof
US8519405B2 (en) Thin film transistor, organic light emitting diode (OLED) display including the same, and manufacturing methods of them

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application