JPS62286282A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS62286282A JPS62286282A JP12921286A JP12921286A JPS62286282A JP S62286282 A JPS62286282 A JP S62286282A JP 12921286 A JP12921286 A JP 12921286A JP 12921286 A JP12921286 A JP 12921286A JP S62286282 A JPS62286282 A JP S62286282A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- gate electrode
- polycrystalline silicon
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 52
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000000137 annealing Methods 0.000 abstract description 9
- 238000002425 crystallisation Methods 0.000 abstract description 3
- 230000008025 crystallization Effects 0.000 abstract description 3
- 230000003287 optical effect Effects 0.000 abstract 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
（技術分野）
本発明は、薄膜トランジスタの製造方法に係り、特に、
大面積の基板上に多数配設することのできる薄膜トラン
ジスタの製造方法に関するものである。
大面積の基板上に多数配設することのできる薄膜トラン
ジスタの製造方法に関するものである。
（従来技術）
従来、逆スタガード構造の薄膜トランジスタを形成する
場合、活性層にグロー放電法により生成した非晶質シリ
コン膜を使用していた。これは。
場合、活性層にグロー放電法により生成した非晶質シリ
コン膜を使用していた。これは。
膜厚が均一で、膜質も均一なものが得られるという大き
な特徴があるからである。しかしながら、この構成のト
ランジスタは、立ち上がり応答時間が１００μｓｅｃ程
度と結晶シリコン膜を使用したトランジスタの１μｓｅ
ｃに比べて非常に遅く、従って将来の高密度、高速スイ
ッチング動作の要求には対応できないことが予想される
。
な特徴があるからである。しかしながら、この構成のト
ランジスタは、立ち上がり応答時間が１００μｓｅｃ程
度と結晶シリコン膜を使用したトランジスタの１μｓｅ
ｃに比べて非常に遅く、従って将来の高密度、高速スイ
ッチング動作の要求には対応できないことが予想される
。
これに対し、熱分解法による結晶シリコン膜の場合は、
膜の均一性で前記グロー放電法によるものより劣り、ま
た、長時間熱に曝されるためゲート電極がシリサイド化
し、若しくは絶縁膜中へ不純物として拡散して、トラン
ジスタとしての特性ＶＴＨの変化、ドレイン電流工。８
の変化が起こり易いという問題があった。
膜の均一性で前記グロー放電法によるものより劣り、ま
た、長時間熱に曝されるためゲート電極がシリサイド化
し、若しくは絶縁膜中へ不純物として拡散して、トラン
ジスタとしての特性ＶＴＨの変化、ドレイン電流工。８
の変化が起こり易いという問題があった。
（発明の目的）
本発明は、上記従来技術の問題点を解消するためになさ
れたもので、大面積の基板上に多数のトランジスタを配
設することができ、そのトランジスタは■。３が大きく
、かつ応答時間が速いという薄膜トランジスタの製造方
法を提供するものである。
れたもので、大面積の基板上に多数のトランジスタを配
設することができ、そのトランジスタは■。３が大きく
、かつ応答時間が速いという薄膜トランジスタの製造方
法を提供するものである。
（発明の構成）
上記目的を達成するために、本発明は、絶縁基板上に、
多結晶シリコン膜からなるゲートｉ４ ％膜、シリコン
膜を熱酸化してなるゲート絶縁膜、及び非晶質シリコン
膜又は多結晶シリコン膜をこの順序で積層するか、若し
くはその逆の順序で積層する工程と、その積層体にラン
プ光又はレーザを照射して前記ゲート電極膜を加熱した
その熱の伝導により前記非晶質シリコン膜又は多結晶シ
リコン膜を加熱して結晶化し、活性領域を形成する工程
と、この活性領域の両端にソース及びドレイン電極を形
成する工程とからなる製造方法を採るものである。
多結晶シリコン膜からなるゲートｉ４ ％膜、シリコン
膜を熱酸化してなるゲート絶縁膜、及び非晶質シリコン
膜又は多結晶シリコン膜をこの順序で積層するか、若し
くはその逆の順序で積層する工程と、その積層体にラン
プ光又はレーザを照射して前記ゲート電極膜を加熱した
その熱の伝導により前記非晶質シリコン膜又は多結晶シ
リコン膜を加熱して結晶化し、活性領域を形成する工程
と、この活性領域の両端にソース及びドレイン電極を形
成する工程とからなる製造方法を採るものである。
（実施例）
以下１図面に基づき実施例を詳細に説明する。
第１図は、本発明の一実施例を示したものである。まず
第１図（ａ）に示したように、透明絶縁性の基板１上に
多結晶シリコン膜からなるゲート電極２を形成する。そ
の上に、その多結晶シリコン膜を熱酸化してゲート絶縁
膜３を形成し、次いでグロー放電法による非晶質シリコ
ン膜（又は熱分 。
第１図（ａ）に示したように、透明絶縁性の基板１上に
多結晶シリコン膜からなるゲート電極２を形成する。そ
の上に、その多結晶シリコン膜を熱酸化してゲート絶縁
膜３を形成し、次いでグロー放電法による非晶質シリコ
ン膜（又は熱分 。
解法による多結晶シリコン膜）４を形成する。次に、シ
リコン膜４の上からレーザ、ランプ光等の光エネルギー
５を照射してアニール処理を施す。
リコン膜４の上からレーザ、ランプ光等の光エネルギー
５を照射してアニール処理を施す。
一般にシリコン膜４や絶縁膜３は薄く、従って光エネル
ギーは透過し易い。そこで厚い多結晶シリコン膜からな
るゲート電極２が加熱され、その熱の伝導により上部の
シリコン膜４が加熱されて結晶化する。４ａは結晶化さ
れたシリコンを示す。この部分がトランジスタの活性領
域となる。
ギーは透過し易い。そこで厚い多結晶シリコン膜からな
るゲート電極２が加熱され、その熱の伝導により上部の
シリコン膜４が加熱されて結晶化する。４ａは結晶化さ
れたシリコンを示す。この部分がトランジスタの活性領
域となる。
ここで、ゲート電極２として厚い多結晶シリコン膜を使
用したのは、後工程の熱酸化で、良質の熱酸化膜からな
るゲート絶縁膜３が形成されるためであり、これにより
トランジスタの安定性、特にしきい値電圧の安定性が飛
躍的に向上する。なおこの後、活性領域との界面を安定
にするため。
用したのは、後工程の熱酸化で、良質の熱酸化膜からな
るゲート絶縁膜３が形成されるためであり、これにより
トランジスタの安定性、特にしきい値電圧の安定性が飛
躍的に向上する。なおこの後、活性領域との界面を安定
にするため。
真空解除なしに、非晶質シリコン又は多結晶シリコンを
形成する必要がある。
形成する必要がある。
結晶化のためのアニール処理を施した後、例えばＡｇを
蒸着してバターニングし、第１図（ｂ）に示したように
、ソース、ドレイン電極７，８を形成し、シリコン膜と
金属膜のシンタリングを施して逆スタガード型薄膜トラ
ンジスタ素子が完成する。
蒸着してバターニングし、第１図（ｂ）に示したように
、ソース、ドレイン電極７，８を形成し、シリコン膜と
金属膜のシンタリングを施して逆スタガード型薄膜トラ
ンジスタ素子が完成する。
具体的な作製条件を以下に示す。
ゲート電％ ： Ｐｏ１ｙ Ｓｉ ＬＰＣＶＤ
法膜 厚 ７０００〜１００００人基板温度
６００〜８００°Ｃ 反応ガス ＳｉＨ４＋ Ｎ２ 絶 縁 膜： ５ｉｎ２ 熱酸化法膜
厚 〜１２００人 酸化温度 １０００℃ 反応ガス ０□ 非晶質シリコン膜： ＰＣＶＤ法膜 厚
〜５０００人 基板温度 ２００〜３００℃ 反応ガス ＳｉＨ４＋８２ 結晶化アニール： ランプアニール法 アニール温度 ６００〜８００°Ｃ アニール時間 １０〜６０秒 アルゴン雰囲気 ソース、ドレイン電極：ＡＱ抵抗加熱蒸着法膜 厚
〜５０００人 基板温度 室温 シンタリング：アニール温度 ３５０〜４５０°Ｃアニ
ール時間 ３０分 アルゴン雰囲気 第２図に、液晶駆動用スイッチ素子として回路を形成し
た場合の薄膜トランジスタアレーの概略を示す。１１は
本発明方法により形成した薄膜トランジスタ、１２は画
素部、１３はゲート電極配線、１４はソース電極配線で
ある。
法膜 厚 ７０００〜１００００人基板温度
６００〜８００°Ｃ 反応ガス ＳｉＨ４＋ Ｎ２ 絶 縁 膜： ５ｉｎ２ 熱酸化法膜
厚 〜１２００人 酸化温度 １０００℃ 反応ガス ０□ 非晶質シリコン膜： ＰＣＶＤ法膜 厚
〜５０００人 基板温度 ２００〜３００℃ 反応ガス ＳｉＨ４＋８２ 結晶化アニール： ランプアニール法 アニール温度 ６００〜８００°Ｃ アニール時間 １０〜６０秒 アルゴン雰囲気 ソース、ドレイン電極：ＡＱ抵抗加熱蒸着法膜 厚
〜５０００人 基板温度 室温 シンタリング：アニール温度 ３５０〜４５０°Ｃアニ
ール時間 ３０分 アルゴン雰囲気 第２図に、液晶駆動用スイッチ素子として回路を形成し
た場合の薄膜トランジスタアレーの概略を示す。１１は
本発明方法により形成した薄膜トランジスタ、１２は画
素部、１３はゲート電極配線、１４はソース電極配線で
ある。
（発明の効果）
以上説明した本発明方法によれば、トランジスタのカッ
トオフ周波数が高く、電流は、非晶質シリコンを活性層
とするものより大きくとることが可能となる。そして、
応答時間の速い、特性の揃った薄膜トランジスタを大面
積の基板上に多数。
トオフ周波数が高く、電流は、非晶質シリコンを活性層
とするものより大きくとることが可能となる。そして、
応答時間の速い、特性の揃った薄膜トランジスタを大面
積の基板上に多数。
再現性よく形成することができる。
第１図は２本発明の一実施例における薄膜トランジスタ
の製造方法を示す図、第２図は、本発明を応用した薄膜
トランジスタアレーを示す図である。 １ ・・・基板、 ２ ・・・ゲート電極、 ３ ・
・・ゲート絶縁膜、 ４ ・・・非晶質シリコン膜、４
ａ・・・結晶化されたシリコン膜、 ５ ・・・アニー
ル用光エネルギー、 ７ ・・・ソース電極。 ８ ・・・ ドレイン電極。 第１図 （ｂ） １某括 ２ γ′−上電極 ３″ｆ゛−ト比ル請 ４ ”／リフン８＊ 七 祐みに＝７リコン ５ 丸二キレ＼゛− ７′ノーヌ、１［沢２ ８ トし・４）屯埼
の製造方法を示す図、第２図は、本発明を応用した薄膜
トランジスタアレーを示す図である。 １ ・・・基板、 ２ ・・・ゲート電極、 ３ ・
・・ゲート絶縁膜、 ４ ・・・非晶質シリコン膜、４
ａ・・・結晶化されたシリコン膜、 ５ ・・・アニー
ル用光エネルギー、 ７ ・・・ソース電極。 ８ ・・・ ドレイン電極。 第１図 （ｂ） １某括 ２ γ′−上電極 ３″ｆ゛−ト比ル請 ４ ”／リフン８＊ 七 祐みに＝７リコン ５ 丸二キレ＼゛− ７′ノーヌ、１［沢２ ８ トし・４）屯埼
Claims (2)
- （１）絶縁基板上に、多結晶シリコン膜からなるゲート
電極膜、シリコン膜を熱酸化してなるゲート絶縁膜、及
び非晶質シリコン膜又は多結晶シリコン膜をこの順序で
積層するか、若しくはその逆の順序で積層する工程と、
その積層体にランプ光又はレーザを照射して前記ゲート
電極膜を加熱したその熱の伝導により前記非晶質シリコ
ン膜又は多結晶シリコン膜を加熱して結晶化し、活性領
域を形成する工程と、この活性領域の両端にソース及び
ドレイン電極を形成する工程とからなることを特徴とす
る薄膜トランジスタの製造方法。 - （２）熱酸化によるゲート絶縁膜及び活性領域となる非
晶質シリコン膜又は多結晶シリコン膜の形成を真空解除
なしに行なうことを特徴とする特許請求の範囲第（１）
項記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12921286A JPS62286282A (ja) | 1986-06-05 | 1986-06-05 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12921286A JPS62286282A (ja) | 1986-06-05 | 1986-06-05 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62286282A true JPS62286282A (ja) | 1987-12-12 |
Family
ID=15003906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12921286A Pending JPS62286282A (ja) | 1986-06-05 | 1986-06-05 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62286282A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773309A (en) * | 1994-10-14 | 1998-06-30 | The Regents Of The University Of California | Method for producing silicon thin-film transistors with enhanced forward current drive |
| US6194740B1 (en) * | 1997-07-16 | 2001-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
| US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
| US6787808B1 (en) | 1997-07-16 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
-
1986
- 1986-06-05 JP JP12921286A patent/JPS62286282A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
| US5773309A (en) * | 1994-10-14 | 1998-06-30 | The Regents Of The University Of California | Method for producing silicon thin-film transistors with enhanced forward current drive |
| US6194740B1 (en) * | 1997-07-16 | 2001-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
| US6787808B1 (en) | 1997-07-16 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
| US7176495B2 (en) | 1997-07-16 | 2007-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5766344A (en) | Method for forming a semiconductor | |
| KR100653263B1 (ko) | 실리콘막의 결정화 방법 | |
| JPS60105216A (ja) | 薄膜半導体装置の製造方法 | |
| TW200929371A (en) | Fabricating method of polycrystalline silicon thin film, polycrystalline silicon thin film fabricated using the same, and thin film transistor comprising the same | |
| JPH10247723A (ja) | 半導体装置のキャパシタの製造方法 | |
| JPWO2009081775A1 (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| JPS62286282A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63304670A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0422127A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6298774A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09283443A (ja) | 半導体薄膜の製造方法 | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| JPS61231714A (ja) | 薄膜トランジスタの製造方法 | |
| JP3287834B2 (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JPH11102861A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JPH06291039A (ja) | 非晶質半導体形成基板並びにこれを用いた多結晶半導体形成基板の製造方法 | |
| JP2939819B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR19990023052A (ko) | 비정질 막을 결정화하는 방법 | |
| JPS633464A (ja) | 薄膜トランジスタ | |
| JP2933351B2 (ja) | 半導体素子の製造方法 | |
| JPS63292682A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0281421A (ja) | 多結晶シリコン膜の形成方法 | |
| JP2535654B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 | |
| JP3136764B2 (ja) | カルコパイライト薄膜の製造方法 |