JPS61231714A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS61231714A JPS61231714A JP60073856A JP7385685A JPS61231714A JP S61231714 A JPS61231714 A JP S61231714A JP 60073856 A JP60073856 A JP 60073856A JP 7385685 A JP7385685 A JP 7385685A JP S61231714 A JPS61231714 A JP S61231714A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- semiconductor film
- forming
- polycrystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000010408 film Substances 0.000 claims description 127
- 239000004593 Epoxy Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000010453 quartz Substances 0.000 abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 239000011521 glass Substances 0.000 abstract description 15
- 238000010438 heat treatment Methods 0.000 abstract description 11
- 238000011282 treatment Methods 0.000 abstract description 3
- -1 for example Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 241001670157 Gymnura Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
本発明は、薄膜トランジスタの製造方法において、安価
な基板上に多結晶半導体膜を形成する方法で、高温処理
に耐え得る第１の基板、例えばシリコン基板または石英
基板の上に半導体膜を形成し、加熱処理を行い、加熱処
理された多結晶半導体膜を安価な第２の基板、例えばア
クリル基板またはガラス基板の上に移すことにより、安
価なアクリル基板またはガラス基板の上に多結晶半導体
膜を形成でき、かつ、高温処理に耐え得る高価な石英基
板またはシリコン基板を何度も半導体膜の加熱処理（二
用いることができる。
な基板上に多結晶半導体膜を形成する方法で、高温処理
に耐え得る第１の基板、例えばシリコン基板または石英
基板の上に半導体膜を形成し、加熱処理を行い、加熱処
理された多結晶半導体膜を安価な第２の基板、例えばア
クリル基板またはガラス基板の上に移すことにより、安
価なアクリル基板またはガラス基板の上に多結晶半導体
膜を形成でき、かつ、高温処理に耐え得る高価な石英基
板またはシリコン基板を何度も半導体膜の加熱処理（二
用いることができる。
本発明は、安価で、かつ高性能の薄膜トランジスタの製
造方法に関するもので、とくに安価な基板上に多結晶半
導体膜を形成する方法に関するものである。
造方法に関するもので、とくに安価な基板上に多結晶半
導体膜を形成する方法に関するものである。
フラットパネルディスプレイ等にＳけるアクディプマト
リックス用の素子としては、一般Ｉ；多結晶シリコンＣ
；よる薄膜トランジスタが用いられている（例えば、第
３１回応用物理学関係連合講演会講演予稿集、１α−Ｔ
−５“アクティブマトリックス用５ＯＩＴＦＴ ” ｐ
、 ４２９ （１９８４ンフ。
リックス用の素子としては、一般Ｉ；多結晶シリコンＣ
；よる薄膜トランジスタが用いられている（例えば、第
３１回応用物理学関係連合講演会講演予稿集、１α−Ｔ
−５“アクティブマトリックス用５ＯＩＴＦＴ ” ｐ
、 ４２９ （１９８４ンフ。
従来の多結晶シリコンから成る半導体膜は５シリコンか
ら成る半導体膜を所定の氷板上に形成した後、電気炉、
レーザー等により８００℃以上の高温度（：加熱して役
得られる。
ら成る半導体膜を所定の氷板上に形成した後、電気炉、
レーザー等により８００℃以上の高温度（：加熱して役
得られる。
従来のこの種薄膜トランジスタの製造方法１ニオいては
、基板としては、高温度の熱処理に耐え得るものでなけ
ればならず、高価な石英等に限定される。このため従来
の製造方法では、フラットパネルディスプレイ等の装置
が高価（；なる欠点があつた。
、基板としては、高温度の熱処理に耐え得るものでなけ
ればならず、高価な石英等に限定される。このため従来
の製造方法では、フラットパネルディスプレイ等の装置
が高価（；なる欠点があつた。
本願第１の発明は、従来の欠点？除去するため、安価な
基板上に多結晶半導体膜を形成する方法で、高温処理に
耐え得る第１の基板、例えばシリコン基板または石英基
板上に＄１の膜を形成し、！＄１の膜の上に半導体膜を
形成し、第１の膜および半導体Ｍ、を形成した第１の基
板を加熱処理し、加熱処理した半導体膜の上に第２の膜
を形成し、第２の膜の上に＄２の基板、例えばアクリル
基板またはガラス基板を張付け、第２の基板を張付けた
後、第１の膜を除去して第１の基板を剥がす各工程から
なることを特徴としている。
基板上に多結晶半導体膜を形成する方法で、高温処理に
耐え得る第１の基板、例えばシリコン基板または石英基
板上に＄１の膜を形成し、！＄１の膜の上に半導体膜を
形成し、第１の膜および半導体Ｍ、を形成した第１の基
板を加熱処理し、加熱処理した半導体膜の上に第２の膜
を形成し、第２の膜の上に＄２の基板、例えばアクリル
基板またはガラス基板を張付け、第２の基板を張付けた
後、第１の膜を除去して第１の基板を剥がす各工程から
なることを特徴としている。
第２の発明は、第１の膜の上に半導体１！Ｉ４乞形成す
る工程（；おいて、第１の膜の上に絶縁膜を形成し、絶
縁膜の上に半導体膜を形成し、また加熱処理した半導体
膜の上に第２の膜を形成する工程において、加熱処理し
た半導体膜の上に絶縁膜を形成し、絶縁膜の上に第９の
暉を形１ｔｆる下辺を会むことを特徴としている。
る工程（；おいて、第１の膜の上に絶縁膜を形成し、絶
縁膜の上に半導体膜を形成し、また加熱処理した半導体
膜の上に第２の膜を形成する工程において、加熱処理し
た半導体膜の上に絶縁膜を形成し、絶縁膜の上に第９の
暉を形１ｔｆる下辺を会むことを特徴としている。
第１の発明および第２の発明は、ともに高温処理に耐え
得る第１の基板の上１：半導体膜を形成し、加熱処理を
行ない、加熱処理された半導体膜を安価な第２の基板の
上書二移すこと（二より安価な第２の基板上に多結晶半
導体膜を形成でき、かつ高温処理Ｃ；耐え得る高価ｆｒ
、第１の基板を何度も半導体膜の加熱処理（二用いるこ
とができる製造方法であり、さら（：第２の発明は、多
結晶半導体膜の上下に絶縁膜を形成する工程２含むこと
Ｃ二より、第１の膜および第２の膜からの汚染防止や、
多結晶半導体膜とｓｌの膜および第２の換との反応全防
止できる。以下図面Ｃ二より説明する。
得る第１の基板の上１：半導体膜を形成し、加熱処理を
行ない、加熱処理された半導体膜を安価な第２の基板の
上書二移すこと（二より安価な第２の基板上に多結晶半
導体膜を形成でき、かつ高温処理Ｃ；耐え得る高価ｆｒ
、第１の基板を何度も半導体膜の加熱処理（二用いるこ
とができる製造方法であり、さら（：第２の発明は、多
結晶半導体膜の上下に絶縁膜を形成する工程２含むこと
Ｃ二より、第１の膜および第２の膜からの汚染防止や、
多結晶半導体膜とｓｌの膜および第２の換との反応全防
止できる。以下図面Ｃ二より説明する。
本発明の実施例を、第１の基板として石英基板を、第２
の基板としてガラス基板を、半導体膜としてシリコン膜
なそれぞれ用いる場合を例にとって説明Ｔる。
の基板としてガラス基板を、半導体膜としてシリコン膜
なそれぞれ用いる場合を例にとって説明Ｔる。
第１図α乃至ｄに本発明による第１の実施例の主要工程
を示す、。
を示す、。
まず、第１図αに示すよう（二第１の基板１、例えば石
英基板の上に第１の膜２を形成し、第１の膜２の上Ｃ二
手導体膜５を形成する。例えば第１の膜２として、高融
点金属、モリブデン、タングステン、チタン、タンタル
等を用いる場合、スパッタ法あるいは蒸着法により形成
する。また、半導体膜３とし’％’ ｌ／シリコン膜形
成する場曾、スパッタ法、蒸着法、気相成長（ＣＶＤ）
法、あるいはグロー放電法？用いる。
英基板の上に第１の膜２を形成し、第１の膜２の上Ｃ二
手導体膜５を形成する。例えば第１の膜２として、高融
点金属、モリブデン、タングステン、チタン、タンタル
等を用いる場合、スパッタ法あるいは蒸着法により形成
する。また、半導体膜３とし’％’ ｌ／シリコン膜形
成する場曾、スパッタ法、蒸着法、気相成長（ＣＶＤ）
法、あるいはグロー放電法？用いる。
次５；、第１図ｂ（−示すよう（二、ｓ１図αに示され
た第１の膜２および半導体膜６が形成された石英基板の
第１の基板１ｔ、４気炉、レーザー、ランプ等により加
熱処理する。これにより、半導体膜５が結晶化し２、多
結晶半導体膜４が形成される。
た第１の膜２および半導体膜６が形成された石英基板の
第１の基板１ｔ、４気炉、レーザー、ランプ等により加
熱処理する。これにより、半導体膜５が結晶化し２、多
結晶半導体膜４が形成される。
その後、第１図Ｃに示すよう１：、多結晶半導体膜４の
上に、第２の膜５全形成し、第２の膜５の上に第２の基
板６、例えばガラス基板を張付ける。
上に、第２の膜５全形成し、第２の膜５の上に第２の基
板６、例えばガラス基板を張付ける。
例えば、第２の摸５として、ポリイミド膜あるいはエポ
キシ膜を用いる場合、スピンコード法等を用い塗布し、
塗布されたポリイミド膜あるいはエポキシ膜上に第２の
基ｖｉ６、例えばガラス基板を乗せ、１００〜３００℃
Ｃ；加熱することによって、第２の基板乙のガラス基板
を第２の＠５のポリイミド膜あるいはエポキシ膜を介し
、多結晶半導体膜４に張付けることができる。
キシ膜を用いる場合、スピンコード法等を用い塗布し、
塗布されたポリイミド膜あるいはエポキシ膜上に第２の
基ｖｉ６、例えばガラス基板を乗せ、１００〜３００℃
Ｃ；加熱することによって、第２の基板乙のガラス基板
を第２の＠５のポリイミド膜あるいはエポキシ膜を介し
、多結晶半導体膜４に張付けることができる。
そして、最後に、第１の膜２を除去し、耐熱性の高価な
第１の基板１の石英基板を多結晶半導体膜４から剥がし
、第１図ｄ（；示したように、安価な第２の基ＶＬ６の
がラス基板の上に多結晶半導体膜４を得る。第１の＃！
Ｘ２の除去（；は、例えば第１の暎２として、モリブデ
ン、タングステンを用いた場合には、硫酸・過酸化水素
水混合液等を用いる。
第１の基板１の石英基板を多結晶半導体膜４から剥がし
、第１図ｄ（；示したように、安価な第２の基ＶＬ６の
がラス基板の上に多結晶半導体膜４を得る。第１の＃！
Ｘ２の除去（；は、例えば第１の暎２として、モリブデ
ン、タングステンを用いた場合には、硫酸・過酸化水素
水混合液等を用いる。
なお薄膜トランジスタの形成は、この後、多結晶半導体
膜の加工、ゲート絶縁膜の形成、電極の形成を施して行
なう。
膜の加工、ゲート絶縁膜の形成、電極の形成を施して行
なう。
上述したよう（：、本実施例によれば、多結晶半導体＠
４の形成（−際し、基板として石英基板な用いることが
できるため、高温度の加熱処理を施すことができ、結晶
粒径の大きい多結晶半導体膜４を得ることができる。ま
た、薄膜トランジスタの形成に際しては、上記多結晶半
導体膜４７ａｌ−安価なガラス基板上に移すことができ
、フラットパネルディスプレイ等の装置を安価（；製造
できる。なお耐熱性の高価な第１の基板１としての石英
基板は、多結晶半導体膜４の形成のため（二、何度も使
用することが可能である。
４の形成（−際し、基板として石英基板な用いることが
できるため、高温度の加熱処理を施すことができ、結晶
粒径の大きい多結晶半導体膜４を得ることができる。ま
た、薄膜トランジスタの形成に際しては、上記多結晶半
導体膜４７ａｌ−安価なガラス基板上に移すことができ
、フラットパネルディスプレイ等の装置を安価（；製造
できる。なお耐熱性の高価な第１の基板１としての石英
基板は、多結晶半導体膜４の形成のため（二、何度も使
用することが可能である。
また、第２図α乃至ｆ（二本発明（二よる第２の実施例
であるガラス基板上に多結晶半導体膜を形成する主要工
程を示す。
であるガラス基板上に多結晶半導体膜を形成する主要工
程を示す。
第１の基板１、例えば石英基板の上に第１の膜２全形成
し、第１の膜２の上に第１の絶縁膜７を形成する。第１
の膜２として、例えば高融点金属、モリブデン、タング
ステン、チタン、タンタル等を用いる場合、スパッタ法
または蒸着法（：より形成する。第１の絶縁膜７の形成
は、スパッタ法、ＣＶＤ法、グロー放電法等による堆積
、または第１の膜２にモリブデン酸化膜を用いた場合は
、界面酸化反応により行なう（第２図α）。
し、第１の膜２の上に第１の絶縁膜７を形成する。第１
の膜２として、例えば高融点金属、モリブデン、タング
ステン、チタン、タンタル等を用いる場合、スパッタ法
または蒸着法（：より形成する。第１の絶縁膜７の形成
は、スパッタ法、ＣＶＤ法、グロー放電法等による堆積
、または第１の膜２にモリブデン酸化膜を用いた場合は
、界面酸化反応により行なう（第２図α）。
第１の絶縁＄７の上に手導体膜６を形成する。
半導体膜５としてシリコン膜を形成する場合、スパッタ
法、蒸着法、ＣＶＤ法またはグロー放電法を用いる（第
２図ｂ）。
法、蒸着法、ＣＶＤ法またはグロー放電法を用いる（第
２図ｂ）。
第１の膜２．第１の絶縁膜７および半導体膜３を順次形
成した第１の基板１の石英基板を電気炉、レーザー、ラ
ンプ等≦；より加熱処理する。これにより半導体膜３が
結晶化し、多結晶半導体膜４が形成される（第２図Ｃ）
。
成した第１の基板１の石英基板を電気炉、レーザー、ラ
ンプ等≦；より加熱処理する。これにより半導体膜３が
結晶化し、多結晶半導体膜４が形成される（第２図Ｃ）
。
多結晶半導体膜４の上に、スパッタ法、ＣＶＤ法、グミ
−放電法による堆積、または多結晶半導体膜４の酸化に
より第２の絶縁膜８を形成する（＄２図ｄ）。
−放電法による堆積、または多結晶半導体膜４の酸化に
より第２の絶縁膜８を形成する（＄２図ｄ）。
第２の絶縁膜８の上１；第２の膜５を形成し、第２の膜
５の上に第２の基板６、例えばガラス基板を張付ける。
５の上に第２の基板６、例えばガラス基板を張付ける。
第２の膜５として、例えばポリイミド膜またはエポキシ
膜を用いる場合、スピンコード法等を用い塗布し、塗布
したポリイミド膜またはエポキシ膜の上に第２の基板６
の例えばガラス基板を乗せ、１００〜５００℃（二加熱
すること１；よって、第２の基ｖｉ６のガラス基板を第
２の暎５のポリイミド膜またはエポキシ膜および第２の
絶縁膜８を介して多結晶半導体＠４に張付けることがで
きる（第２図−）。
膜を用いる場合、スピンコード法等を用い塗布し、塗布
したポリイミド膜またはエポキシ膜の上に第２の基板６
の例えばガラス基板を乗せ、１００〜５００℃（二加熱
すること１；よって、第２の基ｖｉ６のガラス基板を第
２の暎５のポリイミド膜またはエポキシ膜および第２の
絶縁膜８を介して多結晶半導体＠４に張付けることがで
きる（第２図−）。
最後（二第１の膜２を、例えばモリブデン、タングステ
ンを用いた場合は硫酸・過酸化水素水混合液等を用いて
除去し、耐熱性の高価な第１の基板１の石英基板を多結
晶半導体膜４から剥離し、安価な第２の基板６のガラス
基板の上に多結晶半導体膜４を得る。しかる後事１の絶
縁［７を除去する（第２図ｆ）。
ンを用いた場合は硫酸・過酸化水素水混合液等を用いて
除去し、耐熱性の高価な第１の基板１の石英基板を多結
晶半導体膜４から剥離し、安価な第２の基板６のガラス
基板の上に多結晶半導体膜４を得る。しかる後事１の絶
縁［７を除去する（第２図ｆ）。
なお薄膜トランジスタの形成は第１の実施例の場合と同
様、第２図ｆの工程の後、多結晶半導体膜の加工、ゲー
ト絶縁膜の形成、電極の形成を施して行なう。
様、第２図ｆの工程の後、多結晶半導体膜の加工、ゲー
ト絶縁膜の形成、電極の形成を施して行なう。
このように、多結晶半導体膜４の上下シニ絶縁膜を形成
することによって、第１の＠２および！２の膜５からの
汚染防止や、多結晶半導体膜４と第１の膜２および第２
の暎５との反応防止が図れる。
することによって、第１の＠２および！２の膜５からの
汚染防止や、多結晶半導体膜４と第１の膜２および第２
の暎５との反応防止が図れる。
このため、より安定な薄膜トランジスタの製造ができる
。
。
以上説明したよう（：、本発明の１および２の製造方法
を用いること（二より、多結晶半導体膜を高温度で形成
できるので、半導体膜の結晶粒径を容易に大きくでき、
高移動度の薄膜トランジスタを形成できる。また、装置
となる薄膜トランジスタの基板として、安価なガラス基
板あるいはアクリル基板を用いることができる。したが
って、本発明の１および２には、高性能で安価な半導体
装置が実現できる利点がある。
を用いること（二より、多結晶半導体膜を高温度で形成
できるので、半導体膜の結晶粒径を容易に大きくでき、
高移動度の薄膜トランジスタを形成できる。また、装置
となる薄膜トランジスタの基板として、安価なガラス基
板あるいはアクリル基板を用いることができる。したが
って、本発明の１および２には、高性能で安価な半導体
装置が実現できる利点がある。
さらに本発明の２の方法によれば、多結晶半導体膜は第
１の膜および第２の膜からの汚染防止や、第１の暎およ
び第２の膜との反応も防止でき、安定な薄膜トランジス
タの製造ができる利点がある。
１の膜および第２の膜からの汚染防止や、第１の暎およ
び第２の膜との反応も防止でき、安定な薄膜トランジス
タの製造ができる利点がある。
第１図および第２図は、本発明のそれぞれ第１および第
２の実施例の主要工程を説明する図である。 １・・・第１の基板（石英基板）、２・・・第１の暎、
３・・・半導体膜、４・・・多結晶半導体膜、５・・・
第２の暎、６・・・第２の基板（ガラス基板）、７．８
・・・絶縁膜 特許出願人 日本電信電話株式会社 代理人 弁理士 玉蟲久五部（外２名）本発明の第１の
実施例のエイ呈図 第 １ 図
２の実施例の主要工程を説明する図である。 １・・・第１の基板（石英基板）、２・・・第１の暎、
３・・・半導体膜、４・・・多結晶半導体膜、５・・・
第２の暎、６・・・第２の基板（ガラス基板）、７．８
・・・絶縁膜 特許出願人 日本電信電話株式会社 代理人 弁理士 玉蟲久五部（外２名）本発明の第１の
実施例のエイ呈図 第 １ 図
Claims (4)
- （１）薄膜トランジスタの製造方法において、第１の基
板の上に第１の膜を形成する工程と、前記第１の膜の上
に半導体膜を形成する工程と、 前記第１の膜および半導体膜を形成した第１の基板を加
熱処理する工程と、 前記加熱処理した半導体膜の上に第２の膜を形成する工
程と、 前記第２の膜の上に第２の基板を張付ける工程と、 前記第２の基板を張付けた後、前記第１の膜を除去して
前記第１の基板を剥離する工程とを含むことを特徴とす
る薄膜トランジスタの製造方法。 - （２）前記第１の膜は高融点金属膜からなることを特徴
とする特許請求の範囲第１項記載の薄膜トランジスタの
製造方法。 - （３）前記第２の膜はポリイミド膜またはエポキシ膜か
らなることを特徴とする特許請求の範囲第１項記載の薄
膜トランジスタの製造方法。 - （４）薄膜トランジスタの製造方法において、第１の基
板の上に第１の膜を形成する工程と、前記第１の膜の上
に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜の上に半導体膜を形成する工程と、 前記第１の膜、第１の絶縁膜および半導体膜を形成した
第１の基板を加熱処理する工程と、前記加熱処理した半
導体膜の上に第２の絶縁膜を形成する工程と、 前記第２の絶縁膜の上に第２の膜を形成する工程と、前
記第２の膜の上に第２の基板を張付ける工程と、前記第
２の基板を張付けた後、前記第１の膜を除去して前記第
１の基板を剥離する工程とを含むことを特徴とする薄膜
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60073856A JPS61231714A (ja) | 1985-04-08 | 1985-04-08 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60073856A JPS61231714A (ja) | 1985-04-08 | 1985-04-08 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61231714A true JPS61231714A (ja) | 1986-10-16 |
Family
ID=13530216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60073856A Pending JPS61231714A (ja) | 1985-04-08 | 1985-04-08 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61231714A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127199A (en) * | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| KR20010011182A (ko) * | 1999-07-26 | 2001-02-15 | 김대식 | 재료막 제조 방법 |
| USRE38466E1 (en) | 1996-11-12 | 2004-03-16 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| KR100489761B1 (ko) * | 2001-10-31 | 2005-05-16 | 다이닛뽕스크린 세이조오 가부시키가이샤 | 박막 형성장치 및 박막 형성방법 |
| EP1655633A2 (en) * | 1996-08-27 | 2006-05-10 | Seiko Epson Corporation | Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same |
| JP2010283355A (ja) * | 2010-06-16 | 2010-12-16 | Semiconductor Energy Lab Co Ltd | 剥離方法 |
| US8691604B2 (en) | 2002-12-27 | 2014-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof, delamination method, and transferring method |
| JP2017037322A (ja) * | 2016-09-29 | 2017-02-16 | 株式会社半導体エネルギー研究所 | 発光装置 |
-
1985
- 1985-04-08 JP JP60073856A patent/JPS61231714A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1655633A2 (en) * | 1996-08-27 | 2006-05-10 | Seiko Epson Corporation | Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same |
| USRE38466E1 (en) | 1996-11-12 | 2004-03-16 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| US6127199A (en) * | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| USRE40601E1 (en) | 1996-11-12 | 2008-12-09 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| KR20010011182A (ko) * | 1999-07-26 | 2001-02-15 | 김대식 | 재료막 제조 방법 |
| KR100489761B1 (ko) * | 2001-10-31 | 2005-05-16 | 다이닛뽕스크린 세이조오 가부시키가이샤 | 박막 형성장치 및 박막 형성방법 |
| US6918421B2 (en) | 2001-10-31 | 2005-07-19 | Dainippon Screen Mfg. Co., Ltd. | Thin film forming apparatus and thin film forming method |
| US8691604B2 (en) | 2002-12-27 | 2014-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof, delamination method, and transferring method |
| US9269817B2 (en) | 2002-12-27 | 2016-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof, delamination method, and transferring method |
| US9543337B2 (en) | 2002-12-27 | 2017-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof, delamination method, and transferring method |
| EP1435653A3 (en) * | 2002-12-27 | 2017-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device manufactured by a transferring method |
| US10038012B2 (en) | 2002-12-27 | 2018-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof, delamination method, and transferring method |
| JP2010283355A (ja) * | 2010-06-16 | 2010-12-16 | Semiconductor Energy Lab Co Ltd | 剥離方法 |
| JP2017037322A (ja) * | 2016-09-29 | 2017-02-16 | 株式会社半導体エネルギー研究所 | 発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100306833B1 (ko) | 반도체장치제작방법 | |
| JP3116085B2 (ja) | 半導体素子形成法 | |
| KR100473996B1 (ko) | 비정질 실리콘의 결정화 방법 | |
| KR100470274B1 (ko) | 덮개층을 이용한 비정질 물질의 상 변화 방법 | |
| KR100653263B1 (ko) | 실리콘막의 결정화 방법 | |
| JP3781787B2 (ja) | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 | |
| JPS61231714A (ja) | 薄膜トランジスタの製造方法 | |
| JP3924828B2 (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
| JPH11102907A (ja) | 半導体装置の製造方法および絶縁膜形成装置 | |
| JPS61263273A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0443642A (ja) | ゲート絶縁膜の形成方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| US20210343526A1 (en) | Active device substrate | |
| KR100400753B1 (ko) | 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터제조 방법 | |
| JPS60257124A (ja) | 半導体装置の製造方法 | |
| JP4211085B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0281421A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 | |
| JP2535654B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPS6313335A (ja) | 半導体装置の製造方法 | |
| JPH0350873A (ja) | 薄膜トランジスタ | |
| JPH113887A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001185486A (ja) | 半導体膜の形成方法 | |
| JPS6292328A (ja) | 絶縁膜形成方法 |