JPS6313335A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6313335A JPS6313335A JP15594286A JP15594286A JPS6313335A JP S6313335 A JPS6313335 A JP S6313335A JP 15594286 A JP15594286 A JP 15594286A JP 15594286 A JP15594286 A JP 15594286A JP S6313335 A JPS6313335 A JP S6313335A
- Authority
- JP
- Japan
- Prior art keywords
- element region
- film
- specimen
- gate insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 20
- 230000003647 oxidation Effects 0.000 claims description 19
- 230000005669 field effect Effects 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 239000012535 impurity Substances 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 3
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- FIPWRIJSWJWJAI-UHFFFAOYSA-N Butyl carbitol 6-propylpiperonyl ether Chemical compound C1=C(CCC)C(COCCOCCOCCCC)=CC2=C1OCO2 FIPWRIJSWJWJAI-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、半導体装置の製造方法に関し、さらに詳しく
は電界効果型トランジスタにおける絶縁ゲート形成工程
の改良に係るものである。
は電界効果型トランジスタにおける絶縁ゲート形成工程
の改良に係るものである。
（従来の技術）
本発明が関連する絶縁ゲート電界効果型トランジスタ（
ＭＯＳ ＦＥＴ）のゲート絶縁膜は、一般的に第１図
（ａ ）〜（ｄ ）に示す方法により形成される。
ＭＯＳ ＦＥＴ）のゲート絶縁膜は、一般的に第１図
（ａ ）〜（ｄ ）に示す方法により形成される。
すなわち、まず第１図（ａ ）において、シリコン基板
１上全面にＳｉＮ膜を形成した後、選択的エツチングに
より素子領域上の５ｉＮＩＱ２を残し、該ＳｉＮ膜２を
マスクとしてフィールド酸化膜３を形成する。 続いて
第１図（ｂ ）において、ＳｉＮ膜マスク２を除去して
、素子領域の基板表面１ａを露出させる。 次いで、第
１図（Ｃ）において、素子領域の基板表面１ａにゲート
酸化膜４を形成する。 その後、第１図（、Ｃ）のよう
に形成されたゲート酸化膜４は、種々の公知の製造工程
により、第１図（ｄ ）に示すように、ゲート電ｖｉ５
の下にのみ残されて電界効果型トランジスタのゲート絶
縁膜６となる。
１上全面にＳｉＮ膜を形成した後、選択的エツチングに
より素子領域上の５ｉＮＩＱ２を残し、該ＳｉＮ膜２を
マスクとしてフィールド酸化膜３を形成する。 続いて
第１図（ｂ ）において、ＳｉＮ膜マスク２を除去して
、素子領域の基板表面１ａを露出させる。 次いで、第
１図（Ｃ）において、素子領域の基板表面１ａにゲート
酸化膜４を形成する。 その後、第１図（、Ｃ）のよう
に形成されたゲート酸化膜４は、種々の公知の製造工程
により、第１図（ｄ ）に示すように、ゲート電ｖｉ５
の下にのみ残されて電界効果型トランジスタのゲート絶
縁膜６となる。
従来は′、上記一般的なゲート絶縁膜形成方法の第１図
（ｂ）において、ＳｉＮ膜マスク２を除去して素子領域
の基板表面１ａを露出させる場合にケミカルドライエツ
チング（ＣＤＥ）法が採用され、次いで第１図（Ｃ）に
おいて、素子領域の基板表面１ａに形成されるゲート酸
化膜４は、高温下での基板シリコンとｉＩｉ！２素との
ドライ直接反応によって形成される厚さ １００〜５０
０六の熱酸化膜であった。
（ｂ）において、ＳｉＮ膜マスク２を除去して素子領域
の基板表面１ａを露出させる場合にケミカルドライエツ
チング（ＣＤＥ）法が採用され、次いで第１図（Ｃ）に
おいて、素子領域の基板表面１ａに形成されるゲート酸
化膜４は、高温下での基板シリコンとｉＩｉ！２素との
ドライ直接反応によって形成される厚さ １００〜５０
０六の熱酸化膜であった。
ところが、反応に関わるシリコンの結晶表面と酸化膜の
性質については未解明の点が多く、結晶表面の制御は未
だ不十分であるとともに、非晶質といわれている酸化膜
にｔよ結晶化した部分が存在することもある。 そのよ
うな酸化膜の不均一性は、界面電荷の存在や絶縁耐圧の
悪化をひきおこし、ＭＯＳ ＦＥＴの不安定動作の原
因となっている。
性質については未解明の点が多く、結晶表面の制御は未
だ不十分であるとともに、非晶質といわれている酸化膜
にｔよ結晶化した部分が存在することもある。 そのよ
うな酸化膜の不均一性は、界面電荷の存在や絶縁耐圧の
悪化をひきおこし、ＭＯＳ ＦＥＴの不安定動作の原
因となっている。
他方、集積度向上のため、最近ゲート酸化膜の厚さは３
００ス以下のものが多く、さらに１００ス以下が必要と
なってきており、従ってＭＯ８型半導体装置の製造には
このような薄い酸化膜を制御性よく成良させる方法が必
須となってきつつある。
００ス以下のものが多く、さらに１００ス以下が必要と
なってきており、従ってＭＯ８型半導体装置の製造には
このような薄い酸化膜を制御性よく成良させる方法が必
須となってきつつある。
現在は、薄い酸化膜の形成には、まだ１０００℃以下の
ドライ酸化法が一般に用いられているが、低温ドライ酸
化法で得られた酸化膜は必ずしも良質ではない。 また
、表面単位を減らすために酸素にＨＣＩを加えＩ！１′
！ｉ温で酸化する方法もあるが、この方法は酸化が低温
で行われる場合には表面準位低下の効果が下がるという
欠点がある。 さらに、現在の拡散炉を用いた熱酸化特
に水蒸気酸化では炉の不純物汚染を完全になくすことが
できないのが現状である。
ドライ酸化法が一般に用いられているが、低温ドライ酸
化法で得られた酸化膜は必ずしも良質ではない。 また
、表面単位を減らすために酸素にＨＣＩを加えＩ！１′
！ｉ温で酸化する方法もあるが、この方法は酸化が低温
で行われる場合には表面準位低下の効果が下がるという
欠点がある。 さらに、現在の拡散炉を用いた熱酸化特
に水蒸気酸化では炉の不純物汚染を完全になくすことが
できないのが現状である。
（発明が解決しようとする問題点）
本発明の目的は、素子領域のシリコン表面を不純物汚染
から保護するとともに、薄いゲート絶縁膜を均一で安定
な状態で形成し、それにより安定なＭＯＳ ＦＦＴの
動作を実現する半導体装置の製造方法を提供することで
ある。
から保護するとともに、薄いゲート絶縁膜を均一で安定
な状態で形成し、それにより安定なＭＯＳ ＦＦＴの
動作を実現する半導体装置の製造方法を提供することで
ある。
［発明の構成］
（問題点を解決するための手段〉
本発明の絶縁ゲート電界効果型トランジスタ素子を含む
半導体装置の製造方法は、真空装置内で半導体基板の該
トランジスタ素子領域の上に形成された選択酸化用マス
クのＳｉＮ膜を除去し、引き続き真空状態を保持しつつ
該素子領域上にゲート絶縁膜を分子線エピタキシャル法
で形成する工程を含むことを特徴とする。
半導体装置の製造方法は、真空装置内で半導体基板の該
トランジスタ素子領域の上に形成された選択酸化用マス
クのＳｉＮ膜を除去し、引き続き真空状態を保持しつつ
該素子領域上にゲート絶縁膜を分子線エピタキシャル法
で形成する工程を含むことを特徴とする。
（実施例）
以下に本発明の実施例を第１図及び第２図を参照して説
明する。
明する。
まず、第１図＜ａ ＞においては、前記一般的方法と同
じように、選択的にエツチングされた厚さ１０００スの
ＳｉＮ膜２によって半導体基板１の素子領域をマスクし
、水蒸気酸化などにより素子分離のための厚さ１．２μ
ｍのフィールド酸化膜３を形成する。
じように、選択的にエツチングされた厚さ１０００スの
ＳｉＮ膜２によって半導体基板１の素子領域をマスクし
、水蒸気酸化などにより素子分離のための厚さ１．２μ
ｍのフィールド酸化膜３を形成する。
本発明では次に、第１図＜ａ ＞の状態の試料をプラズ
マエツチングの真空装置内に装入し、５ｉｎ２膜に対す
る選択的エツチングにより、ＳｉＮ膜を除去して第１図
（ｂ）のように、素子領域のシリコン基板を露出させる
。
マエツチングの真空装置内に装入し、５ｉｎ２膜に対す
る選択的エツチングにより、ＳｉＮ膜を除去して第１図
（ｂ）のように、素子領域のシリコン基板を露出させる
。
第１図（ｂ）の試料は、引き続いて、上記プラズマエツ
チング真空装置での真空状態を開放することなくそのま
ま、第２図に示したような＋ Ｑ −ＩＱＴｏｒｒ稈度
の真空度に保持された分子線エピタキシー装置内に移動
させる。 すなわち、第２図における試料２１は図示し
ない回転機構をもつ試料保持具２２に装着される。 ま
た、第２図の分子線エピタキシー装置において、２３は
５１０２烹発源であり、該蒸発源２３はフィラメンＩ−
２１１からの電子流２５によって加熱される電子線加熱
型（Ｅ−ａｕｎ）であるが、本発明にはＫ ｕｎｄｓｅ
ｎ−ｃｅｌ １（Ｋ−ｃｅｌｌ ）も用いられる。 第
１図（ｂ）の状態の試料２１は、加速電圧６ｋＶで３０
ｍＡの電子流により１０人／分の割合で８１０２の分
子線２６の蒸着を行なった。 その際、試Ｉｌ基板上の
膜厚を一様にするため、試料２１は蒸着時に前記回転機
構により回転させつつ蒸着し、１００± １六の酸化、
膜を堆積させた。 なお、２７は冷却水、２８は液体窒
素である。
チング真空装置での真空状態を開放することなくそのま
ま、第２図に示したような＋ Ｑ −ＩＱＴｏｒｒ稈度
の真空度に保持された分子線エピタキシー装置内に移動
させる。 すなわち、第２図における試料２１は図示し
ない回転機構をもつ試料保持具２２に装着される。 ま
た、第２図の分子線エピタキシー装置において、２３は
５１０２烹発源であり、該蒸発源２３はフィラメンＩ−
２１１からの電子流２５によって加熱される電子線加熱
型（Ｅ−ａｕｎ）であるが、本発明にはＫ ｕｎｄｓｅ
ｎ−ｃｅｌ １（Ｋ−ｃｅｌｌ ）も用いられる。 第
１図（ｂ）の状態の試料２１は、加速電圧６ｋＶで３０
ｍＡの電子流により１０人／分の割合で８１０２の分
子線２６の蒸着を行なった。 その際、試Ｉｌ基板上の
膜厚を一様にするため、試料２１は蒸着時に前記回転機
構により回転させつつ蒸着し、１００± １六の酸化、
膜を堆積させた。 なお、２７は冷却水、２８は液体窒
素である。
その後前記した一般的方法により、第１図（ｄ ）のゲ
ート絶縁膜６とゲート１田５が形成され、ＭＯ３電界効
果型１〜ランジスタを含む半導体装置を完成した。
ート絶縁膜６とゲート１田５が形成され、ＭＯ３電界効
果型１〜ランジスタを含む半導体装置を完成した。
［発明の効宋］
本実施例で形成されたゲート酸化膜の絶縁破壊強度分布
を第３図（ａ＞に示す。 一方、対照例として、同じ膜
厚における１０００℃以下のドライ０２酸化の結果ｉｆ
ｆ！３１２１ （ｂ ） ニ、１０００°Ｃ以上のＨＣ
Ｉ＋０２Ｍ化の結果を第３図（Ｃ）に、水蒸気酸化の結
果を第３図（ｄ）にそれぞれ示した。
を第３図（ａ＞に示す。 一方、対照例として、同じ膜
厚における１０００℃以下のドライ０２酸化の結果ｉｆ
ｆ！３１２１ （ｂ ） ニ、１０００°Ｃ以上のＨＣ
Ｉ＋０２Ｍ化の結果を第３図（Ｃ）に、水蒸気酸化の結
果を第３図（ｄ）にそれぞれ示した。
第３図を参照すればわかるように、本実施例（第３図（
ａ））の結果は、Ｉい酸化膜にＪ３いて従来採用されて
いる１０００℃以下のドライ０２酸化（第３図（ｂ））
に比較して優れた絶縁破壊強度分布を有しており、この
ことは本発明方法が従来法に比べて均一かつ安定に、し
かも制御性よく薄いゲート絶縁ＩＩＱの形成ができるこ
とを示している。
ａ））の結果は、Ｉい酸化膜にＪ３いて従来採用されて
いる１０００℃以下のドライ０２酸化（第３図（ｂ））
に比較して優れた絶縁破壊強度分布を有しており、この
ことは本発明方法が従来法に比べて均一かつ安定に、し
かも制御性よく薄いゲート絶縁ＩＩＱの形成ができるこ
とを示している。
また、本実施例（第３図〈ａ））の結果は高温のＨＣＩ
＋０２酸化（第３図（Ｃ））、及び水蒸気酸化（第３
図（ｄ））の結果と同等であるが、ＨＣＩ ＋０２ Ｆ
ａ化が低温にしたときにはドライ０２酸化の結果にちか
づき、また水蒸気酸化がドライ０２酸化に比べて可動イ
オンが多いという欠点があって採用できないのに対して
、本発明方法はかかる欠点がないことが確認され、高歩
留りの絶縁ゲート電界効果型半導体装置の製造方法を促
供することができた。
＋０２酸化（第３図（Ｃ））、及び水蒸気酸化（第３
図（ｄ））の結果と同等であるが、ＨＣＩ ＋０２ Ｆ
ａ化が低温にしたときにはドライ０２酸化の結果にちか
づき、また水蒸気酸化がドライ０２酸化に比べて可動イ
オンが多いという欠点があって採用できないのに対して
、本発明方法はかかる欠点がないことが確認され、高歩
留りの絶縁ゲート電界効果型半導体装置の製造方法を促
供することができた。
第１図（ａ ）〜（ｄ ）は本発明方法に関連する絶縁
ゲート電界効果型ｉ〜ランジスクの”ＡＪ造工程を説明
する素子断面図、第２図は本発明方法に使用される分子
線エピタキシー装置の一例を説明する概念図、第３図（
ａ ）〜（ｄ）は本発明の効果を対照例のそれと比較説
明するためのグラフである。 １：半導体基板、 ２・・・選択酸化用マスク、３・・
・フィールド酸化膜、 ４・・・ゲート酸化膜、６・・
・ゲート絶縁膜、 ２１・・・試料、 ２３・・・蒸発
源。 第１図 第２図
ゲート電界効果型ｉ〜ランジスクの”ＡＪ造工程を説明
する素子断面図、第２図は本発明方法に使用される分子
線エピタキシー装置の一例を説明する概念図、第３図（
ａ ）〜（ｄ）は本発明の効果を対照例のそれと比較説
明するためのグラフである。 １：半導体基板、 ２・・・選択酸化用マスク、３・・
・フィールド酸化膜、 ４・・・ゲート酸化膜、６・・
・ゲート絶縁膜、 ２１・・・試料、 ２３・・・蒸発
源。 第１図 第２図
Claims (1)
- １ 絶縁ゲート電界効果型トランジスタが形成されてい
る半導体装置の製造において、半導体基板の該トランジ
スタ素子領域上に形成された選択酸化用マスクを真空装
置内で除去し、引き続き真空状態を保持しつつ該素子領
域上にゲート絶縁膜を分子線エピタキシャル法で形成す
る工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15594286A JPS6313335A (ja) | 1986-07-04 | 1986-07-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15594286A JPS6313335A (ja) | 1986-07-04 | 1986-07-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6313335A true JPS6313335A (ja) | 1988-01-20 |
Family
ID=15616889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15594286A Pending JPS6313335A (ja) | 1986-07-04 | 1986-07-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6313335A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0676801A3 (en) * | 1994-04-08 | 1996-10-16 | Texas Instruments Inc | Lateral DMOS device with extended drain resurf. |
-
1986
- 1986-07-04 JP JP15594286A patent/JPS6313335A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0676801A3 (en) * | 1994-04-08 | 1996-10-16 | Texas Instruments Inc | Lateral DMOS device with extended drain resurf. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000091570A5 (ja) | ||
| JP2000012482A (ja) | 炭化けい素半導体素子の製造方法 | |
| JPH0422127A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6313335A (ja) | 半導体装置の製造方法 | |
| JPS61231714A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61263273A (ja) | 薄膜半導体装置の製造方法 | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| JP3221129B2 (ja) | 半導体装置の製法 | |
| JPS628512B2 (ja) | ||
| KR940005290B1 (ko) | 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치 | |
| JPS63119268A (ja) | 半導体装置の製造方法 | |
| JPS6146069A (ja) | 半導体装置の製造方法 | |
| KR19990023052A (ko) | 비정질 막을 결정화하는 방법 | |
| JPS63262840A (ja) | チタンシリサイド接合形成法 | |
| EP0023925B1 (en) | Method of producing insulating film for semiconductor surfaces and semiconductor device with such film | |
| JPH02184076A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0281421A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH11214386A (ja) | 半導体及び半導体基板表面の絶縁膜の形成方法 | |
| JPH03266434A (ja) | 半導体装置の製造方法 | |
| JPH05152236A (ja) | 半導体装置の製造方法 | |
| JPH03257818A (ja) | 半導体装置の製造方法 | |
| KR100348313B1 (ko) | 반도체 소자 제조방법 | |
| JPS592191B2 (ja) | 半導体装置用電極の製造方法 | |
| JPS6242524A (ja) | 半導体装置の製造方法 | |
| JPH036022A (ja) | 多層絶縁膜の形成方法 |