JPH0422127A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH0422127A
JPH0422127A JP12847690A JP12847690A JPH0422127A JP H0422127 A JPH0422127 A JP H0422127A JP 12847690 A JP12847690 A JP 12847690A JP 12847690 A JP12847690 A JP 12847690A JP H0422127 A JPH0422127 A JP H0422127A
Authority
JP
Japan
Prior art keywords
insulating film
thin film
forming
film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12847690A
Other languages
English (en)
Other versions
JP2502789B2 (ja
Inventor
Mamoru Furuta
守 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP12847690A priority Critical patent/JP2502789B2/ja
Publication of JPH0422127A publication Critical patent/JPH0422127A/ja
Application granted granted Critical
Publication of JP2502789B2 publication Critical patent/JP2502789B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、例えば薄膜トランジスタや半導体メモリー等
に用いる事が可能である絶縁膜の製造方法及び薄膜トラ
ンジスタの製造方法に関するものである。
従来の技術 シリコン半導体において最も使用される絶縁膜は酸化シ
リコン膜及び窒化シリコン膜であるが以下に酸化シリコ
ン膜の形成方法を例にとって説明する。
従来シリコン半導体に用いられる絶縁膜の形成方法とし
ては、熱酸化法、気相成長法(CVD法)及びスパッタ
法(PVD法)等がある。
結晶シリコン半導体においては、シリコンと酸化シリコ
ン膜との界面においてデバイス特性に影響を与えるトラ
ップ等の欠陥準位が少ない良質な酸化シリコン膜が形成
できるため熱酸化法が最も一般的に用いられている。
熱酸化法は、高温(−船釣には1000°C以上)に加
熱された反応炉中に基板を維持し反応炉中に酸素あるい
は水蟇気を導入することにより、酸素がガス中から基板
表面へ移動しシリコン膜中に取り込まれることにより酸
化シリコン膜が形成される。
熱酸化膜の形成速度はガス量(酸素濃度)と酸化物中へ
の酸素の固溶度により決定されるため、充分な酸化速度
を得るためには基板温度を充分高温に保つ必要がある。
熱酸化法に比べて低温で絶縁膜を形成する手法としては
気相成長法(CVD法)やスパッタ法(PDV法)があ
る。
一般的なCVD法による酸化シリコン膜の形成方法とし
てはシリコンを構成元素として含むガスと酸素を構成元
素として含むガスを混合した雰囲気を熱分解する事によ
り酸化シリコンを形成する方法が用いられる。CVD法
は熱酸化法に比べて低温で形成可能であるが、充分な形
成速度あるいは電気特性(誘電率や耐圧等)を得るため
には600°C以上の基板温度が必要である。
またPVD法による代表的な絶縁膜の形成方法としては
スパッタ法が挙げられる。スパッタ法は真空中での荷電
粒子によるターゲットへの物理的な衝突を利用するため
、熱酸化法やCVD法に比べてさらに低温での成膜が可
能であるがピンホールが形成され易いために膜厚を厚く
したり多層構成にする必要がある。また段差部での被覆
性(ステップカバレージ)が良くないという問題点があ
る。
発明が解決しようとする課題 酸化シリコン膜の製造方法として一般的に用いられてい
る熱酸化法は、前述のように充分な酸化速度を得るため
には酸素あるいは水蒸気を含む雰囲気中で基板を高温に
加熱する必要がある。基板の高温処理は酸化の工程以前
に形成したデバイスに対して、導入済みの不純物の濃度
や分布を変化させたり最悪の場合には形成済みのデバイ
スの破壊を引き起こす等の問題がある。また、基板材料
としてもSiや石英等の1000℃以上の高温に耐える
基板以外は使用できない問題がある。近年、デバイスの
微細化が進むにつれプロセス温度の低温化が不可欠にな
ってきているが、熱酸化法においては基板温度は酸化速
度に対して指数関数的に影響するために低温で熱酸化を
行う場合においては酸化時間が非常に長くなり実用的で
ない。
熱酸化法に比べて低温で絶縁膜が形成可能な気相成長法
(CVD法)やスパッタ法に代表されるPVD法は低温
形成時には良質な絶縁膜が得難く、ピンホールの発生に
よる絶縁不良等の問題が発生する。従来、薄膜トランジ
スタ等の絶縁膜としてCVD法あるいはPVD法により
形成した絶縁膜を用いる場合には、ピンホールの影響を
避けるために絶縁膜の膜厚を厚くしたり、絶縁膜の形成
を2度に分ける、あるいは2種類の絶縁膜を積層するこ
とにより絶縁不良の問題に対処している。
CVD法やPVD法により形成した絶縁膜は熱酸化法に
対して低温で形成可能であるが、シリコンと絶縁膜界面
におけるトラップ準位が熱酸化法に比べて多いためにデ
バイスの電気特性や信軌性への影響が避けられない。
また、近年盛んに研究されている薄膜トランジスタ等の
能動素子をマトリックス状に形成したアクティブマトリ
ックスアレイを用いた液晶表示装置や、イメージセンサ
等の入出力デバイスにおいては安価で大面積化が容易な
ガラス基板が用いられることが多い。ガラス基板は耐熱
性が低いために低温(600°C以下)で良質な絶縁膜
を形成する必要がある。特に薄膜トランジスタの活性層
として高移動度な多結晶シリコンを用いた場合、良好な
トランジスタを得るためには多結晶シリコン上に界面ト
ラップ等の欠陥の少ない良質な絶縁膜を低温(ガラスの
耐熱温度以下)で作成することが必要不可欠となってく
る。実際には良好な絶縁膜とシリコン界面を形成するた
めに熱酸化法が用いられる事が多いが、前述のように石
英等の高融点材料を用いざるを得すコストの点で問題が
生じる。
課題を解決するための手段 基板上に半導体薄膜を形成し、前記半導体薄膜を酸素、
酸素化合物、水蒸気あるいは窒素を構成元素として含む
ガスのうち少なくとも1種類以上の気体を含む雰囲気中
で、エネルギービーム(例えばレーザー光や電子ビーム
、赤外線等)の照射を行うことにより半導体薄膜表面に
ピンホールの少ない絶縁物薄膜を低温で形成する。
また、前記絶縁膜を薄膜トランジスタ等の能動素子に応
用する場合には、前記絶縁膜層上にさらに第2の絶縁膜
を形成することにより活性層と絶縁膜との外面において
トラップ等の少ない良質な絶縁膜を形成しつつ、かつ所
望の電気的特性を持つ絶縁膜を得ることが可能である。
作用 シリコン半導体に対して、酸素、酸素化合物、水蒸気あ
るいは窒素を構成元素として含むガスとして含む雰囲気
のうち少なくとも1種類以上の気体を含む雰囲気中でレ
ーザー光や電子ビーム等のエネルギービームを照射する
ことによりシリコン半導体を部分的に溶融あるいは半溶
融状態としシリコン半導体表面に雰囲気ガス中の酸素あ
るいは窒素との表面反応を起こし酸化シリコン薄膜ある
いは窒化シリコン薄膜を形成する。本発明により形成さ
れる絶縁膜はシリコン半導体の溶融時間が熱酸化法等に
比べ短いために極表面部のみに形成されるが、絶縁膜の
膜質としては界面準位やピンホールの少ない良質な絶縁
膜が形成可能である。
−船釣にエネルギービームの照射によりシリコン半導体
が溶融する時間は非常に短時間に設定されるために、基
板へ熱が拡散され基板温度が上昇する前に冷却されるた
め基板の温度上昇は少なく抑えられる。前記の特徴によ
り基板の耐熱性の問題で従来の熱酸化法を用いることが
できなかった基板材料、例えば低融点ガラス基板等への
応用が可能となる。
また、本発明の製造方法により形成した絶縁膜は、ピン
ホールが少ないために薄膜トランジスタのゲート絶縁膜
として用いた場合絶縁不良を起こす確率が少なく、かつ
極薄膜のため静電容量が大きく薄膜トランジスタのON
電流を大きくする事が可能である。しかも活性層とゲー
ト絶縁膜の界面での準位密度が少ないために信顛性の向
上が図られる。
さらに、本発明の製造方法を用いたゲート絶縁膜上にさ
らに同種あるいは異種の第2の絶縁膜を形成する事によ
り、第1層の絶縁膜の絶縁不良の確率が小さいため第2
層目の絶縁膜の膜厚を薄くする事が可能となり、ゲート
絶縁膜の耐圧を制御しつつゲート絶縁膜の容量を増大さ
せON電流の増大を図る事が可能である。
上記のように本発明の製造方法を用いることにより、電
気的特性に優れた絶縁膜を低温で形成することが可能で
ある。
実施例 以下に本発明の実施例を図面を基に説明する。
第1図は本発明の絶縁膜の製造方法を用いた薄膜トラン
ジスタの実施例の一例である。第1図(a)に示したよ
うにガラス基板1上に非晶質半導体薄膜2が形成されて
おり、前記基板に対してNzOガスを含む雰囲気中にお
いてエネルギービーム(ここではレーザー光)の照射を
行う。第1図(a)の状態でのエネルギービーム照射に
よって非晶質半導体薄膜2は部分的に溶融あるいは半熔
融状態となり、雰囲気ガス中の酸素との表面反応を起こ
し非晶質半導体薄膜表面に酸化シリコン膜3を形成する
。また、同時に非晶質半導体薄膜はエネルギービームの
照射により結晶化し多結晶半導体薄膜となる。次いで第
1図(b)に示すように多結晶半導体薄膜を減圧CVD
法等により形成しゲート電極4を形成する。第1図(C
)に示すようにゲート電極4をマスクとして自己整合(
セルファライン)によりソース、ドレイン電極形成のた
めの不純物(第1図(d)ではP)をイオン注入により
導入する。第1図(ロ)に示すように注入イオンの活性
化を行った後、トランジスタ部以外の半導体層をエツチ
ング除去しパッシベーション5ioz膜5を形成する。
最後に第1図(e)に示すようにソース、ドレイン領域
のn形像抵抗領域7上の絶縁膜をエツチング除去しソー
ス、ドレイン電極8を形成する。
本発明の絶縁膜の製造方法を用いて薄膜トランジスタを
作成したところ、酸化シリコン薄膜がガラス基板上に低
温で形成でき、かつゲート絶縁膜とシリコン半導体界面
でのトラップ準位が減少し信顛性が向上した。また、ゲ
ート絶縁膜の静電容量が増大したことによりトランジス
タのON電流が向上した。
第2図に本発明の薄膜トランジスタの製造方法の一例を
示す。
基本的なトランジスタの構成は第1図に記載の物と同一
であり図中の番号も第1図と対応している。第1図と異
なる点は第2図℃)においてエネルギービームの照射に
より形成した酸化シリコン膜3上に窒化シリコン膜3゛
をプラズマCVD法により形成し2層ゲート絶縁膜を形
成した後に多結晶シリコンを堆積しゲート電極を形成す
る点にある。
本発明の製造方法を用いた薄膜トランジスタを作成した
ところ従来の酸化シリコンあるいは窒化シリコン単層で
形成したゲート絶縁膜に比べ、第1層の酸化シリコン膜
のピンホール密度が小さいために第2層目の絶縁膜の膜
厚を薄くしても絶縁不良の確率が少なくなる。従って、
ゲート絶縁膜の絶縁耐圧を向上させつつ従来の単層ゲー
ト絶縁膜に比ベゲート絶縁膜の静電容量を向上させるこ
とができ、トランジスタのON電流を向上させることが
可能となった。
発明の効果 上記のように本発明によれば、半導体薄膜の表面に低温
で良質な絶縁膜を形成することが可能である。また、絶
縁膜の形成と同時に半導体薄膜の改質を同時に行うこと
が出来る。前記特徴を用いて薄膜トランジスタを作成す
ることにより半導体層とゲート絶縁膜界面におけるトラ
ップ等の欠陥の少ない良好な界面が形成できトランジス
タ特性が向上し、かつ信顛性の向上が図られた。
本発明を薄膜トランジスタ等に応用することにより機能
素子の高性能化及び高集積化が可能である。
なお、本発明の実施例には記載していないが、窒素を構
成元素として含む反応性雰囲気中においてエネルギービ
ームの照射を行うことにより窒化シリコン膜を形成する
こともでき同様の効果が期待できる。また、シリコン以
外の半導体に関しても応用可能である。
【図面の簡単な説明】
第1図は本発明の一実施例である絶縁膜の製造方法を用
いた薄膜トランジスタの製造方法の工程図、第2図は他
の実施例の工程図である。 l・・・・・・透光性基板(ガラス基板)、2・・・・
・・非晶質半導体薄膜(非晶質シリコン)、3・・・・
・・ゲート絶縁膜(Sio□)、3゛・・・・・・第2
のゲート絶縁膜(SiNx) 、4・・・・・・ゲート
電極、5・・・・・・パッシベーション膜、6・・・・
・・ソース及びドレイン電極、7・・・・・・n形像抵
抗領域(Pドープ領域)。 第 図 エネルギービームタ財(Nz0 !■気9 Pイア/シ1人 第 図 ?L杉4へ低2九番P ケ ト1 k [多(乙晶シリコンン 第 図 エネル咥−ヒ ムー財(Nz0 零匣気) rイ万/シ五人

Claims (4)

    【特許請求の範囲】
  1. (1)基板上に半導体薄膜を形成する工程と、前記半導
    体薄膜に対し酸素、酸素化合物、水蒸気のうち少なくと
    も一種類以上のガスを含む雰囲気中に於いてエネルギー
    ビームの照射を行う工程を少なくとも有する絶縁膜の製
    造方法。
  2. (2)基板上に半導体薄膜を形成する工程と、前記半導
    体薄膜に対し酸素、酸素化合物、水蒸気のうち少なくと
    も一種類以上のガスを含む雰囲気中に於いてエネルギー
    ビームの照射を行い絶縁膜を形成する工程と、前記絶縁
    膜上にゲート電極を形成する工程と、前記絶縁膜を選択
    的に除去して一対のソース、ドレイン電極を形成する工
    程から少なくとも成る薄膜トランジスタの製造方法。
  3. (3)基板上に半導体薄膜を形成する工程と、前記半導
    体薄膜に対し酸素、酸素化合物、水蒸気のうち少なくと
    も一種類以上のガスを含む雰囲気中に於いてエネルギー
    ビームの照射を行い絶縁膜を形成する工程と、前記絶縁
    膜直上に第2の絶縁膜を形成する工程を有することを特
    徴とする薄膜トランジスタの製造方法。
  4. (4)基板上に半導体薄膜を形成する工程と、前記半導
    体薄膜に対し窒素を構成元素とする一種類以上のガスを
    含む雰囲気中に於いてエネルギービームの照射を行う行
    程を少なくとも有する絶縁膜の製造方法。
JP12847690A 1990-05-17 1990-05-17 薄膜トランジスタの製造方法 Expired - Fee Related JP2502789B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12847690A JP2502789B2 (ja) 1990-05-17 1990-05-17 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12847690A JP2502789B2 (ja) 1990-05-17 1990-05-17 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH0422127A true JPH0422127A (ja) 1992-01-27
JP2502789B2 JP2502789B2 (ja) 1996-05-29

Family

ID=14985681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12847690A Expired - Fee Related JP2502789B2 (ja) 1990-05-17 1990-05-17 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2502789B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766426A (ja) * 1993-08-27 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH0794756A (ja) * 1993-07-27 1995-04-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5587330A (en) * 1994-10-20 1996-12-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US5966594A (en) * 1993-07-27 1999-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6291366B1 (en) * 1994-08-15 2001-09-18 Sony Corporation Process of manufacturing semiconductor devices
WO2004017396A1 (ja) * 2002-08-14 2004-02-26 Tokyo Electron Limited 半導体基体上の絶縁膜を形成する方法
JP2004140329A (ja) * 2002-08-19 2004-05-13 Seiko Epson Corp 基板装置及びその製造方法、電気光学装置及び電子機器
US7097712B1 (en) 1992-12-04 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Apparatus for processing a semiconductor
JP2007025611A (ja) * 2005-06-17 2007-02-01 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
US7193663B2 (en) 2002-10-31 2007-03-20 Seiko Epson Corporation Electro-optical device and electronic apparatus
US20100147807A1 (en) * 2008-12-15 2010-06-17 Samsung Electronics Co., Ltd. Electron beam annealing apparatuses and annealing methods using the same

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7097712B1 (en) 1992-12-04 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Apparatus for processing a semiconductor
JPH0794756A (ja) * 1993-07-27 1995-04-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5966594A (en) * 1993-07-27 1999-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6210997B1 (en) 1993-07-27 2001-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6465284B2 (en) 1993-07-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JPH0766426A (ja) * 1993-08-27 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6291366B1 (en) * 1994-08-15 2001-09-18 Sony Corporation Process of manufacturing semiconductor devices
US6458715B2 (en) 1994-08-15 2002-10-01 Sony Corporation Process of manufacturing semiconductor device
US5587330A (en) * 1994-10-20 1996-12-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2004017396A1 (ja) * 2002-08-14 2004-02-26 Tokyo Electron Limited 半導体基体上の絶縁膜を形成する方法
CN100380610C (zh) * 2002-08-14 2008-04-09 东京毅力科创株式会社 形成半导体基体上的绝缘膜的方法
JP2004140329A (ja) * 2002-08-19 2004-05-13 Seiko Epson Corp 基板装置及びその製造方法、電気光学装置及び電子機器
US7119391B2 (en) 2002-08-19 2006-10-10 Seiko Epson Corporation System and method of manufacturing a substrate device
US7193663B2 (en) 2002-10-31 2007-03-20 Seiko Epson Corporation Electro-optical device and electronic apparatus
US7317497B2 (en) 2002-10-31 2008-01-08 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2007025611A (ja) * 2005-06-17 2007-02-01 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
US20100147807A1 (en) * 2008-12-15 2010-06-17 Samsung Electronics Co., Ltd. Electron beam annealing apparatuses and annealing methods using the same
US8445366B2 (en) * 2008-12-15 2013-05-21 Samsung Electronics Co., Ltd. Electron beam annealing apparatus and annealing methods using the same

Also Published As

Publication number Publication date
JP2502789B2 (ja) 1996-05-29

Similar Documents

Publication Publication Date Title
US6027987A (en) Method of manufacturing a crystalline semiconductor
JP2585118B2 (ja) 薄膜トランジスタの作製方法
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
JPH07221017A (ja) 半導体装置およびその作製方法
JP3402380B2 (ja) 半導体回路およびその作製方法
JP2502789B2 (ja) 薄膜トランジスタの製造方法
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JPH03244136A (ja) 薄膜トランジスタの製造方法
US6979632B1 (en) Fabrication method for thin-film semiconductor
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
JPH04252018A (ja) 多結晶シリコン膜の形成方法
JP2794833B2 (ja) 薄膜トランジスタの製造方法
JPH11145484A (ja) 薄膜トランジスタの製造方法
JPH04305940A (ja) 薄膜トランジスタの製造方法
JPH03257818A (ja) 半導体装置の製造方法
JPH0845837A (ja) 多結晶半導体膜の製造方法
JPH11103070A (ja) 薄膜トランジスタ
JPS6276514A (ja) 半導体装置の製造方法
JPH113887A (ja) 薄膜トランジスタの製造方法
JPH07122752A (ja) 薄膜トランジスタの製造方法
JPH04332120A (ja) 半導体結晶層の製造方法
JPH0316214A (ja) 絶縁膜の製造方法
JP2002237598A (ja) 薄膜トランジスタの製造方法
JPH0242719A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090313

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees