CN100380610C - 形成半导体基体上的绝缘膜的方法 - Google Patents
形成半导体基体上的绝缘膜的方法 Download PDFInfo
- Publication number
- CN100380610C CN100380610C CNB03822058XA CN03822058A CN100380610C CN 100380610 C CN100380610 C CN 100380610C CN B03822058X A CNB03822058X A CN B03822058XA CN 03822058 A CN03822058 A CN 03822058A CN 100380610 C CN100380610 C CN 100380610C
- Authority
- CN
- China
- Prior art keywords
- film
- dielectric film
- plasma
- oxidation
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000009413 insulation Methods 0.000 title abstract description 12
- 239000010408 film Substances 0.000 claims description 177
- 230000003647 oxidation Effects 0.000 claims description 51
- 238000007254 oxidation reaction Methods 0.000 claims description 51
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910052743 krypton Inorganic materials 0.000 claims description 6
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims description 6
- 230000005284 excitation Effects 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 238000009616 inductively coupled plasma Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 26
- 229910052710 silicon Inorganic materials 0.000 abstract description 26
- 239000010703 silicon Substances 0.000 abstract description 26
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 6
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000011282 treatment Methods 0.000 description 29
- 238000012545 processing Methods 0.000 description 28
- 239000007789 gas Substances 0.000 description 27
- 230000008569 process Effects 0.000 description 20
- 238000005229 chemical vapour deposition Methods 0.000 description 16
- 230000003412 degenerative effect Effects 0.000 description 16
- 235000012431 wafers Nutrition 0.000 description 16
- 238000005137 deposition process Methods 0.000 description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- VPSXHKGJZJCWLV-UHFFFAOYSA-N 2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]-3-(1-ethylpiperidin-4-yl)oxypyrazol-1-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C=1C(=NN(C=1)CC(=O)N1CC2=C(CC1)NN=N2)OC1CCN(CC1)CC VPSXHKGJZJCWLV-UHFFFAOYSA-N 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种在短时间内获得能够从LCD用TFT获得并具有大绝缘耐电压和小界面能级密度的绝缘膜的方法。对硅基体(101)进行等离子体氧化处理以形成第一绝缘膜(102)，并且通过用等离子体CVD在第一绝缘膜(102)上沉积第二绝缘膜(103)来形成绝缘膜。
Description
技术领域
本发明涉及半导体器件的绝缘膜，特别是薄膜晶体管(TFT)的栅极绝缘膜，尤其是液晶显示器等显示器(LCD)用的TFT的栅极氧化物膜形成。
背景技术
绝缘膜在种种半导体器件中使用，为了形成绝缘膜使用半导体基体的氧化或氮化、CVD(化学气相沉积)、PVD(物理气相沉积)、涂敷之类种种技术。这里，在需要比较高质量的绝缘膜的用途、例如集成电路的栅极绝缘膜的用途中，往往使用使基底的膜变性的热或等离子体的氧化或氮化之类变性处理，此外在需要比较大的成膜速度的用途，例如保护层和LCD的栅极绝缘膜的用途中，往往使用CVD之类沉积处理。这是因为通过这些处理所得到的膜质不同，例如通过这种变性处理所得到的绝缘膜的界面能级密度为例如5×1010eV-1·cm-2左右而比较小，且通过CVD之类沉积处理所得到的界面能级密度为例如5×1012eV-1·cm-2左右而比较大的缘故。另外，也因为通过这些变性处理所得到的膜的成膜速度比较小，且通过沉积处理所得到的成膜速度比较大的缘故。
关于这些在近年来，在半导体器件的制造工序中，有时使用用于成膜的等离子体处理装置。例如，在典型的微波等离子体处理装置中，使2.45GHz左右的微波通过窄缝电极，导入配置有半导体晶片或LCD基板等被处理体的减压处理室内。微波把这些反应体气体等离子体化，成为活性强的自由基和离子，与被处理体反应而进行成膜处理。这里一般来说，把促进等离子体的激励的氩气之类稀有气体与反应体气体导入处理室。
在使用等离子体作成绝缘膜的情况下，该反应体气体，例如，在称为场氧化的半导体基体的氧化处理中是氧气和根据情况的不同而为氢，在CVD中是原硅酸四乙酯(TEOS)和氧。特别是，在LCD的制造中，为了形成晶体管的栅极绝缘膜一般进行等离子体CVD处理。关于这些绝缘膜形成技术，参照特开平第11-293470号、特开平第二001-274148号说明书等。
虽然在以外一般进行的使用硅基板的热氧化法形成二氧化硅的绝缘膜的情况下需要大约1000℃的高温，但是等离子体硅氧化物膜可以在比热氧化法低的温度下生长。因而，对不宜于高温的器件是优选的，具有生长速度大，可以容易地获得压缩应力膜，膜很致密，此外没有氧化速度的面方位依存性这样的特征。
虽然以外的绝缘膜形成处理各有优点，但是不能说就一定满足所有当前和未来的膜质和成膜速度的要求。例如，虽然作为表示绝缘膜的性质的参数，有由界面能级密度所表示的悬挂键、绝缘耐电压、膜密度、成膜速度等，但是当前仍需要能柔性地满足这些参数的要求的成膜方法和装置。因而，本发明提供一种用来满足关于绝缘膜的评价中所使用的参数的要求的方法。
以往，在LCD的TFT开关中使用无定形硅，其栅极氧化物膜在CVD处理中制造。但是，可以认为用CVD实现近年所开发的多晶硅和连续粒状结晶硅(CGS)TFT开关的栅极氧化物膜中所要求的膜质是困难的。
因而，也考虑了进行等离子体氧化之类氧化已经沉积的硅基体的所谓场氧化处理。但是，基于CVD的成膜速度典型地为1000/分强，与此相对，基于场氧化的成膜速度为20/分左右。进而，在场氧化中，因为通过氧在所形成的氧化物膜中扩散而进行成膜处理，所以随着膜厚的加厚成膜速度减慢。由此，在使用场氧化的情况下，为了实现在LCD的TFT(例如使用大约15V或35V的栅极电压)中所要求的大的绝缘耐电压和氧化物膜的对应的比较厚的膜厚(例如1000)就需要长时间的成膜处理而不现实。
发明内容
因此，在本发明中，提供一种短时间内获得具有所要求的膜质的绝缘膜用的方法。
本发明是一种形成半导体基体上的绝缘膜的方法，其包括进行对半导体基体进行变性处理并形成第一绝缘膜、在所述第一绝缘膜上沉积第二绝缘膜的沉积处理。该半导体基体上的绝缘膜特别是栅极绝缘膜，尤其是TFT的栅极绝缘膜，更特别是LCD等显示器用的TFT的栅极氧化物膜。
在本发明的一种方式中，半导体基体是硅基体，例如多晶硅基体、连续粒状结晶硅基体或单晶硅基体。
在本发明的一种方式中，第一绝缘膜和第二绝缘膜都是氧化物膜。
在本发明的一种方式中，第一绝缘膜是氧化物膜，且第二绝缘膜是氮化物膜。
在本发明的一种方式中，第一绝缘膜的厚度为10～100，特别是10～30。此外，第一绝缘膜的厚度可以为满足关于半导体基体/第一绝缘膜的界面，例如硅基体/氧化硅的界面的性质的要求的足够的厚度。
在本发明的一种方式中，第二绝缘膜的厚度为100～2000，特别是500～1000。此外，第二绝缘膜的厚度可以为满足关于具有第一绝缘膜和第二绝缘膜的绝缘膜的绝缘耐电压的要求的厚度。
在本发明的一种方式中，第一绝缘膜与半导体基体的界面能级密度为不足1012eV-1·cm-2，例如1012～1010eV-1·cm-2，优选是不足1010eV-1·cm-2，例如1010～109eV-1·cm-2。
在本发明的一种方式中，包括第一绝缘膜和第二绝缘膜的半导体基体上的绝缘膜的绝缘耐电压具有适应想要的用途的绝缘耐电压，例如该绝缘耐电压为10V强、20V强、或30V强。
在本发明的一种方式中，变性处理是半导体基体的热或等离子体氧化或氮化处理，而且沉积处理是CVD处理。再者，该沉积处理，也可以是PVD、涂敷。
在本发明的一种方式中，变性处理是等离子体氧化处理，且沉积处理是等离子体CVD处理。
在本发明的一种方式中，等离子体氧化处理的气氛含有稀有气体和氧。这里优选是，稀有气体与氧的流量比率为100∶3以下。稀有气体是例如氪。
在本发明的一种方式中，等离子体CVD处理的气氛含有氧气和含有硅的气体。该含有硅的气体是例如甲硅烷SH4。
在本发明的一种方式中，第一绝缘膜的平均成膜速度为10～100/分，特别是10～50/分，且第二绝缘膜的平均成膜速度为100～10000/分，特别是500～1000/分。
此外，本发明是在半导体基体上作成包括第一绝缘膜和第二绝缘膜的绝缘膜的方法，提供一种在半导体基体上作成邻接于前述半导体基体的前述第一绝缘膜的平均成膜速度、与在前述半导体基体的反对侧邻接于前述第一绝缘膜的前述第二绝缘膜的成膜速度之比为1∶1000～1∶1，特别是1∶100～1∶10的包括第一绝缘膜与第二绝缘膜的绝缘膜的方法。
等离子体的发生机构，是例如感应耦合等离子体(ICP)发生装置，或窄缝放射型微波激励等离子体发生装置，特别是径向线缝隙天线(RLSA)微波激励等离子体发生装置之类微波激励等离子体发生装置。该方法可以具有根据本说明书所述可以理解的其他任意的特征。
本发明的其他目的和更多的特征，由参照以下附图所说明的优选实施例将会明暸。
附图说明
图1是表示本发明的一个方式中所形成的绝缘体膜的成膜工序的图。
图2是表示本发明的一个方式中使用的RLSA微波等离子体处理装置的结构的概略方框图。
图3是图2的RLSA微波等离子体处理装置中所使用的天线的平面图。
图4是使用图2的等离子体处理装置的组合工具的俯视图。
图5是表示硅表面的直接氧化引起的成膜速度的时间依存性的图。
图6是表示CVD的氧化物膜的成膜速度的图。
下述附图中符号的意义说明如下：101硅基体，102第一绝缘膜，103第二绝缘膜，200RLSA等离子体处理装置，201闸阀，202处理室，204基座，206真空泵，208顶板，210微波源，240、270气体供给管，300天线，400组合工具，410处理系统部，430负载锁紧室，450搬送系统部，470搬送台，480盒台。
具体实施方式
下面，参照附图，就本发明的举例表示的方式中使用的装置进行说明。再者，在各图中同一标号表示同一构件。
这里图2是可以形成本发明的绝缘膜的径向线缝隙天线(RLSA(Radial Line Slot Antenna))等离子体处理装置200的概略方框图。
再者，虽然在以下中针对RLSA等离子体处理装置说明本发明，但是本发明的绝缘膜也可以使用等离子体处理装置以外的任意的装置获得。优选是在本发明中使用等离子体处理装置。这是因为等离子体处理装置可以在比较低的温度下成膜和实现良好的膜质的缘故。更优选是使用可以发生高密度等离子体的RLSA等离子体处理装置之类微波等离子体装置、ICP(感应耦合型)等离子体装置、ECR等离子体装置等。
本实施例的微波等离子体处理装置200包括连通于组合工具400的闸阀201、能够收容载置半导体晶片基板或LCD基板等被处理体W的基座204的处理室202、连接于处理室202的真空泵206、顶板208、微波源210、天线300、以及气体供给管240和270。再者，关于等离子体处理装置200的控制系统省略了图示。
处理室202的侧壁或底部由铝等导体来构成。虽然这里处理室202例示了具有圆筒形状，但是其形状是任意的。在处理室202内，支持着基座204与其上的被处理体W。
顶板208是封住处理室202的上部的由石英或氮化铝之类介电体材料作成的圆筒形状体。
在天线300上，如图3中所示，多个窄缝310存在于同心圆上。该天线300由例如厚度1mm以下的铜板制成，配置于顶板208的上面。各窄缝310是大致方形的贯通孔，邻接的窄缝相互正交而构成字母T字形的形状。窄缝310的配置、形状等依存于在微波发生源210中发生的微波的波长、成为必要的等离子体等而确定。作为随意的滞波材料224，为了缩短微波的波长选择具有规定的介电率并且热传导率高的规定的材料。
微波源210由例如磁控管组成，通常可以发生2.45GHz的微波(例如5kW)。微波然后通过矩形导波管211、模式变换器212、圆形同轴导波管213，到达天线构件300。再者，在图2中，省略了吸收返回到磁控管的微波的绝缘体等装置。
根据需要基座204可以在处理室202内进行被处理体W的温度控制。在该情况下，温度调解装置(未画出)控制基座204的温度。此外基座204可以构成为能够在处理室202内升降，关于该基座204也可以运用本专业的技术人员公知的技术。
气体供给管240和270连接于气体供给源、阀门、质量流量控制器等(未画出)。虽然这里，把处理气体直接供给到处理室202，但是也可以为经由处理室202的上部的喷淋板(未画出)均一地供给。
处理室202的内部，可以由真空泵206维持规定的减压。真空泵206对处理室202均一地排气，把等离子体密度保持均一，防止等离子体密度部分地集中而被处理体W的处理不均一。
组合工具400可为图4中所示的组合工具。此组合工具400由对作为被处理基板的晶片W进行成膜处理、扩散处理、蚀刻处理等处理的处理系统部410，和对此处理系统部410搬入、搬出晶片W的搬送系统部450来构成。
处理系统部410由构成为能够抽真空的移载室411、和经由闸阀201A～201D连接的四个处理腔200A～200D组成，在各腔200A～200D中可以对晶片W进行同种或异种处理。此外，在移放室411内，设有屈伸和旋转自如地构成的移载臂412，在各处理腔200A～200D或后述的负载锁紧室430A和B间进行晶片W的交接。
另一方面，搬送系统部450由放置载置盒用的盒台480与使搬送晶片W进行交接用的搬送臂471移动的搬送台470组成。在盒台480上，设有容器载置台481，这里可以放置多个，在图示例子中最大四个载置盒483。在载置盒483上，可以等间隔地多级载置收容例如最大25个晶片W。
在搬送台470上，设有其中心部沿着纵长方向延伸的导轨472，在该导轨472能够滑动移动地支持上述搬送臂471。此外，在搬送台470的另一端上，设有作为进行晶片W的定位的方向定位装置的方位器475。
在处理系统部410与搬送系统部450之间，设有可以抽真空的两个负载锁紧室430A、430B。
以下，就根据本发明的绝缘膜的制造方法进行说明。
图1是表示根据本发明的一个方式的绝缘膜的制造工序的垂直剖视图，在此图1(a)中，示出硅基体101。该硅基体101可以是任意的硅基体，例如硅晶片、无定形硅、低温多晶硅、连续粒状结晶硅等。
通过对图1的(a)的硅基体进行变性处理获得图1的(b)的第一绝缘膜102。该变性处理可以是热氧化、热氮化、热氧氮化、等离子体氧化、等离子体氮化、等离子体氧氮化这样的任意的变性处理。因而，该图1的(b)的第一绝缘膜102可以是所谓场氧化、氮化、氧氮化物膜。
在用来制造该第一绝缘膜的变性处理中使用等离子体氧化的情况下，从图2的处理装置100的处理气体供给路240和270供给氩气、氪气之类稀有气体和氧气。作为该情况下的处理条件，对于8英寸晶片可以举出以下的条件：
O2流量：10～1000sccm，例如120sccm
Kr流量：100～10000sccm，例如1500sccm
处理温度：100～500℃，例如250℃
压力：1～1000Pa，例如90Pa
等离子体源输出：100～6000W，例如2000W
在图1的(b)的第一绝缘膜102上通过进行沉积处理获得图1的(c)的第二绝缘膜103。该沉积处理可以是CVD、PVD、涂敷这样的任意的变性处理。因而，该图1的(c)的第二绝缘膜103可以是所谓沉积氧化物、氮化物、氧氮化物膜、聚合物膜。
在用来制造该第二绝缘膜的沉积处理中使用等离子体CVD形成二氧化硅层的情况下，从图2的处理装置100的处理气体供给路240和270供给氩气、氪气之类稀有气体、SiH4或TEOS之类含硅气体。再者，虽然在图2中示出两个供给路，但是可以从任意数的供给路供给气体。
作为该情况下的处理条件，关于8英寸晶片可以举出以下条件：
SiH4流量：1～1000sccm，例如50～200sccm
O2流量：10～10000sccm，例如1000sccm
处理温度：100～500℃，例如350℃
压力：1～1000Pa，例如10Pa
等离子体源输出：100～6000W，例如2000W
通过如上所述形成第一绝缘膜和第二绝缘膜可以形成本发明的绝缘膜。
如果用本发明的方法，则通过半导体基体的变性处理与其后的沉积处理的组合可以获得独自的绝缘膜。
本发明的方法优选可以调节关于通过半导体基体的变性处理所得到的界面的性质，和关于通过其后的沉积处理所得到的主体的性质。
优选是，变性处理和沉积处理全都是使用等离子体的处理。在该情况下，关于如上所述所得到的器件的可靠性、处理的柔软性等优选。此外如上所述所得到的膜质一般很好。进而，变性处理和沉积处理全都是等离子体处理，由此在同一装置内进行这些处理成为可能。
优选是，使通过半导体基体的变性处理所得到的良好的界面特性的优点，与通过沉积处理所得到的迅速成膜的优点两者成立。也就是说例如，使通过半导体基体的等离子体氧化处理所得到的良好的界面特性的优点，与通过等离子体CVD处理所得到的大的成膜速度的优点两者成立。
优选是，用本发明的方法所获得的绝缘膜作为主体，具有耐受在LCD用TFT栅极绝缘膜之类栅极绝缘膜中的使用的绝缘耐压。此外，优选是，在等离子体氧化处理中使用含有稀有气体和氧气的气氛，稀有气体与氧气的流量比率在100∶3以下，作成特别适于液晶显示器等显示器的TFT的、优质的且膜厚的氧化硅膜。
此外，进而本发明的一个方式是在半导体基体上作成包括第一绝缘膜与第二绝缘膜的绝缘膜的方法，是邻接于半导体基体的第一绝缘膜的平均成膜速度，与在半导体基体的反对侧邻接于第一绝缘膜的第二绝缘膜的平均成膜速度之比为1∶1000～1∶1的、在半导体基体上作成包括第一绝缘膜与第二绝缘膜的绝缘膜的方法。也就是说，虽然在半导体器件制造中所形成的膜的膜质与成膜速度两方成为问题，但是通过改变界面部分与主体部分的成膜速度，调节膜质且获得良好的成膜速度成为可能。
再者，虽然这里作为半导体基体就硅基体进行了说明，但是本发明的方法不限定于硅基体，同样的处理可以运用于可适用的任意的其他半导体基体。此外，虽然这里使用连接于组合装置的等离子体处理装置作成本发明的绝缘膜，但是本发明可以在任意的装置中进行，例如也可以考虑运用于当前正在研究中的所谓流动处理中。在该情况下，可以认为本发明的迅速的绝缘膜形成提供很大的利益。
(实施例)
关于本发明的绝缘膜形成，进行了氪气与氧气的硅表面直接氧化，以及硅烷与氧气的氧化物膜CVD。
硅表面直接氧化
该试验使用图2中所示的装置对一般能够得到的硅晶片(8英寸晶片)进行。用于表面直接氧化的条件如下所示：
O2流量：120sccm
Kr流量：1500sccm
处理温度：250℃
压力：90Pa
等离子体源输出：2000W
所得到的结果示于图5。因而，成膜速度在形成20的氧化物膜时为大约20/分，在形成25的氧化物膜时为大约12/分，在形成27的氧化物膜时为大约9/分。很容易理解，成膜速度随着所形成的氧化物膜的厚度的增加而放慢。可以考虑这是因为为了氧化物膜形成，氧原子不得不在已经形成的氧化物膜中扩散的缘故。因而仅通过硅表面的直接氧化作成比较厚的绝缘膜，例如LCD的栅极绝缘膜要花费很长时间而不现实。
氧化物膜CVD
该试验使用图2中所示的装置对一般可以得到的硅晶片(8英寸晶片)进行。CVD氧化物膜形成用的条件如下所示：
SiH4流量：50～200sccm
O2流量：1000sccm
处理温度：350℃
压力：10Pa
等离子体源输出：2000W
所得到的结果示于图6。如该图中所示，CVD氧化物膜的成膜速度也达到1000/分～4500/分。该成膜速度明显大于硅表面的直接氧化的氧化物膜的成膜速度，使在实用的时间内作成例如LCD的栅极绝缘膜之类比较厚的氧化物膜成为可能。
因而通过这些实验所示，本发明的绝缘膜制造方法，提供一种半导体器件的绝缘膜、特别是栅极绝缘膜，更特别是LCD等用的TFT的栅极氧化物膜的形成方法。
以上，虽然说明了本发明的优选实施例，但是本发明在其精神的范围内种种的变形和变更是可能的。
工业实用性
如上所述如果用本发明，则可以提供一种用来(优选是短时间内)获得具有想要的膜质的绝缘膜的方法。
Claims (6)
1.一种通过感应耦合等离子体(ICP)发生装置或微波激励等离子体发生装置来激励等离子体，并在显示器用薄膜晶体管上形成栅极绝缘膜的方法，其特征在于，
通过在至少含有氧和氪的气氛中进行等离子体氧化，形成与显示器用薄膜晶体管用的半导体基体的界面能级密度为1×1010～109eV-1·cm-2的第一绝缘膜，
在所述第一绝缘膜上连续使用所述等离子体发生装置，形成第二绝缘膜，
其中，以平均成膜速度为10～100/分来形成厚度为10～100的所述第一绝缘膜。
2.根据权利要求1所述的栅极绝缘膜的形成方法，其特征在于，所述第一绝缘膜的平均成膜速度为10～50/分，厚度为10～30。
3.根据权利要求1所述的栅极绝缘膜的形成方法，其特征在于，所述第二绝缘膜由二氧化硅构成，其平均成膜速度为100～10000/分，厚度为100～2000。
4.根据权利要求3所述的栅极绝缘膜的形成方法，其特征在于，所述第二绝缘膜的平均成膜速度为500～1000/分，厚度为500～1000。
5.根据根据权利要求1所述的栅极绝缘膜的形成方法，其特征在于，所述第二绝缘膜由氮化物构成。
6.根据权利要求1～4中任一项所述的栅极绝缘膜的形成方法，其特征在于，所述氪和氧的流量比率为100∶3以下。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP236343/2002 | 2002-08-14 | ||
| JP2002236343 | 2002-08-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1682357A CN1682357A (zh) | 2005-10-12 |
| CN100380610C true CN100380610C (zh) | 2008-04-09 |
Family
ID=31884408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB03822058XA Expired - Fee Related CN100380610C (zh) | 2002-08-14 | 2003-08-14 | 形成半导体基体上的绝缘膜的方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPWO2004017396A1 (zh) |
| KR (1) | KR100729989B1 (zh) |
| CN (1) | CN100380610C (zh) |
| AU (1) | AU2003255034A1 (zh) |
| WO (1) | WO2004017396A1 (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7087537B2 (en) * | 2004-03-15 | 2006-08-08 | Sharp Laboratories Of America, Inc. | Method for fabricating oxide thin films |
| US20060270066A1 (en) | 2005-04-25 | 2006-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Organic transistor, manufacturing method of semiconductor device and organic transistor |
| US7410839B2 (en) | 2005-04-28 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| US8318554B2 (en) | 2005-04-28 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming gate insulating film for thin film transistors using plasma oxidation |
| JP5052033B2 (ja) * | 2005-04-28 | 2012-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7785947B2 (en) | 2005-04-28 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma |
| TWI408734B (zh) | 2005-04-28 | 2013-09-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| US7608490B2 (en) | 2005-06-02 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7838347B2 (en) | 2005-08-12 | 2010-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of display device |
| JP5231232B2 (ja) * | 2006-09-29 | 2013-07-10 | 東京エレクトロン株式会社 | プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体 |
| US7855153B2 (en) | 2008-02-08 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10312600B2 (en) * | 2016-05-20 | 2019-06-04 | Kymeta Corporation | Free space segment tester (FSST) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0422127A (ja) * | 1990-05-17 | 1992-01-27 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPH0443642A (ja) * | 1990-06-11 | 1992-02-13 | G T C:Kk | ゲート絶縁膜の形成方法 |
| WO2001008208A1 (en) * | 1999-07-26 | 2001-02-01 | Tadahiro Ohmi | Semiconductor device, method for forming silicon oxide film, and apparatus for forming silicon oxide film |
-
2003
- 2003-08-14 AU AU2003255034A patent/AU2003255034A1/en not_active Abandoned
- 2003-08-14 CN CNB03822058XA patent/CN100380610C/zh not_active Expired - Fee Related
- 2003-08-14 KR KR1020057002438A patent/KR100729989B1/ko not_active IP Right Cessation
- 2003-08-14 WO PCT/JP2003/010357 patent/WO2004017396A1/ja active IP Right Grant
- 2003-08-14 JP JP2004528882A patent/JPWO2004017396A1/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0422127A (ja) * | 1990-05-17 | 1992-01-27 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPH0443642A (ja) * | 1990-06-11 | 1992-02-13 | G T C:Kk | ゲート絶縁膜の形成方法 |
| WO2001008208A1 (en) * | 1999-07-26 | 2001-02-01 | Tadahiro Ohmi | Semiconductor device, method for forming silicon oxide film, and apparatus for forming silicon oxide film |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004017396A1 (ja) | 2004-02-26 |
| KR100729989B1 (ko) | 2007-06-20 |
| KR20050035883A (ko) | 2005-04-19 |
| JPWO2004017396A1 (ja) | 2005-12-08 |
| CN1682357A (zh) | 2005-10-12 |
| AU2003255034A1 (en) | 2004-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100746120B1 (ko) | 반도체 디바이스의 제조 방법, 플라즈마 처리 방법, 및게이트 절연막 형성 방법 | |
| US5156881A (en) | Method for forming a film on a substrate by activating a reactive gas | |
| US8580697B1 (en) | CVD flowable gap fill | |
| CN1967780B (zh) | 用于制作场效应晶体管的栅极电介质的方法 | |
| US7919416B2 (en) | Method of forming conformal dielectric film having Si-N bonds by PECVD | |
| CN101937844B (zh) | 绝缘膜形成方法 | |
| CN101572232B (zh) | 形成高质量的低温氮化硅层的方法 | |
| US20050136610A1 (en) | Process for forming oxide film, apparatus for forming oxide film and material for electronic device | |
| CN100380610C (zh) | 形成半导体基体上的绝缘膜的方法 | |
| CN100576464C (zh) | 等离子体处理方法 | |
| CN101310036A (zh) | 低温聚硅tft用的多层高质量栅介电层 | |
| US5610105A (en) | Densification in an intermetal dielectric film | |
| CN1799127B (zh) | 等离子体处理装置和等离子体处理方法 | |
| US7622402B2 (en) | Method for forming underlying insulation film | |
| US20160126089A1 (en) | Flowable film curing penetration depth improvement and stress tuning | |
| JPH11279773A (ja) | 成膜方法 | |
| KR20030065326A (ko) | 절연층 매립형 반도체 탄화 실리콘 기판의 제조방법 및 그제조 장치 | |
| KR20110111487A (ko) | 실리콘 산화막의 성막 방법 및 반도체 장치의 제조 방법 | |
| US20050227500A1 (en) | Method for producing material of electronic device | |
| US10475645B2 (en) | Method of filling recess and processing apparatus | |
| CN108695149A (zh) | 蚀刻方法、蚀刻装置以及存储介质 | |
| US20100062585A1 (en) | Method for forming silicon thin film | |
| US6734119B2 (en) | Electro-optical apparatus and method for fabricating a film, semiconductor device and memory device at near atmospheric pressure | |
| Licoppe et al. | A combination of rapid thermal processing and photochemical deposition for the growth of SiO2 suitable for InP device applications | |
| WO2022158331A1 (ja) | シリコン含有膜の形成方法及び処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080409 Termination date: 20110814 |