JPH11214386A - 半導体及び半導体基板表面の絶縁膜の形成方法 - Google Patents
半導体及び半導体基板表面の絶縁膜の形成方法Info
- Publication number
- JPH11214386A JPH11214386A JP1130698A JP1130698A JPH11214386A JP H11214386 A JPH11214386 A JP H11214386A JP 1130698 A JP1130698 A JP 1130698A JP 1130698 A JP1130698 A JP 1130698A JP H11214386 A JPH11214386 A JP H11214386A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor substrate
- film
- forming
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 半導体基板１表面に絶縁膜６と金属薄膜７を
少なくとも含む半導体であって、前記金属薄膜は厚さ
０．５〜３０ｎｍの範囲の酸化触媒又は酸窒化触媒作用
を有する金属であり、前記絶縁膜は前記金属によって形
成された膜を含む厚さ１〜２０ｎｍの範囲の膜とするこ
とにより、高温加熱を用いずに半導体基板表面に高品質
の絶縁膜を制御性よく形成するとともに、金属配線以後
にゲート絶縁膜を形成できる半導体を提供する。 【解決手段】 半導体基板１上に厚さ０．１〜２．５ｎ
ｍの範囲の第１絶縁膜５を形成し、次いで第１絶縁膜５
上に酸化又は酸窒化触媒作用を有する金属薄膜（例えば
白金膜）６を蒸着法により厚さ０．５〜３０ｎｍの範囲
で形成し、しかる後半導体基板に金属薄膜に対して０．
１〜５Ｖの範囲のバイアス電圧を印加した状態で２５〜
６００℃の温度でかつ酸化又は酸窒化雰囲気中で熱処理
を行って第２絶縁膜７を形成する。
少なくとも含む半導体であって、前記金属薄膜は厚さ
０．５〜３０ｎｍの範囲の酸化触媒又は酸窒化触媒作用
を有する金属であり、前記絶縁膜は前記金属によって形
成された膜を含む厚さ１〜２０ｎｍの範囲の膜とするこ
とにより、高温加熱を用いずに半導体基板表面に高品質
の絶縁膜を制御性よく形成するとともに、金属配線以後
にゲート絶縁膜を形成できる半導体を提供する。 【解決手段】 半導体基板１上に厚さ０．１〜２．５ｎ
ｍの範囲の第１絶縁膜５を形成し、次いで第１絶縁膜５
上に酸化又は酸窒化触媒作用を有する金属薄膜（例えば
白金膜）６を蒸着法により厚さ０．５〜３０ｎｍの範囲
で形成し、しかる後半導体基板に金属薄膜に対して０．
１〜５Ｖの範囲のバイアス電圧を印加した状態で２５〜
６００℃の温度でかつ酸化又は酸窒化雰囲気中で熱処理
を行って第２絶縁膜７を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路な
どに用いられる金属−絶縁膜−半導体デバイス、すなわ
ちＭＩＳ（metal insulator semiconductor）デバイ
ス、とりわけＭＯＳ（metal oxide semiconductor）ト
ランジスタ及びＭＯＳ容量、ＭＮＯＳ（metalnitride o
xide semiconductor）トランジスタ及びＭＮＯＳ容量の
極薄ゲート絶縁膜及び容量絶縁膜等に応用が可能な半導
体及び半導体基板表面の絶縁膜の形成方法に関するもの
である。
どに用いられる金属−絶縁膜−半導体デバイス、すなわ
ちＭＩＳ（metal insulator semiconductor）デバイ
ス、とりわけＭＯＳ（metal oxide semiconductor）ト
ランジスタ及びＭＯＳ容量、ＭＮＯＳ（metalnitride o
xide semiconductor）トランジスタ及びＭＮＯＳ容量の
極薄ゲート絶縁膜及び容量絶縁膜等に応用が可能な半導
体及び半導体基板表面の絶縁膜の形成方法に関するもの
である。
【０００２】
【従来の技術】半導体デバイス、とりわけＭＯＳトラン
ジスタ、ＭＯＳ容量のゲート絶縁膜及び容量絶縁膜とし
ては、シリコンデバイスの場合、通常二酸化シリコン膜
（以下酸化膜と呼ぶ）が用いられる。これらの絶縁膜に
は、高い絶縁破壊耐圧、高い絶縁破壊電荷量が要求され
る。そのため、ウェーハの洗浄は非常に重要な工程の一
つである。ウェーハは洗浄されると同時に、低い固定電
荷密度、低い界面準位密度など高品質が要求される。一
方、デバイスの微細化、高集積化に伴い、ゲート絶縁膜
や容量絶縁膜は薄膜化しており、たとえば、０．１μｍ
のデザインルールでは４ｎｍ以下の極薄ゲート絶縁膜が
要求される。
ジスタ、ＭＯＳ容量のゲート絶縁膜及び容量絶縁膜とし
ては、シリコンデバイスの場合、通常二酸化シリコン膜
（以下酸化膜と呼ぶ）が用いられる。これらの絶縁膜に
は、高い絶縁破壊耐圧、高い絶縁破壊電荷量が要求され
る。そのため、ウェーハの洗浄は非常に重要な工程の一
つである。ウェーハは洗浄されると同時に、低い固定電
荷密度、低い界面準位密度など高品質が要求される。一
方、デバイスの微細化、高集積化に伴い、ゲート絶縁膜
や容量絶縁膜は薄膜化しており、たとえば、０．１μｍ
のデザインルールでは４ｎｍ以下の極薄ゲート絶縁膜が
要求される。
【０００３】従来、ＭＯＳトランジスタのゲート絶縁膜
は、６００℃以上の高温で、半導体基板を乾燥酸素や水
蒸気などの酸化性雰囲気中に暴露することによって形成
されていた（例えば、ＶＬＳＩテクノロジー（VLSI tec
hnology）、Ｓ．Ｍ．Ｓｚｅ編集、１９８４年１３１〜
１６８頁参照）。また、熱酸化以外に、モノシランを熱
分解させ、基板表面に堆積させる化学的気相成長法（Ｃ
ＶＤ）法なども用いられる。また、低温で酸化膜を成長
させる方法としては、酸化性の強い硝酸などの薬液中に
半導体基板を浸漬し、化学的な酸化膜を形成する方法
や、陽極酸化により酸化膜を形成する方法があるが、化
学的酸化膜は成長できる膜厚範囲が限られ、一定以上の
膜厚の酸化膜を成長できないという問題点があり、また
陽極酸化では比較的膜厚の制御範囲は広いものの、界面
特性や絶縁破壊耐圧性などの電気特性は十分ではない。
このほかにも、低温で酸化膜を形成する方法としては紫
外線を照射しながら熱酸化を行う方法や、プラズマ中で
酸化を行う方法があるが、いずれの方法も、薄い高品質
の酸化膜を制御性よく、かつ再現性よく形成するのは困
難な状況にある。
は、６００℃以上の高温で、半導体基板を乾燥酸素や水
蒸気などの酸化性雰囲気中に暴露することによって形成
されていた（例えば、ＶＬＳＩテクノロジー（VLSI tec
hnology）、Ｓ．Ｍ．Ｓｚｅ編集、１９８４年１３１〜
１６８頁参照）。また、熱酸化以外に、モノシランを熱
分解させ、基板表面に堆積させる化学的気相成長法（Ｃ
ＶＤ）法なども用いられる。また、低温で酸化膜を成長
させる方法としては、酸化性の強い硝酸などの薬液中に
半導体基板を浸漬し、化学的な酸化膜を形成する方法
や、陽極酸化により酸化膜を形成する方法があるが、化
学的酸化膜は成長できる膜厚範囲が限られ、一定以上の
膜厚の酸化膜を成長できないという問題点があり、また
陽極酸化では比較的膜厚の制御範囲は広いものの、界面
特性や絶縁破壊耐圧性などの電気特性は十分ではない。
このほかにも、低温で酸化膜を形成する方法としては紫
外線を照射しながら熱酸化を行う方法や、プラズマ中で
酸化を行う方法があるが、いずれの方法も、薄い高品質
の酸化膜を制御性よく、かつ再現性よく形成するのは困
難な状況にある。
【０００４】一方、ＭＮＯＳトランジスタのゲート絶縁
膜は、１０００℃程度の高い温度で、半導体基板をＮ2
ＯやＮＯの雰囲気に暴露することで形成する方法が用い
られてきた。また、アンモニア雰囲気中で７００℃程度
にシリコンウェーハを加熱する方法が用いられてきた。
このほかにも、低温で酸窒化膜を形成する方法として、
紫外線を照射しながら熱酸窒化する方法や、窒素化合物
や窒素ガスのプラズマをシリコンに暴露することにより
直接酸窒化する方法があるが、いずれの方法も、薄い高
品質の酸窒化膜を制御性よく、かつ、再現性よく形成す
るのは困難な状況である。
膜は、１０００℃程度の高い温度で、半導体基板をＮ2
ＯやＮＯの雰囲気に暴露することで形成する方法が用い
られてきた。また、アンモニア雰囲気中で７００℃程度
にシリコンウェーハを加熱する方法が用いられてきた。
このほかにも、低温で酸窒化膜を形成する方法として、
紫外線を照射しながら熱酸窒化する方法や、窒素化合物
や窒素ガスのプラズマをシリコンに暴露することにより
直接酸窒化する方法があるが、いずれの方法も、薄い高
品質の酸窒化膜を制御性よく、かつ、再現性よく形成す
るのは困難な状況である。
【０００５】
【発明が解決しようとする課題】しかし、従来の比較的
高温の熱酸化では、４ｎｍ以下の酸化膜の形成時に膜厚
の制御性に欠けるという問題点があった。また、膜厚の
制御性を向上させるために低温での酸化を行うと、形成
された酸化膜の膜質の点で、界面準位密度が高いこと、
及び固定電荷密度が高いことなどの問題点があった。ま
た、化学気相成長法により堆積した酸化膜も膜厚制御性
及び膜質の点で同様の問題をかかえている。特に、界面
準位の発生はトランジスタのホットキャリア特性を劣化
させるのみならず、トランジスタのしきい値電圧の不安
定性、キャリアの移動度の低下など、特に微細デバイス
では致命的な問題を起こす。さらに、素子の微細化によ
り熱処理工程の低減化も要求されており、特にデバイス
の設計自由度及びプロセスの自由度という点では従来の
比較的高温の熱酸化によりゲート酸化膜を形成する方法
では、必ず金属配線工程より以前にゲート酸化膜を形成
する必要があった。これまで、金属配線には低抵抗を実
現するためアルミニウムもしくはアルミニウム合金が用
いられており、アルミニウム合金の融点は６６０℃程度
と低く、さらにヒロック（熱処理により発生するアルミ
ニウム配線表面の異常突出）などの発生を考えると金属
配線後の熱処理は４００℃以下に抑える必要がある。こ
のため、従来の熱酸化法を用いた場合、金属配線工程以
後にはゲート絶縁膜の形成は困難であった。また、熱酸
化膜形成において４００℃以下の温度においては酸化膜
厚は１時間程度の熱処理によっても１ｎｍ以下であり、
ゲート絶縁膜として利用できる膜厚を形成することは困
難であった。
高温の熱酸化では、４ｎｍ以下の酸化膜の形成時に膜厚
の制御性に欠けるという問題点があった。また、膜厚の
制御性を向上させるために低温での酸化を行うと、形成
された酸化膜の膜質の点で、界面準位密度が高いこと、
及び固定電荷密度が高いことなどの問題点があった。ま
た、化学気相成長法により堆積した酸化膜も膜厚制御性
及び膜質の点で同様の問題をかかえている。特に、界面
準位の発生はトランジスタのホットキャリア特性を劣化
させるのみならず、トランジスタのしきい値電圧の不安
定性、キャリアの移動度の低下など、特に微細デバイス
では致命的な問題を起こす。さらに、素子の微細化によ
り熱処理工程の低減化も要求されており、特にデバイス
の設計自由度及びプロセスの自由度という点では従来の
比較的高温の熱酸化によりゲート酸化膜を形成する方法
では、必ず金属配線工程より以前にゲート酸化膜を形成
する必要があった。これまで、金属配線には低抵抗を実
現するためアルミニウムもしくはアルミニウム合金が用
いられており、アルミニウム合金の融点は６６０℃程度
と低く、さらにヒロック（熱処理により発生するアルミ
ニウム配線表面の異常突出）などの発生を考えると金属
配線後の熱処理は４００℃以下に抑える必要がある。こ
のため、従来の熱酸化法を用いた場合、金属配線工程以
後にはゲート絶縁膜の形成は困難であった。また、熱酸
化膜形成において４００℃以下の温度においては酸化膜
厚は１時間程度の熱処理によっても１ｎｍ以下であり、
ゲート絶縁膜として利用できる膜厚を形成することは困
難であった。
【０００６】一方、従来のＮ2Ｏガスを用いる熱酸窒化
で酸窒化膜を形成する場合、高温加熱が必要であるとい
う問題点があった。また、ＮＯガスを用いる熱酸窒化で
は、加熱温度が９００℃以下に下がり、酸窒化膜中に含
まれる窒素原子の量も若干増加するが、一定以上の膜厚
をもつ酸窒化膜を成長できないという問題点があった。
また、アンモニアガスを用いる熱酸窒化では、酸窒化膜
中に多量の水素が含まれ、これが電子トラップとして働
く結果、膜質が劣化するために、水素の除去を目的とし
て酸窒化膜の形成後、１０００℃程度に加熱または酸化
する必要があるという問題点があった。
で酸窒化膜を形成する場合、高温加熱が必要であるとい
う問題点があった。また、ＮＯガスを用いる熱酸窒化で
は、加熱温度が９００℃以下に下がり、酸窒化膜中に含
まれる窒素原子の量も若干増加するが、一定以上の膜厚
をもつ酸窒化膜を成長できないという問題点があった。
また、アンモニアガスを用いる熱酸窒化では、酸窒化膜
中に多量の水素が含まれ、これが電子トラップとして働
く結果、膜質が劣化するために、水素の除去を目的とし
て酸窒化膜の形成後、１０００℃程度に加熱または酸化
する必要があるという問題点があった。
【０００７】本発明は、前記従来の絶縁膜の形成方法の
問題点を解決するために、高温加熱を用いずに半導体基
板の表面に高品質の絶縁膜を制御性よく形成するととも
に、金属配線以後にゲート絶縁膜を形成できる半導体及
び半導体基板表面の絶縁膜の形成方法を提供することを
目的とする。
問題点を解決するために、高温加熱を用いずに半導体基
板の表面に高品質の絶縁膜を制御性よく形成するととも
に、金属配線以後にゲート絶縁膜を形成できる半導体及
び半導体基板表面の絶縁膜の形成方法を提供することを
目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体は、半導体基板表面に絶縁膜と金属
薄膜とをこの順番に含む半導体であって、前記金属薄膜
は厚さ０．５〜３０ｎｍの範囲の酸化又は窒化触媒作用
を有する金属であり、前記絶縁膜は前記金属薄膜と前記
半導体基板との間にバイアス電圧を印加した状態で前記
半導体基板を加熱することにより、前記金属薄膜と前記
半導体基板との間に前記酸化又は窒化触媒作用を有する
金属によって形成された膜を含む厚さ１〜２０ｎｍの範
囲の膜であることを特徴とする。
め、本発明の半導体は、半導体基板表面に絶縁膜と金属
薄膜とをこの順番に含む半導体であって、前記金属薄膜
は厚さ０．５〜３０ｎｍの範囲の酸化又は窒化触媒作用
を有する金属であり、前記絶縁膜は前記金属薄膜と前記
半導体基板との間にバイアス電圧を印加した状態で前記
半導体基板を加熱することにより、前記金属薄膜と前記
半導体基板との間に前記酸化又は窒化触媒作用を有する
金属によって形成された膜を含む厚さ１〜２０ｎｍの範
囲の膜であることを特徴とする。
【０００９】前記半導体においては、絶縁膜が、酸化
膜、窒化膜、酸窒化膜から選ばれた少なくとも一種であ
ることが好ましい。また、絶縁膜が第１絶縁膜と第２絶
縁膜で形成され、第１絶縁膜の厚さが０．１〜２．５ｎ
ｍの範囲であり、第２絶縁膜の厚さが０．９〜１７．５
ｎｍの範囲であることが好ましい。
膜、窒化膜、酸窒化膜から選ばれた少なくとも一種であ
ることが好ましい。また、絶縁膜が第１絶縁膜と第２絶
縁膜で形成され、第１絶縁膜の厚さが０．１〜２．５ｎ
ｍの範囲であり、第２絶縁膜の厚さが０．９〜１７．５
ｎｍの範囲であることが好ましい。
【００１０】また、前記半導体においては、酸化又は窒
化触媒作用を有する金属が、白金及びパラジウムから選
ばれる少なくとも一つの金属であることが好ましい。
化触媒作用を有する金属が、白金及びパラジウムから選
ばれる少なくとも一つの金属であることが好ましい。
【００１１】また、前記半導体においては、酸化又は窒
化触媒作用を有する金属薄膜が、蒸着法、化学気相成長
法（ＣＶＤ）、物理気相成長法（ＰＶＤ）、電解メッキ
法、又は無電解メッキ法により形成されていることが好
ましい。
化触媒作用を有する金属薄膜が、蒸着法、化学気相成長
法（ＣＶＤ）、物理気相成長法（ＰＶＤ）、電解メッキ
法、又は無電解メッキ法により形成されていることが好
ましい。
【００１２】また、前記半導体においては、半導体基板
が、単結晶シリコン、多結晶シリコン、非晶質シリコ
ン、砒化ガリウム、りん化インジウム、シリコンカーバ
イド、シリコンゲルマニウム、及びシリコンゲルマニウ
ムカーバイドから選ばれる少なくとも一つの材料である
ことが好ましい。
が、単結晶シリコン、多結晶シリコン、非晶質シリコ
ン、砒化ガリウム、りん化インジウム、シリコンカーバ
イド、シリコンゲルマニウム、及びシリコンゲルマニウ
ムカーバイドから選ばれる少なくとも一つの材料である
ことが好ましい。
【００１３】また、前記半導体においては、第２絶縁膜
の膜厚が、第１絶縁膜の膜厚より厚く、かつ０．９〜１
７．５ｎｍの範囲であることが好ましい。
の膜厚が、第１絶縁膜の膜厚より厚く、かつ０．９〜１
７．５ｎｍの範囲であることが好ましい。
【００１４】次に本発明の半導体基板表面の絶縁膜の形
成方法は、半導体基板表面に絶縁膜を形成するに際し、
半導体基板上に厚さ０．１〜２．５ｎｍの範囲の第１絶
縁膜を形成し、次いで前記第１絶縁膜上に酸化又は窒化
触媒作用を有する金属薄膜を厚さ０．５〜３０ｎｍの範
囲で形成し、しかる後、前記金属薄膜と前記半導体基板
との間にバイアス電圧を印加した状態で、６００℃以下
の温度でかつ酸化又は窒化雰囲気中で熱処理を行って第
２絶縁膜を形成することを特徴とする。
成方法は、半導体基板表面に絶縁膜を形成するに際し、
半導体基板上に厚さ０．１〜２．５ｎｍの範囲の第１絶
縁膜を形成し、次いで前記第１絶縁膜上に酸化又は窒化
触媒作用を有する金属薄膜を厚さ０．５〜３０ｎｍの範
囲で形成し、しかる後、前記金属薄膜と前記半導体基板
との間にバイアス電圧を印加した状態で、６００℃以下
の温度でかつ酸化又は窒化雰囲気中で熱処理を行って第
２絶縁膜を形成することを特徴とする。
【００１５】前記方法においては、半導体基板上に第１
絶縁膜を形成する方法が、半導体基板を下記Ａ〜Ｊから
選ばれる少なくとも一つの液体中に浸漬することにより
形成することが好ましい。
絶縁膜を形成する方法が、半導体基板を下記Ａ〜Ｊから
選ばれる少なくとも一つの液体中に浸漬することにより
形成することが好ましい。
【００１６】Ａ．熱濃硝酸 Ｂ．濃硫酸及び過酸化水素水の加熱溶液 Ｃ．塩酸及び過酸化水素水の加熱溶液 Ｄ．過酸化水素水 Ｅ．オゾン溶解水 Ｆ．硝酸及び硫酸の加熱液 Ｇ．弗化水素酸 Ｈ．過塩素酸 Ｉ．沸騰水 Ｊ．アンモニア水及び過酸化水素水の加熱溶液 前記Ａ〜Ｊの液体であれば、例えばシリコンなどの半導
体基板を酸化して絶縁膜を形成するのに適しているから
である。
体基板を酸化して絶縁膜を形成するのに適しているから
である。
【００１７】また、前記方法においては、半導体基板上
に第１絶縁膜を形成する方法が、半導体基板を下記Ｋ〜
Ｒから選ばれる少なくとも一つの雰囲気中で６００℃以
下で加熱することにより形成してもよい。
に第１絶縁膜を形成する方法が、半導体基板を下記Ｋ〜
Ｒから選ばれる少なくとも一つの雰囲気中で６００℃以
下で加熱することにより形成してもよい。
【００１８】Ｋ．乾燥酸素雰囲気 Ｌ．水蒸気を含んだ酸素雰囲気 Ｍ．乾燥酸素と非酸化性ガスとの混合ガス雰囲気 Ｎ．水蒸気を含んだ酸素と非酸化性ガスとの混合ガス雰
囲気 Ｏ．オゾンガス雰囲気またはオゾンガスを含む雰囲気 Ｐ．Ｎ2Ｏを含んだ酸素雰囲気 Ｑ．ＮＯを含んだ酸素雰囲気 Ｒ．アンモニアガスを含んだ酸素雰囲気 気相との反応により絶縁膜を形成すると塵等のコンタミ
が付着しないという利点があるからである。
囲気 Ｏ．オゾンガス雰囲気またはオゾンガスを含む雰囲気 Ｐ．Ｎ2Ｏを含んだ酸素雰囲気 Ｑ．ＮＯを含んだ酸素雰囲気 Ｒ．アンモニアガスを含んだ酸素雰囲気 気相との反応により絶縁膜を形成すると塵等のコンタミ
が付着しないという利点があるからである。
【００１９】また、前記方法においては、半導体基板表
面上に第１絶縁膜を形成する方法が、半導体基板をオゾ
ンガスに暴露するか、またはオゾンガス中で紫外線を照
射しながら暴露することにより形成してもよい。
面上に第１絶縁膜を形成する方法が、半導体基板をオゾ
ンガスに暴露するか、またはオゾンガス中で紫外線を照
射しながら暴露することにより形成してもよい。
【００２０】また、前記方法においては、酸化又は窒化
触媒作用を有する金属薄膜が、白金またはパラジウムで
あることが好ましい。これらの金属は低温で酸化や酸窒
化する機能に優れているからである。
触媒作用を有する金属薄膜が、白金またはパラジウムで
あることが好ましい。これらの金属は低温で酸化や酸窒
化する機能に優れているからである。
【００２１】また、前記方法においては、酸化又は窒化
触媒作用を有する金属薄膜を蒸着法により形成すること
が好ましい。膜厚が薄くかつ均一に形成できるからであ
る。
触媒作用を有する金属薄膜を蒸着法により形成すること
が好ましい。膜厚が薄くかつ均一に形成できるからであ
る。
【００２２】また、前記方法においては、酸化又は窒化
雰囲気中で熱処理を行うに際し、酸化又は窒化雰囲気が
下記ａ〜ｈから選ばれる少なくとも一つの雰囲気である
ことが好ましい。
雰囲気中で熱処理を行うに際し、酸化又は窒化雰囲気が
下記ａ〜ｈから選ばれる少なくとも一つの雰囲気である
ことが好ましい。
【００２３】ａ．乾燥酸素雰囲気 ｂ．水蒸気を含んだ酸素雰囲気 ｃ．乾燥酸素と非酸化性ガスとの混合ガス雰囲気 ｄ．水蒸気を含んだ酸素と非酸化性ガスとの混合ガス雰
囲気 ｅ．オゾンガス雰囲気またはオゾンガスを含む雰囲気 ｆ．Ｎ2Ｏを含んだ酸素雰囲気 ｇ．ＮＯを含んだ酸素雰囲気 ｈ．アンモニアガスを含んだ酸素雰囲気 このような雰囲気下での酸化又は窒化処理により、第２
絶縁膜を効率よく合理的に形成できるからである。
囲気 ｅ．オゾンガス雰囲気またはオゾンガスを含む雰囲気 ｆ．Ｎ2Ｏを含んだ酸素雰囲気 ｇ．ＮＯを含んだ酸素雰囲気 ｈ．アンモニアガスを含んだ酸素雰囲気 このような雰囲気下での酸化又は窒化処理により、第２
絶縁膜を効率よく合理的に形成できるからである。
【００２４】また、前記方法においては、酸化又は窒化
雰囲気中での熱処理温度が、２５〜６００℃の範囲であ
ることが好ましい、低温酸化又は窒化処理することによ
り本発明の目的を達成できるからである。
雰囲気中での熱処理温度が、２５〜６００℃の範囲であ
ることが好ましい、低温酸化又は窒化処理することによ
り本発明の目的を達成できるからである。
【００２５】また、前記方法においては、半導体基板
が、単結晶シリコン、多結晶シリコン、非晶質シリコ
ン、砒化ガリウム、リン化インジウム、シリコンカーバ
イド、シリコンゲルマニウム、及びシリコンゲルマニウ
ムカーバイドから選ばれる少なくとも一つの材料である
ことが好ましい。半導体基板として応用範囲が広いから
である。
が、単結晶シリコン、多結晶シリコン、非晶質シリコ
ン、砒化ガリウム、リン化インジウム、シリコンカーバ
イド、シリコンゲルマニウム、及びシリコンゲルマニウ
ムカーバイドから選ばれる少なくとも一つの材料である
ことが好ましい。半導体基板として応用範囲が広いから
である。
【００２６】また、前記方法においては、半導体基板表
面に絶縁膜を形成する前に、あらかじめ半導体基板表面
に存在する自然酸化膜及び／又は不純物を除去すること
が好ましい。シリコン表面に高品質な極薄絶縁膜を形成
するために、あらかじめ清浄なシリコン表面にしておく
ためである。
面に絶縁膜を形成する前に、あらかじめ半導体基板表面
に存在する自然酸化膜及び／又は不純物を除去すること
が好ましい。シリコン表面に高品質な極薄絶縁膜を形成
するために、あらかじめ清浄なシリコン表面にしておく
ためである。
【００２７】また、前記方法においては、第２絶縁膜の
膜厚が、第１絶縁膜の膜厚より厚く、かつ０．９〜１
７．５ｎｍの範囲であることが好ましい。最終的に得ら
れる絶縁膜の厚さが前記の範囲であれば、ＭＯＳトラン
ジスタ、ＭＯＳ容量、ＭＮＯＳトランジスタ、ＭＮＯＳ
容量の極薄ゲート絶縁膜及び容量絶縁膜等に有用だから
である。
膜厚が、第１絶縁膜の膜厚より厚く、かつ０．９〜１
７．５ｎｍの範囲であることが好ましい。最終的に得ら
れる絶縁膜の厚さが前記の範囲であれば、ＭＯＳトラン
ジスタ、ＭＯＳ容量、ＭＮＯＳトランジスタ、ＭＮＯＳ
容量の極薄ゲート絶縁膜及び容量絶縁膜等に有用だから
である。
【００２８】また、前記方法においては、酸化又は酸窒
化雰囲気中での熱処理を、半導体基板表面に金属配線を
形成した後に行うこともできる。
化雰囲気中での熱処理を、半導体基板表面に金属配線を
形成した後に行うこともできる。
【００２９】前記した本発明の半導体は、半導体基板表
面に絶縁膜と金属薄膜とを少なくとも含む半導体であっ
て、前記金属薄膜は厚さ０．５〜３０ｎｍの範囲の酸化
触媒又は窒化触媒作用を有する金属であり、かつ前記絶
縁膜は前記金属薄膜と前記半導体基板との間にバイアス
電圧を印加した状態で前記半導体基板を加熱することに
より、前記金属薄膜と前記半導体基板との間に前記触媒
作用を有する金属によって形成された膜を含む厚さ１〜
２０ｎｍの範囲の膜であることにより、高温加熱を用い
ずに半導体基板の表面に高品質の絶縁膜を制御よく形成
するとともに、金属配線以後にゲート絶縁膜を形成でき
る半導体を実現できる。
面に絶縁膜と金属薄膜とを少なくとも含む半導体であっ
て、前記金属薄膜は厚さ０．５〜３０ｎｍの範囲の酸化
触媒又は窒化触媒作用を有する金属であり、かつ前記絶
縁膜は前記金属薄膜と前記半導体基板との間にバイアス
電圧を印加した状態で前記半導体基板を加熱することに
より、前記金属薄膜と前記半導体基板との間に前記触媒
作用を有する金属によって形成された膜を含む厚さ１〜
２０ｎｍの範囲の膜であることにより、高温加熱を用い
ずに半導体基板の表面に高品質の絶縁膜を制御よく形成
するとともに、金属配線以後にゲート絶縁膜を形成でき
る半導体を実現できる。
【００３０】次に本発明の半導体基板表面の絶縁膜の形
成方法によれば、半導体基板上に厚さ０．１〜２．５ｎ
ｍの範囲の第１絶縁膜を形成し、次いで前記第１絶縁膜
上に触媒作用を有する金属薄膜を厚さ０．５〜３０ｎｍ
の範囲で形成し、しかる後、半導体基板に金属薄膜に対
して好ましくは０．１〜５．０Ｖの範囲のバイアス電圧
を印加した状態で、６００℃以下の温度でかつ酸化又は
窒化雰囲気中で熱処理を行って第２絶縁膜を形成するこ
とにより、効率よくかつ合理的に半導体基板上に薄くか
つ均一な絶縁膜を高品質かつ高制御性で形成することが
できる。
成方法によれば、半導体基板上に厚さ０．１〜２．５ｎ
ｍの範囲の第１絶縁膜を形成し、次いで前記第１絶縁膜
上に触媒作用を有する金属薄膜を厚さ０．５〜３０ｎｍ
の範囲で形成し、しかる後、半導体基板に金属薄膜に対
して好ましくは０．１〜５．０Ｖの範囲のバイアス電圧
を印加した状態で、６００℃以下の温度でかつ酸化又は
窒化雰囲気中で熱処理を行って第２絶縁膜を形成するこ
とにより、効率よくかつ合理的に半導体基板上に薄くか
つ均一な絶縁膜を高品質かつ高制御性で形成することが
できる。
【００３１】本発明の絶縁膜の形成方法では、清浄な半
導体基板上に、薄い均質な絶縁膜を形成した後、酸化又
は窒化触媒となる金属薄膜を形成させることにより、金
属薄膜直下の半導体基板を室温（２５℃）から６００℃
の低温で酸化又は窒化することができる。このとき形成
された絶縁膜は膜厚制御性が高く１〜２０ｎｍ程度の薄
い絶縁膜を容易に形成することができる。また、このよ
うにして形成された絶縁膜は界面特性の優れたものが得
られ界面準位密度の低い高品質の絶縁膜となる。このと
き形成された絶縁膜の膜質は、半導体基板上にまずはじ
めに形成する薄い絶縁膜の形成方法により変えることが
でき、また、絶縁膜の形成速度は熱処理する温度と酸化
又は窒化雰囲気の種類により変化させることができる。
本発明のさらに好ましい条件においては、半導体基板を
室温（２５℃）〜４００℃の範囲の温度で酸化又は酸窒
化することができる。
導体基板上に、薄い均質な絶縁膜を形成した後、酸化又
は窒化触媒となる金属薄膜を形成させることにより、金
属薄膜直下の半導体基板を室温（２５℃）から６００℃
の低温で酸化又は窒化することができる。このとき形成
された絶縁膜は膜厚制御性が高く１〜２０ｎｍ程度の薄
い絶縁膜を容易に形成することができる。また、このよ
うにして形成された絶縁膜は界面特性の優れたものが得
られ界面準位密度の低い高品質の絶縁膜となる。このと
き形成された絶縁膜の膜質は、半導体基板上にまずはじ
めに形成する薄い絶縁膜の形成方法により変えることが
でき、また、絶縁膜の形成速度は熱処理する温度と酸化
又は窒化雰囲気の種類により変化させることができる。
本発明のさらに好ましい条件においては、半導体基板を
室温（２５℃）〜４００℃の範囲の温度で酸化又は酸窒
化することができる。
【００３２】
【実施例】以下、実施例を用いて本発明をさらに具体的
に説明する。
に説明する。
【００３３】まず、本発明により絶縁膜を形成する実施
例を図１を用いて説明する。本実施例では半導体基板と
してシリコン基板を例にとって、ＭＯＳ容量を形成する
工程を説明する。
例を図１を用いて説明する。本実施例では半導体基板と
してシリコン基板を例にとって、ＭＯＳ容量を形成する
工程を説明する。
【００３４】まず、シリコン基板１上に分離領域２と活
性領域４を形成した。活性領域４の表面には自然酸化膜
９が存在している（図１（ａ））。シリコン基板として
ｐ型（１００）、電気抵抗値：１０〜１５Ωｃｍの基板
を用い、ボロンのチャンネルストッパーを注入後、分離
領域２としてＬＯＣＯＳ（local oxidation of silico
n）酸化膜を５００ｎｍの膜厚で形成した。
性領域４を形成した。活性領域４の表面には自然酸化膜
９が存在している（図１（ａ））。シリコン基板として
ｐ型（１００）、電気抵抗値：１０〜１５Ωｃｍの基板
を用い、ボロンのチャンネルストッパーを注入後、分離
領域２としてＬＯＣＯＳ（local oxidation of silico
n）酸化膜を５００ｎｍの膜厚で形成した。
【００３５】次に、活性領域４の表面を洗浄するため、
公知のＲＣＡ洗浄（W.Kern, D.A.Plutien: RCA レビュ
− ３１、１８７頁、１９７０年）方法によりウェーハ
を洗浄した後、希ＨＦ溶液（０．５vol.%ＨＦ水溶液）
に５分間浸漬し、シリコン表面の自然酸化膜９を除去し
た（図１（ｂ））。シリコン表面に高品質な極薄絶縁膜
を形成するためには、清浄なシリコン表面３が必要であ
り、シリコン表面の自然酸化膜９の完全除去及びシリコ
ン表面の不純物除去が重要である。
公知のＲＣＡ洗浄（W.Kern, D.A.Plutien: RCA レビュ
− ３１、１８７頁、１９７０年）方法によりウェーハ
を洗浄した後、希ＨＦ溶液（０．５vol.%ＨＦ水溶液）
に５分間浸漬し、シリコン表面の自然酸化膜９を除去し
た（図１（ｂ））。シリコン表面に高品質な極薄絶縁膜
を形成するためには、清浄なシリコン表面３が必要であ
り、シリコン表面の自然酸化膜９の完全除去及びシリコ
ン表面の不純物除去が重要である。
【００３６】次に超純水でウェーハを５分間リンス（洗
浄）した後、ウェーハを１１５℃の熱濃硝酸に１０分間
浸漬し、シリコン基板表面に厚さ１．１ｎｍの化学酸化
膜（第１絶縁膜）５を形成した（図１（ｃ））。本実施
例においては、半導体基板の洗浄、自然酸化膜の除去
後、化学処理や低温の熱処理により半導体表面に薄い酸
化膜５を形成した。半導体表面の化学処理方法としては
本実施例のような熱濃硝酸に浸漬する方法のほか、硫酸
と過酸化水素水の混合溶液に浸漬する方法、塩酸と過酸
化水素水の混合溶液に浸漬する方法、アンモニア水と過
酸化水素水の混合溶液に浸漬する方法、酸素雰囲気中で
６００℃以下の低温で加熱する方法、オゾンを１０数ｐ
ｐｍ溶解させたオゾン水に浸漬する方法などが挙げられ
る。本実施例では熱濃硝酸により重金属などを含まない
清浄かつ高品質な化学酸化膜を形成した。また、この他
に酸素中６００℃から室温で熱処理する方法や、オゾン
ガス雰囲気中にウェーハを暴露しながら、４００℃から
室温で熱処理する方法や、紫外線を照射しながらオゾン
ガス雰囲気中にウェーハを暴露する方法などがある。
浄）した後、ウェーハを１１５℃の熱濃硝酸に１０分間
浸漬し、シリコン基板表面に厚さ１．１ｎｍの化学酸化
膜（第１絶縁膜）５を形成した（図１（ｃ））。本実施
例においては、半導体基板の洗浄、自然酸化膜の除去
後、化学処理や低温の熱処理により半導体表面に薄い酸
化膜５を形成した。半導体表面の化学処理方法としては
本実施例のような熱濃硝酸に浸漬する方法のほか、硫酸
と過酸化水素水の混合溶液に浸漬する方法、塩酸と過酸
化水素水の混合溶液に浸漬する方法、アンモニア水と過
酸化水素水の混合溶液に浸漬する方法、酸素雰囲気中で
６００℃以下の低温で加熱する方法、オゾンを１０数ｐ
ｐｍ溶解させたオゾン水に浸漬する方法などが挙げられ
る。本実施例では熱濃硝酸により重金属などを含まない
清浄かつ高品質な化学酸化膜を形成した。また、この他
に酸素中６００℃から室温で熱処理する方法や、オゾン
ガス雰囲気中にウェーハを暴露しながら、４００℃から
室温で熱処理する方法や、紫外線を照射しながらオゾン
ガス雰囲気中にウェーハを暴露する方法などがある。
【００３７】前記で説明した自然酸化膜９の除去は、こ
の後形成される第１絶縁膜５の特性上、重要な役割をも
っており、清浄でかつ均質な絶縁膜の形成のために要求
される。表面の重金属及び自然酸化膜の除去後、さらに
オゾンガスの導入によりウェーハ表面に超清浄な薄い表
面保護酸化膜を形成することができ、超清浄なウェーハ
表面を得ることができる。
の後形成される第１絶縁膜５の特性上、重要な役割をも
っており、清浄でかつ均質な絶縁膜の形成のために要求
される。表面の重金属及び自然酸化膜の除去後、さらに
オゾンガスの導入によりウェーハ表面に超清浄な薄い表
面保護酸化膜を形成することができ、超清浄なウェーハ
表面を得ることができる。
【００３８】次に、シリコン基板表面上の第１酸化薄膜
５上に、酸化触媒作用をもつ金属膜として、電子ビーム
蒸着法により、約４ｎｍの厚さの白金６を蒸着した（図
１（ｄ））。この際、白金には９９．９９wt.％の純度
のものを用いた。蒸着速度は０．３ｎｍ／分、蒸着中の
シリコン基板の温度は５０℃とした。
５上に、酸化触媒作用をもつ金属膜として、電子ビーム
蒸着法により、約４ｎｍの厚さの白金６を蒸着した（図
１（ｄ））。この際、白金には９９．９９wt.％の純度
のものを用いた。蒸着速度は０．３ｎｍ／分、蒸着中の
シリコン基板の温度は５０℃とした。
【００３９】その後、白金膜にシリコン基板に対して
２．５Ｖのバイアス電圧を印加した状態で、電気炉で乾
燥酸素中３００℃で２時間加熱した。この熱処理により
シリコン酸化膜７が厚さ７．９ｎｍに成長した（図１
（ｅ））。この時、シリコン基板１上には厚さ７．９ｎ
ｍの酸化膜７と厚さ４ｎｍの白金６が形成されている。
なお、酸化触媒作用をもつ金属膜としては白金のほかに
パラジウムを用いてもよい。酸化膜はゲート酸化膜とし
ても利用できる。
２．５Ｖのバイアス電圧を印加した状態で、電気炉で乾
燥酸素中３００℃で２時間加熱した。この熱処理により
シリコン酸化膜７が厚さ７．９ｎｍに成長した（図１
（ｅ））。この時、シリコン基板１上には厚さ７．９ｎ
ｍの酸化膜７と厚さ４ｎｍの白金６が形成されている。
なお、酸化触媒作用をもつ金属膜としては白金のほかに
パラジウムを用いてもよい。酸化膜はゲート酸化膜とし
ても利用できる。
【００４０】次に電極を形成するため、電子ビーム蒸着
法によりアルミニウム８を０．１μｍ堆積し（図１
（ｆ））、公知のフォトリソグラフィー技術によりゲー
ト電極をパターニングした後、公知のドライエッチング
技術によりアルミニウム及び白金をエッチングし、ゲー
ト電極１０を形成した（図１（ｇ））。本実施例では、
酸化触媒としての白金膜をそのまま電極の一部として使
用したが、王水などで白金を除去した後、改めてゲート
電極となる導電性膜を形成してもよい。
法によりアルミニウム８を０．１μｍ堆積し（図１
（ｆ））、公知のフォトリソグラフィー技術によりゲー
ト電極をパターニングした後、公知のドライエッチング
技術によりアルミニウム及び白金をエッチングし、ゲー
ト電極１０を形成した（図１（ｇ））。本実施例では、
酸化触媒としての白金膜をそのまま電極の一部として使
用したが、王水などで白金を除去した後、改めてゲート
電極となる導電性膜を形成してもよい。
【００４１】本実施例では、熱処理の雰囲気として乾燥
酸素を用いたが、酸窒化膜の作製のためにＮＯやＮ2Ｏ
を熱処理雰囲気として用いることもできる。
酸素を用いたが、酸窒化膜の作製のためにＮＯやＮ2Ｏ
を熱処理雰囲気として用いることもできる。
【００４２】図２は、洗浄を行い、自然酸化膜を除去し
た後にシリコン基板表面を清浄化して、その後に熱濃硝
酸に浸漬し、しかる後に観測したＸ線光電子スペクトル
である。Ｘ線光電子スペクトルはＶＧ製ＥＳＣＡＬＡＢ
２２０ｉ−ＸＬを用いて測定した。この際、Ｘ線源とし
ては、エネルギーが１４８７ｅＶのＡｌのＫα線を用い
た。光電子は表面垂直方向で観測した。ピーク（１）
は、シリコン基板のＳｉの２ｐ軌道からの光電子による
ものであり、ピーク（２）はシリコン酸化膜のＳｉの２
ｐ軌道からの光電子によるものである。ピーク（２）と
ピーク（１）の面積強度比から、シリコン酸化膜の膜厚
を１．１ｎｍと計算できた。
た後にシリコン基板表面を清浄化して、その後に熱濃硝
酸に浸漬し、しかる後に観測したＸ線光電子スペクトル
である。Ｘ線光電子スペクトルはＶＧ製ＥＳＣＡＬＡＢ
２２０ｉ−ＸＬを用いて測定した。この際、Ｘ線源とし
ては、エネルギーが１４８７ｅＶのＡｌのＫα線を用い
た。光電子は表面垂直方向で観測した。ピーク（１）
は、シリコン基板のＳｉの２ｐ軌道からの光電子による
ものであり、ピーク（２）はシリコン酸化膜のＳｉの２
ｐ軌道からの光電子によるものである。ピーク（２）と
ピーク（１）の面積強度比から、シリコン酸化膜の膜厚
を１．１ｎｍと計算できた。
【００４３】図３は、濃硝酸で厚さ１．１ｎｍのシリコ
ン酸化膜を形成後、その試料を電気炉に導入し、乾燥酸
素中で３００℃、１０時間加熱し、その後測定したＸ線
光電子スペクトルである。ピーク（２）とピーク（１）
の面積強度比は図２のものとほとんど変わらず、シリコ
ン酸化膜の膜厚は３００℃の酸化性雰囲気中での加熱処
理により変化しないことがわかる。このことは、通常の
熱酸化法では３００℃という低温ではシリコン酸化膜を
ＭＯＳトランジスタのゲート酸化膜として少なくとも必
要な２〜６ｎｍの膜厚には成長させることが全くできな
いということを示している。
ン酸化膜を形成後、その試料を電気炉に導入し、乾燥酸
素中で３００℃、１０時間加熱し、その後測定したＸ線
光電子スペクトルである。ピーク（２）とピーク（１）
の面積強度比は図２のものとほとんど変わらず、シリコ
ン酸化膜の膜厚は３００℃の酸化性雰囲気中での加熱処
理により変化しないことがわかる。このことは、通常の
熱酸化法では３００℃という低温ではシリコン酸化膜を
ＭＯＳトランジスタのゲート酸化膜として少なくとも必
要な２〜６ｎｍの膜厚には成長させることが全くできな
いということを示している。
【００４４】図４は、熱濃硝酸で厚さ１．１ｎｍのシリ
コン酸化薄膜を形成し、その上に約４ｎｍの白金膜を電
子ビーム蒸着し、さらにその試料を電気炉に導入し、乾
燥酸素中で３００℃、１時間加熱し、その後、観測した
Ｘ線光電子スペクトルである。この場合、白金とシリコ
ンの間にはバイアス電圧を印加しなかった。シリコン酸
化膜のピーク強度（２）が増加し、シリコン酸化膜が成
長したことがわかる。図４中のピーク（２）とピーク
（１）の面積強度比より、シリコン酸化膜の膜厚は５．
７ｎｍと計算された。
コン酸化薄膜を形成し、その上に約４ｎｍの白金膜を電
子ビーム蒸着し、さらにその試料を電気炉に導入し、乾
燥酸素中で３００℃、１時間加熱し、その後、観測した
Ｘ線光電子スペクトルである。この場合、白金とシリコ
ンの間にはバイアス電圧を印加しなかった。シリコン酸
化膜のピーク強度（２）が増加し、シリコン酸化膜が成
長したことがわかる。図４中のピーク（２）とピーク
（１）の面積強度比より、シリコン酸化膜の膜厚は５．
７ｎｍと計算された。
【００４５】図５は、熱濃硝酸で厚さ１．１ｎｍのシリ
コン酸化薄膜を形成し、その上に約４ｎｍの白金膜を電
子ビーム蒸着し、さらにその試料を電気炉に導入し、シ
リコン基板に白金に対し２．５Ｖのバイアス電圧を印加
した状態で乾燥酸素中で３００℃、２時間加熱し、その
後、観測したＸ線光電子スペクトルである。シリコン酸
化膜のピーク強度（２）がさらに増加し、シリコン酸化
膜が成長したことがわかる。図５中のピーク（２）とピ
ーク（１）の面積強度比より、シリコン酸化膜の膜厚が
７．９ｎｍと計算された。すなわち、白金薄膜がシリコ
ン酸化膜上に存在すれば、３００℃程度の低温加熱によ
りシリコン酸化膜が成長するが、この際シリコン基板に
白金に対し正のバイアス電圧を印加した場合、さらに酸
化膜が成長することが確認できた。
コン酸化薄膜を形成し、その上に約４ｎｍの白金膜を電
子ビーム蒸着し、さらにその試料を電気炉に導入し、シ
リコン基板に白金に対し２．５Ｖのバイアス電圧を印加
した状態で乾燥酸素中で３００℃、２時間加熱し、その
後、観測したＸ線光電子スペクトルである。シリコン酸
化膜のピーク強度（２）がさらに増加し、シリコン酸化
膜が成長したことがわかる。図５中のピーク（２）とピ
ーク（１）の面積強度比より、シリコン酸化膜の膜厚が
７．９ｎｍと計算された。すなわち、白金薄膜がシリコ
ン酸化膜上に存在すれば、３００℃程度の低温加熱によ
りシリコン酸化膜が成長するが、この際シリコン基板に
白金に対し正のバイアス電圧を印加した場合、さらに酸
化膜が成長することが確認できた。
【００４６】図６は、シリコン酸化膜の膜厚と、乾燥酸
素雰囲気中３００℃で加熱する際に白金に対してシリコ
ン基板に印加する電圧の関係をプロットしたものであ
る。このプロットの試料は、シリコンウェーハを熱濃硝
酸に浸漬することにより１．１ｎｍのシリコン酸化膜を
形成し、その上に電子ビーム蒸着法により約４ｎｍの白
金膜を蒸着し、その後試料を電気炉に導入し、シリコン
基板に白金に対して種々のバイアス電圧を印加した状態
で乾燥酸素中３００℃で１時間加熱することにより作製
したものである。シリコン酸化膜の膜厚は、Ｓｉの２ｐ
領域のＸ線光電子スペクトルから見積った。このプロッ
トから、加熱処理中、シリコン基板に正の電圧を印加し
た場合、酸化膜厚が増加し、負の電圧を印加した場合
は、それが減少することがわかる。この実験結果は、シ
リコン酸化膜中の移動種にＯ−やＯ2−の陰イオンが含
まれており、これらのイオン種の移動がシリコンに正の
電圧を印加することにより促進され、酸化膜の成長が促
進されることを示している。また、この実験結果は、絶
縁膜の膜厚が熱処理中に印加する電圧によって制御でき
ることを示している。
素雰囲気中３００℃で加熱する際に白金に対してシリコ
ン基板に印加する電圧の関係をプロットしたものであ
る。このプロットの試料は、シリコンウェーハを熱濃硝
酸に浸漬することにより１．１ｎｍのシリコン酸化膜を
形成し、その上に電子ビーム蒸着法により約４ｎｍの白
金膜を蒸着し、その後試料を電気炉に導入し、シリコン
基板に白金に対して種々のバイアス電圧を印加した状態
で乾燥酸素中３００℃で１時間加熱することにより作製
したものである。シリコン酸化膜の膜厚は、Ｓｉの２ｐ
領域のＸ線光電子スペクトルから見積った。このプロッ
トから、加熱処理中、シリコン基板に正の電圧を印加し
た場合、酸化膜厚が増加し、負の電圧を印加した場合
は、それが減少することがわかる。この実験結果は、シ
リコン酸化膜中の移動種にＯ−やＯ2−の陰イオンが含
まれており、これらのイオン種の移動がシリコンに正の
電圧を印加することにより促進され、酸化膜の成長が促
進されることを示している。また、この実験結果は、絶
縁膜の膜厚が熱処理中に印加する電圧によって制御でき
ることを示している。
【００４７】図７は本発明の方法で形成した絶縁膜をＭ
ＯＳトランジスタに適用した場合の実施例である。Ｐ型
基板３１上に素子分離形成後、活性領域にしきい値電圧
制御としてボロンを１×１０18／ｃｍ2(atom)の濃度が
得られるようにイオン注入した後、ウェーハ表面を洗浄
し、さらに無水ＨＦガスにより約１０秒間自然酸化膜の
エッチング（除去）を行った後、続いてオゾンガス中に
暴露したシリコン表面に厚さ１ｎｍの酸化膜を形成し
た。その後、電子ビーム蒸着法により白金３４を厚さ４
ｎｍに堆積し、その後、シリコン基板に白金に対し２．
５Ｖのバイアス電圧を印加した状態で乾燥酸素雰囲気中
３００℃で２時間加熱処理を行い、膜厚７．９ｎｍのゲ
ート酸化膜３３を形成した。その後ポリシリコン膜３５
を公知の減圧気相成長法により５３０℃で１００ｎｍ形
成した。この時の堆積膜は非晶質で燐濃度は３×１０20
／ｃｍ3(atom)である。その後、公知のフォトリソグラ
フィー技術によりゲート電極のパターニングを行い、公
知のドライエッチング技術によりゲート電極の非晶質シ
リコン３５／白金３４／ゲート酸化膜３３のエッチング
を行った。その後、サイドウォールエッチング３６とし
て燐ドープドオキシナイトライド膜を堆積した。さらに
サイドウォールエッチングを行った後に、ソースドレイ
ン３８をイオン注入により形成した。この他にも、金属
配線工程後にＭＯＳトランジスタを形成することも、本
発明の如き低温絶縁膜形成法を用いることにより可能と
なる。なお、図７において、３１はｐ型シリコン基板、
３２はｐ型ウェル領域、３７はソースドレインＬＤＤ拡
散層、３８はソースドレインｎ+拡散層である。
ＯＳトランジスタに適用した場合の実施例である。Ｐ型
基板３１上に素子分離形成後、活性領域にしきい値電圧
制御としてボロンを１×１０18／ｃｍ2(atom)の濃度が
得られるようにイオン注入した後、ウェーハ表面を洗浄
し、さらに無水ＨＦガスにより約１０秒間自然酸化膜の
エッチング（除去）を行った後、続いてオゾンガス中に
暴露したシリコン表面に厚さ１ｎｍの酸化膜を形成し
た。その後、電子ビーム蒸着法により白金３４を厚さ４
ｎｍに堆積し、その後、シリコン基板に白金に対し２．
５Ｖのバイアス電圧を印加した状態で乾燥酸素雰囲気中
３００℃で２時間加熱処理を行い、膜厚７．９ｎｍのゲ
ート酸化膜３３を形成した。その後ポリシリコン膜３５
を公知の減圧気相成長法により５３０℃で１００ｎｍ形
成した。この時の堆積膜は非晶質で燐濃度は３×１０20
／ｃｍ3(atom)である。その後、公知のフォトリソグラ
フィー技術によりゲート電極のパターニングを行い、公
知のドライエッチング技術によりゲート電極の非晶質シ
リコン３５／白金３４／ゲート酸化膜３３のエッチング
を行った。その後、サイドウォールエッチング３６とし
て燐ドープドオキシナイトライド膜を堆積した。さらに
サイドウォールエッチングを行った後に、ソースドレイ
ン３８をイオン注入により形成した。この他にも、金属
配線工程後にＭＯＳトランジスタを形成することも、本
発明の如き低温絶縁膜形成法を用いることにより可能と
なる。なお、図７において、３１はｐ型シリコン基板、
３２はｐ型ウェル領域、３７はソースドレインＬＤＤ拡
散層、３８はソースドレインｎ+拡散層である。
【００４８】
【発明の効果】以上説明したとおり、本発明の半導体に
よれば、半導体基板表面に絶縁膜と金属薄膜とをこの順
番に含む半導体であって、前記金属薄膜は厚さ０．５〜
３０ｎｍの範囲の酸化又は窒化触媒作用を有する金属で
あり、前記絶縁膜は前記金属薄膜と前記半導体基板との
間にバイアス電圧を印加した状態で前記半導体基板を加
熱することにより、前記金属薄膜と前記半導体基板との
間に前記酸化又は窒化触媒作用を有する金属によって形
成された膜を含む厚さ１〜２０ｎｍの範囲の膜とするこ
とにより、高温加熱を用いずに半導体基板の表面に高品
質の絶縁膜を制御性よく形成すると共に、金属配線以後
にゲート絶縁膜形成可能な半導体を実現できる。
よれば、半導体基板表面に絶縁膜と金属薄膜とをこの順
番に含む半導体であって、前記金属薄膜は厚さ０．５〜
３０ｎｍの範囲の酸化又は窒化触媒作用を有する金属で
あり、前記絶縁膜は前記金属薄膜と前記半導体基板との
間にバイアス電圧を印加した状態で前記半導体基板を加
熱することにより、前記金属薄膜と前記半導体基板との
間に前記酸化又は窒化触媒作用を有する金属によって形
成された膜を含む厚さ１〜２０ｎｍの範囲の膜とするこ
とにより、高温加熱を用いずに半導体基板の表面に高品
質の絶縁膜を制御性よく形成すると共に、金属配線以後
にゲート絶縁膜形成可能な半導体を実現できる。
【００４９】次に本発明の半導体基板表面の絶縁膜の形
成方法によれば、半導体基板表面に絶縁膜を形成するに
際し、半導体基板上に厚さ０．１〜２．５ｎｍの範囲の
第１絶縁膜を形成し、次いで前記第１絶縁膜上に酸化又
は窒化触媒作用を有する金属薄膜を厚さ０．５〜３０ｎ
ｍの範囲で形成し、しかる後、前記金属薄膜と前記半導
体基板との間にバイアス電圧を印加した状態で、６００
℃以下の温度でかつ酸化又は窒化雰囲気中で熱処理を行
って第２絶縁膜を形成することにより、効率よくかつ合
理的に半導体基板上に薄くかつ均一な高品位の絶縁膜を
高品質かつ高制御性で形成することができる。
成方法によれば、半導体基板表面に絶縁膜を形成するに
際し、半導体基板上に厚さ０．１〜２．５ｎｍの範囲の
第１絶縁膜を形成し、次いで前記第１絶縁膜上に酸化又
は窒化触媒作用を有する金属薄膜を厚さ０．５〜３０ｎ
ｍの範囲で形成し、しかる後、前記金属薄膜と前記半導
体基板との間にバイアス電圧を印加した状態で、６００
℃以下の温度でかつ酸化又は窒化雰囲気中で熱処理を行
って第２絶縁膜を形成することにより、効率よくかつ合
理的に半導体基板上に薄くかつ均一な高品位の絶縁膜を
高品質かつ高制御性で形成することができる。
【００５０】また本発明のさらに好ましい絶縁膜の形成
方法によれば、半導体基板を６００℃以上の高温に暴す
ことなく、室温から６００℃程度の低温で、高品質の極
薄絶縁膜を膜厚制御性よく形成することができ、熱履歴
を問題にすることなく高品質の極薄ゲート絶縁膜を形成
することができる。さらに、本発明の如き絶縁膜の形成
方法を多結晶シリコン上、非晶質シリコン上に応用する
ことにより、高性能の容量を形成することが可能になる
上、低温酸化または低温酸窒化の特徴を生かして、金属
配線工程以後にＭＯＳトランジスタ形成を行うことがで
き、プロセス、デバイス設計の自由度の向上及び性能を
大幅に向上させることができる。
方法によれば、半導体基板を６００℃以上の高温に暴す
ことなく、室温から６００℃程度の低温で、高品質の極
薄絶縁膜を膜厚制御性よく形成することができ、熱履歴
を問題にすることなく高品質の極薄ゲート絶縁膜を形成
することができる。さらに、本発明の如き絶縁膜の形成
方法を多結晶シリコン上、非晶質シリコン上に応用する
ことにより、高性能の容量を形成することが可能になる
上、低温酸化または低温酸窒化の特徴を生かして、金属
配線工程以後にＭＯＳトランジスタ形成を行うことがで
き、プロセス、デバイス設計の自由度の向上及び性能を
大幅に向上させることができる。
【図１】 本発明の半導体基板表面の絶縁膜の形成方法
を用いてＭＯＳ容量を形成する場合の一実施例のプロセ
ス図であって、（ａ）はシリコン基板上に分離領域と活
性領域を形成した工程、（ｂ）はシリコン表面の自然酸
化膜を除去した工程、（ｃ）はシリコン基板の表面に化
学酸化膜（第１絶縁膜）を形成した工程、（ｄ）は酸化
触媒作用をもつ金属膜として白金膜を形成した工程、
（ｅ）はシリコン基板と白金の間にバイアス電圧を印加
した状態で酸化雰囲気中で加熱処理することによりシリ
コン酸化膜（第２絶縁膜）を形成した工程、（ｆ）は電
極膜を形成した工程、（ｇ）はゲート電極を形成した工
程を各々示す。
を用いてＭＯＳ容量を形成する場合の一実施例のプロセ
ス図であって、（ａ）はシリコン基板上に分離領域と活
性領域を形成した工程、（ｂ）はシリコン表面の自然酸
化膜を除去した工程、（ｃ）はシリコン基板の表面に化
学酸化膜（第１絶縁膜）を形成した工程、（ｄ）は酸化
触媒作用をもつ金属膜として白金膜を形成した工程、
（ｅ）はシリコン基板と白金の間にバイアス電圧を印加
した状態で酸化雰囲気中で加熱処理することによりシリ
コン酸化膜（第２絶縁膜）を形成した工程、（ｆ）は電
極膜を形成した工程、（ｇ）はゲート電極を形成した工
程を各々示す。
【図２】 本発明の半導体基板表面の絶縁膜の形成方法
を用いてＭＯＳ容量を形成する場合の一実施例におい
て、洗浄を行い、自然酸化膜を除去した後にシリコン基
板表面を清浄化して、続いて熱濃硝酸に浸漬して、その
後に観測したＸ線光電子スペクトルである。
を用いてＭＯＳ容量を形成する場合の一実施例におい
て、洗浄を行い、自然酸化膜を除去した後にシリコン基
板表面を清浄化して、続いて熱濃硝酸に浸漬して、その
後に観測したＸ線光電子スペクトルである。
【図３】 半導体基板表面に絶縁膜を形成してＭＯＳ容
量を形成する場合において、濃硝酸でシリコン酸化膜を
形成後、その試料を電気炉に導入して乾燥酸素中３００
℃で１０時間で加熱し、その後測定したＸ線光電子スペ
クトルである。
量を形成する場合において、濃硝酸でシリコン酸化膜を
形成後、その試料を電気炉に導入して乾燥酸素中３００
℃で１０時間で加熱し、その後測定したＸ線光電子スペ
クトルである。
【図４】 半導体基板表面に絶縁膜を形成してＭＯＳ容
量を形成する場合において、熱濃硝酸でシリコン酸化薄
膜を形成して、その上に白金膜を電子ビーム蒸着し、さ
らにその試料を電気炉に導入して、白金とシリコン基板
間にバイアス電圧を印加しない状態で乾燥酸素中３００
℃で１時間加熱して、その後測定したＸ線光電子スペク
トルである。
量を形成する場合において、熱濃硝酸でシリコン酸化薄
膜を形成して、その上に白金膜を電子ビーム蒸着し、さ
らにその試料を電気炉に導入して、白金とシリコン基板
間にバイアス電圧を印加しない状態で乾燥酸素中３００
℃で１時間加熱して、その後測定したＸ線光電子スペク
トルである。
【図５】 本発明の半導体基板表面の絶縁膜の形成方法
を用いてＭＯＳ容量を形成する場合の一実施例におい
て、熱濃硝酸でシリコン酸化薄膜を形成して、その上に
白金膜を電子ビーム蒸着し、さらにその試料を電気炉に
導入して、白金に対しシリコン基板に２．５Ｖのバイア
ス電圧を印加した状態で乾燥酸素中３００℃で２時間加
熱して、その後測定したＸ線光電子スペクトルである。
を用いてＭＯＳ容量を形成する場合の一実施例におい
て、熱濃硝酸でシリコン酸化薄膜を形成して、その上に
白金膜を電子ビーム蒸着し、さらにその試料を電気炉に
導入して、白金に対しシリコン基板に２．５Ｖのバイア
ス電圧を印加した状態で乾燥酸素中３００℃で２時間加
熱して、その後測定したＸ線光電子スペクトルである。
【図６】 半導体基板表面に形成された酸化膜の膜厚
を、乾燥酸素中３００℃で加熱する際に白金に対してシ
リコン基板に印加したバイアス電圧に対してプロットし
た図である。
を、乾燥酸素中３００℃で加熱する際に白金に対してシ
リコン基板に印加したバイアス電圧に対してプロットし
た図である。
【図７】 本発明の方法により形成した絶縁膜のＭＯＳ
トランジスタへの適用例を示す断面図である。
トランジスタへの適用例を示す断面図である。
１ シリコン基板（半導体基板） ２ 分離酸化膜 ３ 清浄な半導体表面 ４ 半導体表面の活性領域 ５ 清浄な半導体表面上に成長させた酸化膜（第１絶縁
膜） ６ 白金薄膜 ７ 酸化膜（第２絶縁膜） ８ 金属堆積膜（スパッタアルミニウム合金） ９ 半導体表面の自然酸化膜 １０ 金属ゲート電極 ３１ ｐ型シリコン基板 ３２ ｐ型ウェル基板 ３３ ゲート絶縁膜 ３４ 白金 ３５ ゲート電極の非晶質シリコン ３６ サイドウォール ３７ ソースドレインＬＤＤ拡散層 ３８ ソースドレインｎ+拡散層
膜） ６ 白金薄膜 ７ 酸化膜（第２絶縁膜） ８ 金属堆積膜（スパッタアルミニウム合金） ９ 半導体表面の自然酸化膜 １０ 金属ゲート電極 ３１ ｐ型シリコン基板 ３２ ｐ型ウェル基板 ３３ ゲート絶縁膜 ３４ 白金 ３５ ゲート電極の非晶質シリコン ３６ サイドウォール ３７ ソースドレインＬＤＤ拡散層 ３８ ソースドレインｎ+拡散層
Claims (19)
- 【請求項１】 半導体基板表面に絶縁膜と金属薄膜とを
この順番に含む半導体であって、前記金属薄膜は厚さ
０．５〜３０ｎｍの範囲の酸化又は窒化触媒作用を有す
る金属であり、前記絶縁膜は前記金属薄膜と前記半導体
基板との間にバイアス電圧を印加した状態で前記半導体
基板を加熱することにより、前記金属薄膜と前記半導体
基板との間に前記酸化又は窒化触媒作用を有する金属に
よって形成された膜を含む厚さ１〜２０ｎｍの範囲の膜
であることを特徴とする半導体。 - 【請求項２】 絶縁膜が、酸化膜、窒化膜、及び酸窒化
膜から選ばれた少なくとも一種である請求項１に記載の
半導体。 - 【請求項３】 絶縁膜が第１絶縁膜と第２絶縁膜で形成
され、第１絶縁膜の厚さが０．１〜２．５ｎｍの範囲で
あり、第２絶縁膜の厚さが０．９〜１７．５ｎｍの範囲
である請求項１に記載の半導体。 - 【請求項４】 酸化又は窒化触媒作用を有する金属が、
白金及びパラジウムから選ばれる少なくとも一つの金属
である請求項１に記載の半導体。 - 【請求項５】 触媒作用を有する金属薄膜が、蒸着法、
化学気相成長法（ＣＶＤ）、物理気相成長法（ＰＶ
Ｄ）、電解メッキ法、又は無電解メッキ法により形成さ
れている請求項４に記載の半導体。 - 【請求項６】 半導体基板が、単結晶シリコン、多結晶
シリコン、非晶質シリコン、砒化ガリウム、りん化イン
ジウム、シリコンカーバイド、シリコンゲルマニウム、
及びシリコンゲルマニウムカーバイドから選ばれる少な
くとも一つの材料である請求項１に記載の半導体。 - 【請求項７】 絶縁膜が第１絶縁膜と第２絶縁膜で形成
され、第２絶縁膜の膜厚が、第１絶縁膜の膜厚より厚
く、かつ０．９〜１７．５ｎｍの範囲である請求項１に
記載の半導体。 - 【請求項８】 半導体基板表面に絶縁膜を形成するに際
し、半導体基板上に厚さ０．１〜２．５ｎｍの範囲の第
１絶縁膜を形成し、次いで前記第１絶縁膜上に酸化又は
窒化触媒作用を有する金属薄膜を厚さ０．５〜３０ｎｍ
の範囲で形成し、しかる後、前記金属薄膜と前記半導体
基板との間にバイアス電圧を印加した状態で、６００℃
以下の温度でかつ酸化又は窒化雰囲気中で熱処理を行っ
て第２絶縁膜を形成することを特徴とする半導体基板表
面の絶縁膜の形成方法。 - 【請求項９】 半導体基板上に第１絶縁膜を形成する方
法が、半導体基板を下記Ａ〜Ｊから選ばれる少なくとも
一つの液体中に浸漬することにより形成する請求項８に
記載の半導体基板表面の絶縁膜の形成方法。 Ａ．熱濃硝酸 Ｂ．濃硫酸及び過酸化水素水の加熱溶液 Ｃ．塩酸及び過酸化水素水の加熱溶液 Ｄ．過酸化水素水 Ｅ．オゾン溶解水 Ｆ．硝酸及び硫酸の加熱液 Ｇ．弗化水素酸 Ｈ．過塩素酸 Ｉ．沸騰水 Ｊ．アンモニア水及び過酸化水素水の加熱溶液 - 【請求項１０】 半導体基板上に第１絶縁膜を形成する
方法が、半導体基板を下記Ｋ〜Ｒから選ばれる少なくと
も一つの雰囲気中で６００℃以下で加熱することにより
形成する請求項８に記載の半導体基板表面の絶縁膜の形
成方法。 Ｋ．乾燥酸素雰囲気 Ｌ．水蒸気を含んだ酸素雰囲気 Ｍ．乾燥酸素と非酸化性ガスとの混合ガス雰囲気 Ｎ．水蒸気を含んだ酸素と非酸化性ガスとの混合ガス雰
囲気 Ｏ．オゾンガス雰囲気またはオゾンガスを含む雰囲気 Ｐ．Ｎ2Ｏを含んだ酸素雰囲気 Ｑ．ＮＯを含んだ酸素雰囲気 Ｒ．アンモニアガスを含んだ酸素雰囲気 - 【請求項１１】 半導体基板表面に第１絶縁膜を形成す
る方法が、半導体基板をオゾンガスに暴露させるか、ま
たはオゾンガス中で紫外線を照射しながら暴露させるこ
とにより形成する請求項８に記載の半導体基板表面の絶
縁膜の形成方法。 - 【請求項１２】 酸化又は窒化触媒作用を有する金属薄
膜が、白金及びパラジウムから選ばれる少なくとも一つ
の金属である請求項８に記載の半導体基板表面の絶縁膜
の形成方法。 - 【請求項１３】 酸化又は窒化触媒作用を有する金属薄
膜が蒸着法により形成されている請求項１２に記載の半
導体基板表面の絶縁膜の形成方法。 - 【請求項１４】 酸化又は窒化雰囲気中で熱処理を行う
に際し、この雰囲気が下記ａ〜ｈから選ばれる少なくと
も一つの雰囲気である請求項８に記載の半導体基板表面
の絶縁膜の形成方法。 ａ．乾燥酸素雰囲気 ｂ．水蒸気を含んだ酸素雰囲気 ｃ．乾燥酸素と非酸化性ガスとの混合ガス雰囲気 ｄ．水蒸気を含んだ酸素と非酸化性ガスとの混合ガス雰
囲気 ｅ．オゾンガス雰囲気またはオゾンガスを含む雰囲気 ｆ．Ｎ2Ｏを含んだ酸素雰囲気 ｇ．ＮＯを含んだ酸素雰囲気中 ｈ．アンモニアガスを含んだ酸素雰囲気中 - 【請求項１５】 酸化又は窒化雰囲気中での熱処理温度
が、２５〜６００℃の範囲である請求項８に記載の半導
体基板表面の絶縁膜の形成方法。 - 【請求項１６】 半導体基板が、単結晶シリコン、多結
晶シリコン、非晶質シリコン、砒化ガリウム、リン化イ
ンジウム、シリコンカーバイド、シリコンゲルマニウ
ム、及びシリコンゲルマニウムカーバイドから選ばれる
少なくとも一つの材料である請求項８に記載の半導体基
板表面の絶縁膜の形成方法。 - 【請求項１７】 半導体基板表面に絶縁膜を形成する前
に、あらかじめ半導体の基板表面に存在する自然酸化膜
又は不純物を除去する請求項８に記載の半導体基板表面
の絶縁膜の形成方法。 - 【請求項１８】 第２絶縁膜の膜厚が、第１絶縁膜の膜
厚より厚く、かつ０．９〜１７．５ｎｍの範囲である請
求項８に記載の半導体基板表面の絶縁膜の形成方法。 - 【請求項１９】 酸化又は窒化雰囲気中での熱処理を、
半導体基板表面に金属配線を形成した後に行う請求項８
に記載の半導体基板表面の絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01130698A JP3917282B2 (ja) | 1998-01-23 | 1998-01-23 | 半導体基板表面の絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01130698A JP3917282B2 (ja) | 1998-01-23 | 1998-01-23 | 半導体基板表面の絶縁膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214386A true JPH11214386A (ja) | 1999-08-06 |
| JP3917282B2 JP3917282B2 (ja) | 2007-05-23 |
Family
ID=11774332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01130698A Expired - Fee Related JP3917282B2 (ja) | 1998-01-23 | 1998-01-23 | 半導体基板表面の絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3917282B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001022483A1 (fr) * | 1999-09-17 | 2001-03-29 | Applied Materials Inc. | Dispositif de fabrication de semi-conducteurs et procede pour chauffer une tranche dans ce dispositif |
| US7098154B2 (en) | 2003-04-08 | 2006-08-29 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device and semiconductor device |
| KR20160114493A (ko) * | 2014-08-08 | 2016-10-05 | 삼성전자주식회사 | 전계 효과 트랜지스터 및 이의 제조 방법 |
-
1998
- 1998-01-23 JP JP01130698A patent/JP3917282B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001022483A1 (fr) * | 1999-09-17 | 2001-03-29 | Applied Materials Inc. | Dispositif de fabrication de semi-conducteurs et procede pour chauffer une tranche dans ce dispositif |
| US7098154B2 (en) | 2003-04-08 | 2006-08-29 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device and semiconductor device |
| KR20160114493A (ko) * | 2014-08-08 | 2016-10-05 | 삼성전자주식회사 | 전계 효과 트랜지스터 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3917282B2 (ja) | 2007-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| US6432779B1 (en) | Selective removal of a metal oxide dielectric | |
| US6300202B1 (en) | Selective removal of a metal oxide dielectric | |
| KR100391840B1 (ko) | 반도체기판표면상의절연막형성방법및그형성장치 | |
| US6331492B2 (en) | Nitridation for split gate multiple voltage devices | |
| JP3604018B2 (ja) | シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法 | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| JPH11121453A (ja) | 半導体装置を形成する方法 | |
| JPH0878691A (ja) | ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置 | |
| US6268296B1 (en) | Low temperature process for multiple voltage devices | |
| JP4204671B2 (ja) | 半導体装置の製造方法 | |
| JP3917282B2 (ja) | 半導体基板表面の絶縁膜の形成方法 | |
| JP2002057154A (ja) | 半導体装置の製造方法 | |
| JP3589801B2 (ja) | 半導体基板表面の酸化膜の形成方法 | |
| JP2001217415A (ja) | 半導体装置の製造方法 | |
| JP3571160B2 (ja) | 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| CN114023633A (zh) | 碳化硅器件的栅氧化层的制备方法与碳化硅器件 | |
| JPH10270434A (ja) | 半導体ウエーハの洗浄方法及び酸化膜の形成方法 | |
| JP3533377B2 (ja) | 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| WO1990013912A1 (en) | Silicon oxide film and semiconductor device having the same | |
| JPH11297689A (ja) | シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法 | |
| JP3219910B2 (ja) | 酸化シリコン薄膜の形成方法 | |
| JP4027913B2 (ja) | 半導体装置の製造方法 | |
| JPH0628259B2 (ja) | 半導体装置の製造方法 | |
| TWI232893B (en) | Method for forming metal oxide layer by nitric acid oxidation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |