JP2002057154A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002057154A
JP2002057154A JP2000245924A JP2000245924A JP2002057154A JP 2002057154 A JP2002057154 A JP 2002057154A JP 2000245924 A JP2000245924 A JP 2000245924A JP 2000245924 A JP2000245924 A JP 2000245924A JP 2002057154 A JP2002057154 A JP 2002057154A
Authority
JP
Japan
Prior art keywords
film
insulating film
manufacturing
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000245924A
Other languages
English (en)
Other versions
JP3786569B2 (ja
Inventor
Hikari Kobayashi
光 小林
Kenji Yoneda
健司 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000245924A priority Critical patent/JP3786569B2/ja
Publication of JP2002057154A publication Critical patent/JP2002057154A/ja
Application granted granted Critical
Publication of JP3786569B2 publication Critical patent/JP3786569B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 高温加熱を用いずに絶縁膜の膜質を改善し、
特性が良好な半導体装置が得られる半導体装置の製造方
法を提供する。 【解決手段】 半導体膜11上に第1の絶縁膜12を形
成する第1の工程と、第1の絶縁膜12上に酸素透過機
能を有する金属膜13を形成する第2の工程と、金属膜
13が形成された半導体膜11を酸化雰囲気中で加熱す
ることによって半導体膜11のうち第1の絶縁膜12側
の一部を酸化して絶縁酸化膜14を形成し第1の絶縁膜
12よりも膜厚が厚い第2の絶縁膜15を形成する第3
の工程と、金属膜13と第2の絶縁膜15の一部とをエ
ッチングすることによって第2の絶縁膜15よりも膜厚
が薄い第3の絶縁膜16を形成する第4の工程とを含
む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁膜を備える半
導体装置の製造方法に関する。
【0002】
【従来の技術】半導体デバイス、とりわけMOSトラン
ジスタ、MOS容量のゲート絶縁膜および容量絶縁膜に
は、シリコンデバイスの場合、二酸化シリコン膜などが
一般的に用いられる。これらの絶縁膜には高い絶縁破壊
耐圧、高い絶縁破壊電荷量が要求される。
【0003】このような高品質な絶縁膜を作製するため
に、従来から、ゲート絶縁膜を形成した後、1000℃
以上の高温アニールを行うことによって、ゲート絶縁膜
中の電荷トラップや構造欠陥を低減する方法が用いられ
てきた。
【0004】
【発明が解決しようとする課題】しかしながら、デザイ
ンルールが0.1μm程度の微細半導体デバイスでは、
このような高温アニールによって不純物が拡散し、素子
特性が低下してしまうという問題があった。しかし、ア
ニール温度を600℃以下に下げると、膜質の改善効果
が全く得られないため、低温の熱処理を用いた膜質改善
方法が必要とされてきた。
【0005】一方、近年のゲート絶縁膜の薄膜化に伴
い、厚さが2.5nm以下の極薄のゲート絶縁膜では、
膜中の電荷トラップや構造欠陥(Si−OまたはSi−
Siのブロークンボンドやダングリングボンド)によっ
てリーク電流が特に増大し、半導体装置の動作に悪影響
を及ぼしている。これらの極薄ゲート絶縁膜において
も、高温アニールによってある程度の膜質の改善は見込
めるものの、上述の厚膜ゲート絶縁膜と同様に、高温の
熱処理によって不純物の拡散が助長されたり、高温アニ
ール中に極薄ゲート絶縁膜の膜厚が増加するなどの問題
があった。すなわち、厚いゲート絶縁膜および薄いゲー
ト絶縁膜の両方において、高温のアニール処理を行うこ
となく膜質を改善する方法が要求されている。
【0006】本発明は、上記問題を解決するため、高温
加熱を用いずに絶縁膜の膜質を改善し、特性が良好な半
導体装置を製造できる半導体装置の製造方法を提供する
ことを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第1の半導体装置の製造方法は、半導体膜
上に第1の絶縁膜を形成する第1の工程と、第1の絶縁
膜上に酸素透過機能を有する金属膜を形成する第2の工
程と、金属膜が形成された半導体膜を酸化雰囲気(酸素
原子を構成原子とする分子を含む雰囲気)中で加熱する
ことによって半導体膜のうち第1の絶縁膜側の一部を酸
化して絶縁酸化膜を形成し、第1の絶縁膜よりも膜厚が
厚い第2の絶縁膜を形成する第3の工程と、金属膜と第
2の絶縁膜の一部とをエッチングすることによって第2
の絶縁膜よりも膜厚が薄い第3の絶縁膜を形成する第4
の工程とを含むことを特徴とする。上記第1の製造方法
によれば、高温加熱を用いずに絶縁膜の膜質を改善でき
るため、特性が良好な半導体装置を製造できる。
【0008】上記第1の製造方法では、第1の絶縁膜の
平均膜厚が2nm以下であることが好ましい。上記構成
によれば、金属膜を透過した酸素の一部が容易に第1の
絶縁膜を通過して半導体膜に到達し、比較的厚い絶縁酸
化膜を形成できるため、膜厚が均一な第2の絶縁膜を形
成できる。
【0009】また、本発明の第2の半導体装置の製造方
法は、半導体膜上に絶縁膜を形成する第1の工程と、絶
縁膜上に、酸素透過機能を有する金属膜を形成する第2
の工程と、金属膜が形成された半導体膜を酸化雰囲気中
で加熱することによって絶縁膜の欠陥を終端する第3の
工程とを含むことを特徴とする。上記第2の製造方法に
よれば、高温加熱を用いずに絶縁膜の膜質を改善できる
ため、特性が良好な半導体装置を製造できる。
【0010】上記第2の製造方法では、絶縁膜中の平均
膜厚が2.5nm〜200nmの範囲内であることが好
ましい。上記構成によれば、絶縁膜の膜厚を増やすこと
なく絶縁膜の膜質を改善できる。
【0011】上記第1および第2の製造方法では、金属
膜が、白金およびパラジウムから選ばれる少なくとも1
つからなることが好ましい。白金およびパラジウムは、
酸素を透過する膜として好適である。
【0012】上記第1および第2の製造方法では、金属
膜の平均膜厚が0.5nm〜30nmの範囲内であるこ
とが好ましい。上記構成によれば、酸素が特に透過しや
すくなる。
【0013】上記第1および第2の製造方法では、第1
の工程の前に、半導体膜の表面の自然酸化膜または不純
物を除去する工程をさらに含むことが好ましい。上記構
成によれば、特に特性がよい半導体装置を製造できる。
【0014】上記第1および第2の製造方法では、絶縁
膜が、二酸化シリコン(SiO2)、四窒化三シリコン
(Si34)、シリコンオキシナイトライド、二酸化チ
タン(TiO2)、五酸化タンタル(Ta25)、BS
T(BaSrTiO3)、STO(SrTiO3)、およ
びPZT(PbZrXTi1-X3(ただし、0<X<
1))から選ばれる少なくとも1つからなることが好ま
しい。
【0015】上記第1および第2の製造方法では、第2
の工程において、金属膜を蒸着法によって形成すること
が好ましい。上記構成によれば、膜厚が均一な金属膜を
容易に形成できる。
【0016】上記第1および第2の製造方法では、半導
体膜が、シリコン、砒化ガリウムおよびリン化インジウ
ムから選ばれる少なくとも1つからなることが好まし
い。
【0017】上記第1および第2の製造方法では、第3
の工程において、酸化雰囲気は、酸素ガス、オゾンガ
ス、水蒸気、一酸化二窒素、および一酸化窒素から選ば
れる少なくとも1つを含むガス雰囲気であることが好ま
しい。この場合、ガス雰囲気は、非反応性ガスをさらに
含んでもよい。上記構成によれば、上記雰囲気中の酸素
分子は、酸素透過性金属膜の触媒作用によって、より活
性な酸素原子となり、第1の絶縁膜の膜厚を増加させ
る。
【0018】上記第1および第2の製造方法では、第3
の工程において、半導体膜を酸化雰囲気中で25℃以上
600℃以下の温度に加熱することが好ましい。上記構
成によれば、ドーパントが所定の領域以外に拡散するこ
となどを防止できる。
【0019】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
【0020】(実施形態1)実施形態1では、本発明の
半導体装置の製造方法について一例を説明する。実施形
態1の半導体装置の製造方法について、製造工程を図1
に示す。
【0021】実施形態1の製造方法では、まず、図1
(a)に示すように、半導体膜11上に、第1の絶縁膜
12を形成する(第1の工程)。半導体膜11には、基
板上に形成された半導体膜のほか、半導体基板を用いる
ことができる。具体的には、半導体膜11には、シリコ
ン(Si)、砒化ガリウム(GaAs)、およびリン化
インジウム(InP)から選ばれる少なくとも1つの半
導体からなる膜を用いることができる。半導体膜11が
シリコンからなる場合には、単結晶シリコン、多結晶シ
リコン、非晶質シリコンなどを用いることができる。半
導体膜11には、市販の半導体基板のほか、基板上にC
VD法やMBE法などの成膜法で形成した半導体膜を用
いることができる。なお、MOSFETなどの半導体装
置を製造する場合には、製造する半導体装置にあわせ
て、不純物がドーピングされたドーピング領域などが形
成された半導体膜11を用いる。
【0022】また、第1の絶縁膜12には、様々な絶縁
物からなる膜(たとえば酸化膜)を用いることができ
る。具体的には、第1の絶縁膜12が、二酸化シリコン
(SiO2)、四窒化三シリコン(Si34)、シリコ
ンオキシナイトライド、二酸化チタン(TiO2)、五
酸化タンタル(Ta25)、BST(BaSrTi
3)、STO(SrTiO3)、およびPZT(PbZ
XTi1-X3(ただし、0<X<1))から選ばれる
少なくとも1つからなることが好ましい。また、第1の
絶縁膜12の平均膜厚は、2nm以下であることが好ま
しい。上記第1の絶縁膜12は、半導体膜表面を化学酸
化や熱酸化すること、または、半導体膜表面を酸素プラ
ズマやオゾンガスへ暴露することなどによって形成でき
る。半導体表面の化学酸化法としては、熱濃硝酸に浸漬
する方法、硫酸と過酸化水素水の混合溶液に浸漬する方
法、塩酸と過酸化水素水の混合溶液に浸漬する方法、ア
ンモニア水と過酸化水素水の混合溶液に浸漬する方法、
オゾンを10数ppm溶解させたオゾン水に浸漬する方
法などが挙げられる。また、他の酸化法としては、酸素
中において400℃から室温で熱処理する方法、オゾン
ガス雰囲気中にウェーハを暴露しながら、400℃から
室温で熱処理する方法、紫外線を照射しながらオゾンガ
ス雰囲気中にウェーハを暴露する方法などがある。
【0023】次に、図1(b)に示すように、第1の絶
縁膜12上に、酸素透過機能を有する金属膜13を形成
する(第2の工程)。酸素透過機能を有する金属膜とし
ては、白金およびパラジウムから選ばれる少なくとも1
つからなる金属膜を用いることができ、具体的には白金
膜やパラジウム膜を用いることができる。金属膜13の
平均膜厚は、0.5nm〜30nmが好ましく、3nm
〜10nmが特に好ましい。平均膜厚を3nm以上とす
ることによって、膜を均一に形成しやすくなる。また、
平均膜厚を10nm以下とすることによって、酸素を特
に透過しやすくなる。金属膜13は、蒸着法やスパッタ
リング法などによって形成できるが、膜厚を薄くかつ均
一にするため蒸着法で形成することが好ましい。
【0024】次に、金属膜13が形成された半導体膜1
1を、酸化雰囲気中で加熱することによって、半導体膜
11のうち第1の絶縁膜12側の一部を酸化して絶縁酸
化膜14を形成し、第1の絶縁膜12よりも膜厚が厚い
第2の絶縁膜15を形成する(第3の工程)。ここで、
第2の絶縁膜15は、第1の絶縁膜12と絶縁酸化膜1
4とからなる。第3の工程では、酸化雰囲気中の酸素が
金属膜13を透過して半導体膜11に到達し、絶縁酸化
膜14を形成する。
【0025】第3の工程における酸化雰囲気としては、
酸素ガスおよびオゾンガスから選ばれる少なくとも1つ
を含むガス雰囲気が挙げられる。このガス雰囲気は、酸
素ガスやオゾンガスの他に、さらに、水蒸気、非酸化性
ガス、N2O、およびNOから選ばれる少なくとも1つ
を含んでもよい。非酸化性ガスとしては、N2や、A
r、Heなどが挙げられる。これらの、酸化雰囲気の中
でも、乾燥酸素雰囲気、または乾燥酸素と非反応性ガス
(たとえば、O2/N2)との混合雰囲気が特に好まし
い。また、第3の工程における加熱温度は、25℃〜6
00℃が好ましく、300℃〜450℃が特に好まし
い。加熱温度を300℃以上とすることによって、絶縁
膜の成長速度を十分な速度にできる。また、加熱速度を
450℃以下とすることによって、ドーパントの再分布
を抑制できる。
【0026】次に、第2の絶縁膜15の一部と金属膜1
3とをエッチングすることによって、第2の絶縁膜15
よりも膜厚が薄い第3の絶縁膜16を形成する(第4の
工程)。エッチングは、たとえば、王水を用いたウエッ
トエッチングによって行うことができる。第3の絶縁膜
16の平均膜厚は、製造する半導体装置によって異なる
が、たとえば、2nm以下である。
【0027】上記実施形態1の半導体装置の製造方法で
は、金属膜13を形成したのちに酸化雰囲気中で熱処理
を行うことによって(以下、この処理を白金処理という
場合がある)、欠陥準位が少なく膜厚が均一な第2の絶
縁膜15を形成できる。さらに、上記製造方法では、第
2の絶縁膜15をエッチングすることによって、欠陥準
位が少なく膜厚が均一で薄い第3の絶縁膜16を形成で
きる。したがって、実施形態1の半導体装置の製造方法
によれば、膜厚が均一で薄く高品質な絶縁膜を備え、特
性が高い半導体装置を製造できる。
【0028】なお、本発明の半導体装置の製造方法は、
上記工程を含むものであり、製造する半導体装置に応じ
て、さらにドーピング工程や電極形成工程を含む。具体
的には、上記製造工程によって形成された第3の絶縁膜
16は、MOSキャパシタの絶縁膜や、ゲート絶縁膜と
して用いることができる。
【0029】また、本発明の半導体装置の製造方法は、
上記第1の工程の前に、半導体膜11の表面の自然酸化
膜または不純物を除去する工程を含んでもよい(以下の
実施形態においても同様である)。自然酸化膜または不
純物の除去は、フッ化水素酸(HF)水溶液などに半導
体膜11を浸漬することによって行うことができる。
【0030】(実施形態2)実施形態2では、本発明の
半導体装置の製造方法について他の一例を説明する。実
施形態2の製造方法について製造工程を図2に示す。な
お、実施形態1で説明した部分と同様の部分について
は、重複する説明を省略する場合がある。
【0031】実施形態2の製造方法では、まず、図2
(a)に示すように、半導体膜11上に、絶縁膜22を
形成する(第1の工程)。半導体膜11は、実施形態1
で説明したものと同様である。
【0032】絶縁膜22には、様々な絶縁物からなる膜
(たとえば酸化膜)を用いることができる。具体的に
は、絶縁膜22が、二酸化シリコン(SiO2)、四窒
化三シリコン(Si34)、シリコンオキシナイトライ
ド、二酸化チタン(TiO2)、五酸化タンタル(Ta2
5)、BST(BaSrTiO3)、STO(SrTi
3)、およびPZT(PbZrXTi1-X3(ただし、
0<X<1))から選ばれる少なくとも1つからなるこ
とが好ましい。また、絶縁膜22の平均膜厚は、2.5
nm〜200nmの範囲内であることが好ましく、2.
5nm〜10nmの範囲内であることが特に好ましい。
絶縁膜22の平均膜厚が10nm以下の場合には、高品
質な絶縁膜が得られる本発明が特に有効である。上記絶
縁膜は、実施形態1で説明した方法と同様の方法で形成
できる。
【0033】次に、図2(b)に示すように、絶縁膜2
2上に、酸素透過機能を有する金属膜13を形成する
(第2の工程)。酸素透過機能を有する金属膜として
は、白金およびパラジウムから選ばれる少なくとも1つ
からなる金属膜を用いることができ、白金膜やパラジウ
ム膜を用いることができる。金属膜13の平均膜厚は、
0.5nm〜30nmが好ましく、3nm〜10nmが
特に好ましい。金属膜13は、蒸着法やスパッタリング
法などによって形成できるが、蒸着法で形成することが
好ましい。
【0034】次に、金属膜13が形成された半導体膜1
1を、酸化雰囲気中で加熱することによって、絶縁膜2
2中の欠陥を終端し、改質された絶縁膜22aを得る
(第3の工程)。第3の工程における酸化雰囲気は、実
施形態1で説明した酸化雰囲気と同様である。このと
き、絶縁膜22の膜厚が十分に厚い場合には、絶縁膜の
膜厚を増やすことなく欠陥のみを終端することが可能で
ある。
【0035】その後、必要に応じて、図2(d)に示す
ように、金属膜13をエッチングによって除去する。な
お、金属膜13を除去せずに電極として用いることも可
能である。また、改質された絶縁膜22aの一部をエッ
チングして薄くしてもよい。
【0036】以上の工程によって、改質された絶縁膜2
2aを形成することができる。すなわち、本発明は、絶
縁膜の改質方法を提供する。なお、本発明の半導体装置
の製造方法は、上記工程を含むものであり、製造する半
導体装置に応じて、さらにドーピング工程や電極形成工
程を含む。具体的には、上記製造工程によって形成され
た絶縁膜22aは、MOSキャパシタの絶縁膜や、ゲー
ト絶縁膜として用いることができる。
【0037】上記実施形態2の製造方法では、第3の工
程において、絶縁膜22中の欠陥が酸素によって終端
(ターミネート)されるため、高品質な絶縁膜が得られ
る。したがって、上記本発明の製造方法によれば、特性
が良好な半導体装置を製造することができる。
【0038】
【実施例】以下、実施例を用いて本発明を詳細に説明す
る。
【0039】(実施例1)実施例1では、実施形態1で
説明した半導体装置の製造方法を用いてMOSキャパシ
タを製造した一例について、図3を参照しながら説明す
る。
【0040】図3に、実施例1のMOSキャパシタの製
造工程を示す。図3(a)を参照して、まず、自然酸化
膜31(膜厚約1nmのSiO2膜)が形成されたシリ
コン基板32(半導体膜11に相当)の表面側の一部
に、素子分離領域33を形成した。素子分離領域33
は、LOCOS(Local oxidation o
fSilicon)構造の酸化膜(膜厚500nm)か
らなり、1000℃の水蒸気を用いた酸化によって形成
した。シリコン基板32には、引き上げ法(CZ法)に
よって作製したp形導電性(100)面方位、比抵抗1
0〜15Ωcmの単結晶シリコン基板を用いた。また、
素子分離領域33のチャネルストッパとして、2×10
13cm-3(atom)の濃度になるように、公知のイオ
ン注入法を用いて50keVの加速エネルギーでホウ素
を注入した。なお、素子分離領域33が形成されていな
い部分が、活性領域34となる。
【0041】次に、図3(b)に示すように、シリコン
基板32表面の自然酸化膜31および不純物を除去し、
清浄な表面33aを形成した。具体的には、まず、RC
A洗浄法(W.Kern.D.A .Plutien:
RCAレビュー 31、187ページ、1970年)に
よってシリコン基板32の表面を洗浄した。具体的に
は、NH4OHとH22とH2Oとを、NH4OH:H2
2:H2O=1:1:5の比で混合した溶液を80℃に加
熱し、この溶液中でシリコン基板32を10分程度洗浄
した。次に、洗浄後のシリコン基板32を濃度0.5v
ol%のフッ化水素酸(HF)水溶液に5分間浸漬し、
活性領域34内の不純物および自然酸化膜31を除去し
た。
【0042】次に、超純水でシリコン基板22を5分間
リンス(洗浄)した後、ウェーハを115℃の熱硝酸に
10分間浸漬し、シリコン基板32の表面に厚さ1.2
nmの二酸化シリコンからなる化学酸化膜35(第1の
絶縁膜12に相当)を形成した(図3(c)参照)。本
実施例では、熱濃硝酸を用いて、重金属などを含まない
清浄かつ高品質な化学酸化膜を形成した。
【0043】次に、化学酸化膜35上に、電子ビーム蒸
着法によって、膜厚が約3nmの白金膜36(酸素透過
機能を有する金属膜13に相当)を蒸着した(図3
(d)参照)。この際、白金には99.99wt%の純
度のものを用いた。蒸着速度は0.3nm/分、蒸着中
のシリコン基板22の温度は50℃とし、圧力は1×1
-4Paとした。金属膜には、白金の他にパラジウムを
用いてもよい。
【0044】その後、上記シリコン基板32を、電気炉
を用いて乾燥酸素中で300℃で1時間処理し、改質さ
れ膜厚が厚くなった絶縁膜37(第2の絶縁膜15に相
当)を形成した(図3(e)参照)。
【0045】次に、白金膜36の全部と絶縁膜37の一
部とをエッチングによって除去した(図3(f)参
照)。エッチングは、王水(HNO3:HCl=1:3)
中に、ウェーハを1時間×3回浸漬することによって行
った。これによって、膜厚が絶縁膜37よりも薄い絶縁
膜38を形成した。
【0046】最後に、アルミニウムからなるゲート電極
39を形成した(図3(g)参照)。ゲート電極39
は、抵抗加熱蒸着法によりアルミニウムからなる膜(膜
厚1μm)を堆積し、公知のフォトリソグラフィー技術
およびドライエッチング技術によってアルミニウム膜を
エッチングすることによって形成した。このようにし
て、MOSキャパシタを製造した。
【0047】次に、3つの異なる方法によって処理され
た絶縁膜がどのように変化するかについて調べた。
【0048】第1の方法では、まず、シリコン基板を用
意し、洗浄、自然酸化膜の除去、および表面の清浄化を
行った。そして、このシリコン基板上に熱濃硝酸で二酸
化シリコン膜を形成し、X線光電子分光測定(XPS)
を行った。得られたX線光電子スペクトルを図4の線
(a)に示す。なお、X線光電子スペクトルはVG社製
ESCALAB 220i−XLを用いて測定した。測
定では、X線源として、エネルギーが1487eVのA
lのKα線を用いた。光電子は、表面垂直方向で観測し
た。図4のピーク(1)は、シリコン基板のSiの2p
軌道からの光電子によるものであり、ピーク(2)は二
酸化シリコン膜のSiの2p軌道からの光電子によるも
のである。ピーク(2)とピーク(1)の面積強度の比
から、二酸化シリコン膜の膜厚は1.2nmであると計
算できた。
【0049】第2の方法では、まず、シリコン基板を用
意し、洗浄、自然酸化膜の除去、および表面の清浄化を
行った。そして、このシリコン基板上に熱濃硝酸で二酸
化シリコン膜を形成し、その上に膜厚が約4nmの白金
を電子ビーム蒸着で形成した。次に、この試料を電気炉
に導入し、乾燥酸素中で300℃、1時間加熱し、X線
光電子分光測定を行った。得られたX線光電子スペクト
ルを図4(b)に示す。この場合には、ピーク(2)と
ピーク(1)の面積強度比が増加し、二酸化シリコン膜
の膜厚は4.2nmと計算できた。
【0050】第3の方法では、まず、シリコン基板を用
意し、洗浄、自然酸化膜の除去、および表面の清浄化を
行った。そして、このシリコン基板上に、熱濃硝酸で二
酸化シリコン膜を形成し、その上に約4nmの白金を電
子ビーム蒸着した。次に、この試料を電気炉に導入し、
乾燥酸素中で400℃、1時間加熱し、その後王水で白
金膜と二酸化シリコン膜の一部をエッチングして、X線
光電子分光測定を行った。得られたX線光電子スペクト
ルを図4の線(c)に示す。ピーク(2)とピーク
(1)の面積強度比は、線(a)のものとほとんど変わ
らず、二酸化シリコン膜の膜厚は1.2nmと計算され
た。
【0051】図3の工程と同様の工程で作製したAl電
極(面積:0.071mm2)/膜厚1.2nmの二酸
化シリコン膜/Si基板構造の電流−電圧(I−V)曲
線を図5の線(b)に示す。具体的には、線(b)は、
熱濃硝酸を用いて1.2nmのSiO2膜を形成して、
その上に3nmの白金膜を蒸着し、これを乾燥酸素中4
00℃で1時間加熱した後、王水でエッチングして露出
した二酸化シリコン膜上にAl電極を作製し、その後に
測定したI−V曲線である。
【0052】一方、比較例として、熱濃硝酸を用いて
1.2nmの二酸化シリコン膜を形成したのちAl電極
を作製し、その後に観測したI−V曲線を、図5の線
(a)に示す。図5から、白金処理(白金膜を形成した
のち酸化雰囲気中で加熱処理を行う処理をいう。以下同
じ。)を行った試料(線(b))のリーク電流密度は、
これを行わない試料(線(a))の電流密度に比較し
て、1/10程度に減少していることがわかった。この
結果は、二酸化シリコン膜が白金処理によって改質され
たことを示すものである。
【0053】したがって、本実施例の方法によって形成
した薄い酸化膜は、MOSトランジスタやMOSキャパ
シタの極薄ゲート酸化膜として有用である。本発明の方
法によって形成した薄い酸化膜は、トランジスタのゲー
ト酸化膜として適用可能であるのは勿論のこと、他にも
さまざまな用途に適用できる。
【0054】(実施例2)実施例2では、実施形態2で
説明した方法によってシリコン基板上に形成した熱酸化
膜を改質した一例について説明する。
【0055】まず、基板として、ボロンをドープしたn
形(100)、電気抵抗値が10〜15Ωcmのシリコ
ンウェーハを用意した。そして、このシリコン基板を上
述したRCA洗浄方法によって洗浄した後、希HF溶液
(0.5vol%のHF水溶液)に5分間浸漬し、シリ
コン表面の自然酸化膜を除去した。次に、超純水でシリ
コン基板を5分間洗浄した後、乾燥酸素中電気炉で85
0℃、45分間加熱することによって、熱酸化膜を形成
した。次に、熱酸化膜上に膜厚約3nmの白金膜を電子
ビーム蒸着法を用いて堆積し、さらにその試料を電気炉
に導入し、乾燥酸素中で300℃、1時間加熱した。そ
の後、シリコン基板を王水に1時間×3回浸漬すること
によって白金膜を除去し、熱酸化膜を露出させた。そし
て、露出した熱酸化膜の上に、抵抗加熱蒸着法によって
厚さ1μmのAl電極を作製した。Al電極の面積は
0.071mm2とした。
【0056】図6の線(a)は、白金処理を行う前の熱
酸化膜のSi−2p領域のXPSスペクトルである。熱
酸化膜のSiの2p軌道から放出される光電子によるピ
ーク(2)とシリコン基板のSiの2p軌道から放出さ
れる光電子によるピーク(1)との面積強度比から計算
した結果、熱酸化膜の膜厚は9nmと見積もられた。
【0057】図6の線(b)は、熱酸化膜に白金処理を
施し、さらに王水でエッチングし、その後に測定したX
PSスペクトルである。ピーク(2)とピーク(1)の
面積強度比は図6の線(a)のものとほとんど変わら
ず、熱酸化膜の膜厚は白金処理によって変化しなかった
ことがわかった。
【0058】本実施例によって作製した白金3nm/熱
酸化膜9nm/Si基板構造のI−V特性を、図7の線
(b)に示す。一方、同様の構造で、白金処理を行って
いない場合の白金3nm/熱酸化膜9nm/Si基板構
造のI−V特性を、図7の線(a)に示す。白金処理を
施すことによってリーク電流密度が1/100程度に減
少し、絶縁耐圧性が向上したことがわかる。
【0059】本実施例により作製した、白金3nm/熱
酸化膜9nm/Si基板構造(白金処理済み)の電気容
量−電圧(C−V)特性を、図8に示す。白金処理によ
って白金電極と熱酸化膜とのコンタクト面積が変化しな
いと仮定すると、電気容量から計算される酸化膜の膜厚
は9.8nmであり、XPSスペクトルから求めた値で
ある9nmと良い一致をしている。これは、白金処理に
よってコンタクト面積が変化しないことを示している。
したがって、図7に示されている白金処理によるリーク
電流密度の減少は、コンタクト面積の減少ではなく、酸
化膜が改質されたためであることがわかる。
【0060】(実施例3)実施例3では、本発明の製造
方法を用いてMOSFETを作製した一例について説明
する。実施例3におけるMOSFETの製造工程を図9
に示す。
【0061】まず、図9(a)に示すように、p形のシ
リコン基板91(ハッチングは省略する)上に素子分離
領域92を形成したのち、公知のイオン注入技術によっ
て、Vt調整用の不純物であるB(ボロン)をイオン注
入した。
【0062】その後、図9(b)に示すように、シリコ
ン基板91上に、ゲート絶縁膜である絶縁膜94と白金
薄膜95とを形成した。絶縁膜94は、白金処理によっ
て改質された絶縁膜であり、以下のようにして形成し
た。まず、シリコン基板91を、笑気ガス(N2O)中
1000℃で熱処理することによって絶縁膜(平均膜厚
1.8nm)形成した。そして、その絶縁膜上に、スパ
ッタリング法によって白金薄膜95(平均膜厚3nm)
を形成した。さらに、電気炉を用いて、上記シリコン基
板91を、酸素/窒素=1/9の雰囲気中300℃で6
0分間熱処理することによって絶縁膜94を形成した。
【0063】その後、80℃の王水で、白金薄膜95お
よび絶縁膜94の一部をエッチングしたのち、図9
(c)に示すように、公知の減圧CVD法によってリン
濃度が5×1020cm-3のn形アモルファスシリコン膜
96(膜厚200nm)を基板温度530℃で形成し
た。
【0064】その後、図9(d)に示すように、n形ア
モルファスシリコン膜96をパターニングすることによ
ってゲート電極97を形成し、さらに、リンをイオン注
入することによってLDD(Lightly Dope
d Drain)領域98を形成した。
【0065】その後、TEOS膜を形成したのち、公知
のドライエッチング技術でTEOS膜をエッチングする
ことによって、図9(e)に示すように、サイドウォー
ル99を形成した。そして、5×1015cm-3の濃度に
なるように20keVでリンイオンを注入することによ
って、ソース・ドレイン領域100の形成と、ゲート電
極へのドーピングとを行った。
【0066】その後は通常の配線工程に従い、MOSF
ETを完成した。このように、白金処理後に白金薄膜を
除去することによって、既存のシリコンゲート電極を使
用することができる。なお、白金薄膜を除去しない場合
には、アルミニウムやタングステンなどを堆積したのち
エッチングすることによって、金属ゲート電極を備える
MOSFETを形成できる。
【0067】(白金処理の機構)以上のように、白金処
理によって絶縁膜のリーク電流が減少する現象が確認さ
れたが、現時点ではその機構は明確ではない。ここで
は、発明者が最も合理的と考えている機構について、以
下に説明する。
【0068】酸化膜上に白金膜を堆積して酸素雰囲気中
で加熱した場合、白金上で酸素分子が解離し、これが白
金/酸化膜界面に拡散し、さらに解離した酸素イオン
(O-またはO2-)が酸化膜中に注入される(H.Ko
bayashi, T.Yuasa, K.Yamana
ka, K.Yoshida, Y.Tadokoro,
ザ ジャーナル オブ ケミカル フィジックス
(J.Chem.Phys.)109巻、12号(19
98年)、4997ページ参照)。解離した酸素イオン
は反応性が高く、図10に模式的に示すように酸化膜中
のサブオキサイドやシリコンダングリングボンドなどの
欠陥と反応して欠陥準位を消滅させる。したがって、欠
陥準位を介して流れるリーク電流密度が減少すると考え
られる。
【0069】さらに、図11に模式的に示すように、白
金処理前に形成する絶縁膜が薄い場合には、白金処理に
よる酸化膜厚の均一性の向上もリーク電流の減少の原因
と考えられる。膜厚が不均一な絶縁膜に対して白金処理
を行う場合、絶縁膜中の電界の強度は、絶縁膜の膜厚に
反比例する。そのため、絶縁膜の膜厚の薄い部分で電界
が大きくなり、酸素イオンの移動が促進され酸化が促進
される。つまり、酸素イオンによる酸化は、絶縁膜の膜
厚が薄い部分で選択的に起こり、絶縁膜の膜厚が均一に
なる結果、リーク電流密度が減少すると考えられる。
【0070】以上、本発明の実施の形態について例を挙
げて説明したが、本発明は、上記実施の形態に限定され
ず本発明の技術的思想に基づき他の実施形態に適用する
ことができる。
【0071】たとえば、上記実施形態では半導体装置の
一例について説明したが、本発明は上記半導体装置に限
定されず、絶縁膜を備えるさまざまな半導体装置に適用
できる。
【0072】なお、別の見方によれば、本発明は絶縁膜
の膜質を改善する方法(絶縁膜の改質方法)を提供す
る。
【0073】
【発明の効果】以上説明したように、本発明の第1の半
導体装置の製造方法では、酸素を用いて絶縁膜中の欠陥
を終端するとともに絶縁膜の膜厚を均一化したのち、絶
縁膜をエッチングによって薄くすることによって、膜厚
が均一で薄く、膜質がよい絶縁膜を形成できる。また、
本発明の第2の半導体装置の製造方法では、酸素を用い
て絶縁膜中の欠陥を終端することによって膜質がよい絶
縁膜を形成できる。したがって、第1および第2の半導
体装置の製造方法によれば、高温加熱を用いずに絶縁膜
を改質することができ、特性が良好な半導体装置を製造
できる。
【0074】以上のように、本発明の半導体装置の製造
方法では、高温加熱を用いずに絶縁膜を流れるリーク電
流密度を低減させることが可能であり、金属−絶縁膜−
半導体デバイス、とりわけMOSデバイスや薄膜トラン
ジスタ(TFT)の高性能化を実現することができる。
【0075】また本発明のさらに好ましい半導体装置の
製造方法によれば、半導体膜を600℃以上の高温に曝
すことなく、300℃〜400℃程度の低温で、界面特
性にすぐれた高品質の極薄絶縁膜を膜厚制御性よく形成
することができ、熱履歴を問題にすることなく高品質の
極薄ゲート絶縁膜を形成することができる。さらに本発
明の如き絶縁膜の改質方法を多結晶シリコン上、非晶質
シリコン上に応用することにより、高性能の容量を形成
することが可能になる。
【図面の簡単な説明】
【図1】 本発明の半導体装置の製造方法について一例
を示す工程図である。
【図2】 本発明の半導体装置の製造方法について他の
一例を示す工程図である。
【図3】 本発明の半導体装置の製造方法についてその
他の一例を示す工程図である。
【図4】 白金処理の有無によるXPSスペクトルの違
いの一例を表すグラフである。
【図5】 白金処理の有無によるI−Vカーブの違いの
一例を表すグラフである。
【図6】 白金処理の有無によるXPSスペクトルの違
いの他の一例を表すグラフである。
【図7】 白金処理の有無によるI−Vカーブの違いの
他の一例を表すグラフである。
【図8】 本発明の半導体装置の製造方法で製造したM
OSキャパシタについて電気容量−電圧特性を示すグラ
フである。
【図9】 本発明の半導体装置の製造方法でMOSFE
Tを製造した一例について製造工程を示す工程図であ
る。
【図10】 本発明の半導体装置の製造方法における絶
縁膜の改質の機構を説明する模式図である。
【図11】 本発明の半導体装置の製造方法における絶
縁膜の改質の機構を説明する模式図である。
【符号の説明】
11 半導体膜 12 第1の絶縁膜 13 金属膜 14 絶縁酸化膜 15 第2の絶縁膜 16 第3の絶縁膜 22 絶縁膜 22a 改質された絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/94 Fターム(参考) 5F038 AC03 AC05 AC15 AC18 EZ02 EZ14 EZ15 EZ16 EZ17 EZ20 5F040 DC03 EC01 EC04 EF02 EK01 FA05 FB02 FC11 5F058 BA01 BA11 BB01 BB02 BC02 BC03 BF62 BF63 BH01

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 半導体膜上に第1の絶縁膜を形成する第
    1の工程と、 前記第1の絶縁膜上に酸素透過機能を有する金属膜を形
    成する第2の工程と、 前記金属膜が形成された前記半導体膜を酸化雰囲気中で
    加熱することによって前記半導体膜のうち前記第1の絶
    縁膜側の一部を酸化して絶縁酸化膜を形成し、前記第1
    の絶縁膜よりも膜厚が厚い第2の絶縁膜を形成する第3
    の工程と、 前記金属膜と前記第2の絶縁膜の一部とをエッチングす
    ることによって前記第2の絶縁膜よりも膜厚が薄い第3
    の絶縁膜を形成する第4の工程とを含むことを特徴とす
    る半導体装置の製造方法。
  2. 【請求項2】 前記第1の絶縁膜の平均膜厚が2nm以
    下である請求項1に記載の半導体装置の製造方法。
  3. 【請求項3】 半導体膜上に絶縁膜を形成する第1の工
    程と、 前記絶縁膜上に、酸素透過機能を有する金属膜を形成す
    る第2の工程と、 前記金属膜が形成された前記半導体膜を酸化雰囲気中で
    加熱することによって前記絶縁膜の欠陥を終端する第3
    の工程とを含むことを特徴とする半導体装置の製造方
    法。
  4. 【請求項4】 前記絶縁膜中の平均膜厚が2.5nm〜
    200nmの範囲内である請求項3に記載の半導体装置
    の製造方法。
  5. 【請求項5】 前記金属膜が、白金およびパラジウムか
    ら選ばれる少なくとも1つからなる請求項1ないし4の
    いずれかに記載の半導体装置の製造方法。
  6. 【請求項6】 前記金属膜の平均膜厚が0.5nm〜3
    0nmの範囲内である請求項5に記載の半導体装置の製
    造方法。
  7. 【請求項7】 前記第1の工程の前に、前記半導体膜の
    表面の自然酸化膜または不純物を除去する工程をさらに
    含む請求項1ないし4のいずれかに記載の半導体装置の
    製造方法。
  8. 【請求項8】 前記絶縁膜が、二酸化シリコン(SiO
    2)、四窒化三シリコン(Si34)、シリコンオキシ
    ナイトライド、二酸化チタン(TiO2)、五酸化タン
    タル(Ta25)、BST(BaSrTiO3)、ST
    O(SrTiO3)、およびPZT(PbZrXTi1-X
    3(ただし、0<X<1))から選ばれる少なくとも
    1つからなる請求項1ないし4のいずれかに記載の半導
    体装置の製造方法。
  9. 【請求項9】 前記第2の工程において、前記金属膜を
    蒸着法によって形成する請求項1ないし4のいずれかに
    記載の半導体装置の製造方法。
  10. 【請求項10】 前記半導体膜が、シリコン、砒化ガリ
    ウムおよびリン化インジウムから選ばれる少なくとも1
    つからなる請求項1ないし4のいずれかに記載の半導体
    装置の製造方法。
  11. 【請求項11】 前記第3の工程において、前記酸化雰
    囲気は、酸素ガス、オゾンガス、水蒸気、一酸化二窒素
    および一酸化窒素から選ばれる少なくとも1つを含むガ
    ス雰囲気である請求項1ないし4のいずれかに記載の半
    導体装置の製造方法。
  12. 【請求項12】 前記ガス雰囲気は、非反応性ガスをさ
    らに含む請求項11に記載の半導体装置の製造方法。
  13. 【請求項13】 前記第3の工程において、前記半導体
    膜を酸化雰囲気中で25℃以上600℃以下の温度に加
    熱する請求項1ないし4のいずれかに記載の半導体装置
    の製造方法。
JP2000245924A 2000-08-14 2000-08-14 半導体装置の製造方法 Expired - Fee Related JP3786569B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000245924A JP3786569B2 (ja) 2000-08-14 2000-08-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000245924A JP3786569B2 (ja) 2000-08-14 2000-08-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002057154A true JP2002057154A (ja) 2002-02-22
JP3786569B2 JP3786569B2 (ja) 2006-06-14

Family

ID=18736353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000245924A Expired - Fee Related JP3786569B2 (ja) 2000-08-14 2000-08-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3786569B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003079456A1 (fr) * 2002-03-20 2003-09-25 Japan Science And Technology Corporation Procede de production d'un substrat et d'un dispositif semi-conducteur par traitement au plasma
JP2006114837A (ja) * 2004-10-18 2006-04-27 Sharp Corp 半導体装置の製造方法
US7157383B2 (en) 2002-05-24 2007-01-02 Japan Science And Technology Agency Method for forming silicon dioxide film on silicon substrate, method for forming oxide film on semiconductor substrate, and method for producing semiconductor device
US7595230B2 (en) 2004-02-16 2009-09-29 Sharp Kabushiki Kaisha Thin film transistor, method of manufacturing same, display device, method of modifying an oxide film, method of forming an oxide film, semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device
US7674710B2 (en) * 2006-11-20 2010-03-09 Tokyo Electron Limited Method of integrating metal-containing films into semiconductor devices
US7745318B2 (en) 2005-01-28 2010-06-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2010199058A (ja) * 2009-01-28 2010-09-09 Ngk Insulators Ltd 反応装置、及び、反応装置の製造方法
JP2013062530A (ja) * 2008-12-11 2013-04-04 Air Products & Chemicals Inc 有機シリケート材料からの炭素の除去方法
KR20160114493A (ko) * 2014-08-08 2016-10-05 삼성전자주식회사 전계 효과 트랜지스터 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355921A (ja) * 1990-08-24 1992-12-09 Seiko Epson Corp 半導体装置の製造方法
JPH0945679A (ja) * 1995-08-01 1997-02-14 Matsushita Electron Corp 半導体及び半導体基板表面の酸化膜の形成方法
JPH1167756A (ja) * 1997-08-25 1999-03-09 Sharp Corp 半導体基板表面の酸化膜の形成処理方法
JPH11150246A (ja) * 1997-11-19 1999-06-02 Oki Electric Ind Co Ltd 半導体装置のキャパシタ絶縁膜およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355921A (ja) * 1990-08-24 1992-12-09 Seiko Epson Corp 半導体装置の製造方法
JPH0945679A (ja) * 1995-08-01 1997-02-14 Matsushita Electron Corp 半導体及び半導体基板表面の酸化膜の形成方法
JPH1167756A (ja) * 1997-08-25 1999-03-09 Sharp Corp 半導体基板表面の酸化膜の形成処理方法
JPH11150246A (ja) * 1997-11-19 1999-06-02 Oki Electric Ind Co Ltd 半導体装置のキャパシタ絶縁膜およびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003079456A1 (fr) * 2002-03-20 2003-09-25 Japan Science And Technology Corporation Procede de production d'un substrat et d'un dispositif semi-conducteur par traitement au plasma
US7157383B2 (en) 2002-05-24 2007-01-02 Japan Science And Technology Agency Method for forming silicon dioxide film on silicon substrate, method for forming oxide film on semiconductor substrate, and method for producing semiconductor device
US8039403B2 (en) 2004-02-16 2011-10-18 Sharp Kabushiki Kaisha Thin film transistor, method of manufacturing same, display device, method of modifying an oxide film, method of forming an oxide film, semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device
US7595230B2 (en) 2004-02-16 2009-09-29 Sharp Kabushiki Kaisha Thin film transistor, method of manufacturing same, display device, method of modifying an oxide film, method of forming an oxide film, semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device
JP2006114837A (ja) * 2004-10-18 2006-04-27 Sharp Corp 半導体装置の製造方法
US7745318B2 (en) 2005-01-28 2010-06-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US7674710B2 (en) * 2006-11-20 2010-03-09 Tokyo Electron Limited Method of integrating metal-containing films into semiconductor devices
JP2013211592A (ja) * 2008-12-11 2013-10-10 Air Products & Chemicals Inc 有機シリケート材料からの炭素の除去方法
JP2013062530A (ja) * 2008-12-11 2013-04-04 Air Products & Chemicals Inc 有機シリケート材料からの炭素の除去方法
JP2010199058A (ja) * 2009-01-28 2010-09-09 Ngk Insulators Ltd 反応装置、及び、反応装置の製造方法
US8900760B2 (en) 2009-01-28 2014-12-02 Ngk Insulators, Ltd. Reactor and producing method of the same
KR20160114493A (ko) * 2014-08-08 2016-10-05 삼성전자주식회사 전계 효과 트랜지스터 및 이의 제조 방법
KR102350688B1 (ko) * 2014-08-08 2022-01-12 삼성전자주식회사 전계 효과 트랜지스터 및 이의 제조 방법

Also Published As

Publication number Publication date
JP3786569B2 (ja) 2006-06-14

Similar Documents

Publication Publication Date Title
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法
KR100391840B1 (ko) 반도체기판표면상의절연막형성방법및그형성장치
KR100741442B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
US20020142616A1 (en) Method for improved fabrication of salicide structures
WO2003100844A1 (fr) Procede de formation d'un film de dioxyde de silicium sur un substrat de silicium, procede de formation d'un film d'oxyde sur un substrat semi-conducteur, et procede de production d'un dispositif a semi-conducteurs
JPH09106971A (ja) 半導体デバイスの製造方法
JP2011014824A (ja) 半導体装置の製造方法
US6689645B2 (en) Method of surface treatment on the improvement of electrical properties for doped silicon oxides (SiO2) films
JP3786569B2 (ja) 半導体装置の製造方法
JP3593340B2 (ja) 集積回路デバイスの製造方法
US6372581B1 (en) Process for nitriding the gate oxide layer of a semiconductor device and device obtained
WO2007010921A1 (ja) 酸化膜の形成方法並びにその酸化膜を備えた半導体装置及びその製造方法
JP2001217415A (ja) 半導体装置の製造方法
JP3589801B2 (ja) 半導体基板表面の酸化膜の形成方法
JP3571160B2 (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
JP3917282B2 (ja) 半導体基板表面の絶縁膜の形成方法
JP2005311303A (ja) 薄膜トランジスタおよびその製造方法、表示装置、酸化膜の改質方法
JP3533377B2 (ja) 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法
JP4372732B2 (ja) 薄膜トランジスタの製造方法および酸化膜の改質方法
US4840917A (en) Method of interface state reduction in MNOS capacitors
KR20060072498A (ko) 반도체 소자와 그의 제조방법
JPH11176828A (ja) シリコン酸化膜の形成方法
JPH09129872A (ja) 半導体素子の製造方法
JPH11135508A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060320

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees