JPH04355921A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04355921A
JPH04355921A JP17423091A JP17423091A JPH04355921A JP H04355921 A JPH04355921 A JP H04355921A JP 17423091 A JP17423091 A JP 17423091A JP 17423091 A JP17423091 A JP 17423091A JP H04355921 A JPH04355921 A JP H04355921A
Authority
JP
Japan
Prior art keywords
oxide film
cleaning
solution
semiconductor device
natural oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17423091A
Other languages
English (en)
Other versions
JP3151864B2 (ja
Inventor
Juri Kato
樹理 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP17423091A priority Critical patent/JP3151864B2/ja
Publication of JPH04355921A publication Critical patent/JPH04355921A/ja
Application granted granted Critical
Publication of JP3151864B2 publication Critical patent/JP3151864B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にMOSFET(MOS型電界効果トランジス
タ)やTFT(薄膜トランジスタ)等に設ける薄いゲー
ト絶縁膜の形成方法に適用して好適なプロセスを主とす
る半導体装置の製造方法に関するものである。
【0002】
【従来の技術】従来から、シリコン(以後Siと記す)
基板又はSi薄膜を基体として構成される半導体装置に
はMOSFETやTFT等がある。これらの半導体装置
の形成段階すなわち製造工程中において、例えばゲート
絶縁膜(Si酸化膜:Sio2 膜)の形成前に行われ
るSi表面のウエット洗浄には希フッ化水素酸液やアン
モニア過水液が使用されている。
【0003】ここで、希フッ化水素酸液は、希フッ酸液
と通称されているが、フッ化水素HFの水溶液であり、
以後希HF液と略記する。また、アンモニア過水は、ア
ンモニア水NH4 OH(あるいはアンモニアNH3 
)及び過酸化水素H2 O2 の混合水溶液であり、以
後はAPM(Ammonia  Peroxide  
Mixtureの略)液と略記するそして、上述のよう
な従来の洗浄プロセスにおいて、洗浄後のSiの表面状
態は最終洗浄の使用液によって特徴(決定)づけられる
ことが知られている。すなわち、最終洗浄に希HF液を
用いた場合には、Si表面はHF洗浄で特徴づけられる
自然酸化膜と表面汚染が、また、最終洗浄がAPM液を
用いた場合はAPM洗浄で特徴づけられる自然酸化膜と
表面汚染層が形成される。APMの洗浄の場合には、完
全に清浄なSi表面は得られず、約10A(Aはオング
ストローム)以下の厚さを有する自然酸化膜が残存し、
かつその中に何らかの特徴的な表面が存在しているのが
実状である。
【0004】
【発明が解決しようとする課題】上述のような半導体装
置の製造方法における従来のSi表面の洗浄工程では、
洗浄液として用いるAPM液や希HF液のようにゆるや
かなエッチング液の違いによる各プロセスによって、そ
れぞれ特徴的な自然酸化膜の形成とそれに付随する表面
汚染層の存在があり、以下に述べるような問題が指摘さ
れる。
【0005】自然酸化膜の形成はやむを得ないとしても
、表面のミクロ的な形態特性をみると、まず、HF最終
洗浄ではSi表面が疎水性で、かつパーティクル付着が
多いという不具合がある。一方、APM洗浄では、パー
ティクル除去効果が大きく、Si表面は親水性で、かつ
パーティクル付着がしにくいという利点があるものの、
FeやAlの金属汚染が大きいという欠点がある。 特に、この金属汚染の存在は、この状態のSi表面に例
えばゲート酸化膜を形成した場合の決定的な障害となる
ものである。
【0006】すなわち、MOSFETやメモリ用のMO
Sキャパシタのゲート酸化膜の厚さは年々薄くなってき
ていて、ことにMOSキャパシタの場合は単位面積当り
の容量を稼ぐために薄くせざるを得ないようになってお
り、酸化膜の厚さは100A前後となってきたのが現状
である。このため、上述のような表面汚染は酸化膜の絶
縁耐圧不良を誘発しやすくなるので、表面金属汚染のな
い無欠陥の薄い酸化膜の形成が必要であり、その実現が
要望されていた。
【0007】本発明は上述のような課題を解決するため
になされたもので、(a)パーティクルの付着が少なく
、(b)表面汚染がなく、かつ、(c)Si表面を親水
性に制御できる洗浄方法を主として構成する半導体装置
の製造方法を提供することを目的とするものである。
【0008】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、Si基板又はSi薄膜を基体として構成
する半導体装置のSi表面をAPM液を用いて洗浄する
第1の洗浄工程と、ついで、希HF液を用いて洗浄する
第2の洗浄工程と、この洗浄表面を熱酸化するSi酸化
膜形成工程とを有するものである。この場合、上述の希
HF液にはH2 O2 を含有させてもよい。また、上
述の第2の洗浄工程は第1の洗浄工程によって形成され
たSi表面上の自然酸化膜を表面から20〜80%をエ
ッチング除去することが望ましい。
【0009】
【作用】本発明においては、APM液の洗浄についで、
希HF液洗浄を行ったのち熱酸化工程に入るようになっ
ている。したがって、基本的には、APM洗浄によって
生じた自然酸化膜の表面近傍の汚染領域を希HF液で除
去することにより、熱酸化膜形成のためのSi基板表面
保護としての汚染のない自然酸化膜を残存させ、この保
護膜の下に熱酸化膜を形成することにより良質の薄いS
i酸化膜を得る段取りが得られる。
【0010】より具体的には、APM液の洗浄によりパ
ーティクルを除去し、約10A程度の自然酸化膜をSi
表面に形成後、希HF洗浄により自然酸化膜の金属汚染
領域である表面層を約3A程度除去することにより、ク
リーンな自然酸化膜を数A残存させている。このため希
HF洗浄後もSi表面は親水性を示しパーティクル付着
は回避できる。このため、パーティクル付着や汚染のな
い親水性を持つSi表面洗浄が可能になる。すなわち、
APM液洗浄による表面汚染が、自然酸化膜の最表面(
〜3A)領域にのみ存在することの発見に基づき、この
汚染最表面層のみを希HF液で除去する点が本発明によ
る半導体装置の製造方法の特徴となっている。
【0011】
【実施例】以下、実施例を用いて本発明による半導体装
置の製造方法を説明する。図1〜図3は本発明による半
導体装置の製造(洗浄)工程断面図である。
【0012】図1において、LSIの形成プロセス中の
Si基板1を、APM液(NH4 OH:H2 O2 
:H2 O=1:1:6、60℃)で3分間処理した後
、Si基板1表面には、約10Aの自然酸化膜下層2及
び最表面層3が形成される。ついで、図2において、希
HF液(HF:H2 O=1:200、23.5℃)に
よる5秒のエッチング処理により、この自然酸化膜の最
表面層3が除去される。後に示すように、最表面層3に
はAlやFeの金属汚染が存在し、自然酸化膜下層2は
クリーンな自然酸化膜となっている。
【0013】ついで、図2の状態のSi基板1の熱酸化
を行い、図3に示すように、熱酸化膜4及び熱酸化膜の
最表面層5が合計してほぼ100A形成する。
【0014】後に示すように、この熱酸化膜の最表面層
5の厚さは約3Aであるが、この最表面層5の領域は前
洗浄により形成された自然酸化膜の影響を受け、Alと
それに伴う負のチャージが存在している。このチャージ
が存在する最表面層5を、希HF液(HF:H2 O=
1:200)を用いて、10秒の処理で除去する。これ
により、図1の前洗浄により特徴的に形成された自然酸
化膜3に存在していた汚染やチャージの混入がないクリ
ーンな熱酸化膜が形成できる。この熱酸化膜は、MOS
FETやTFTのゲート絶縁薄膜に用いると特に有効で
ある。
【0015】なお、上記の最終の希HF液洗浄に用いた
希HF液の代りに、HF:H2 O2 :H2 O=1
:1:200のHFとH2 O2 の混合水溶液を用い
ると、熱酸化膜の最表面層5及び熱酸化膜4をよりソフ
トにエッチングする洗浄が可能となり、表面から20〜
80%の熱酸化膜を任意の厚さにエッチング除去する制
御が可能となる。
【0016】つぎに、上述のクリーンさの度合いについ
て種々検討実験を行った結果について説明する。
【0017】図4は前洗浄で形成された自然酸化膜厚と
Siウェハーのキャリアのライフタイムとの関係を示す
線図である。図において、(100)N型Si基板を、
APM液(NH4 OH:H2 O2 :H2 O=1
:1:6、60℃)で3分間処理した自然酸化膜厚10
AのSiウェハーをアンモニア過水洗浄後、希HF液(
HF:H2 O=1:200)により自然酸化膜の表面
を除去し、残った自然酸化膜が4〜8Aの範囲の膜厚を
有するSiウェハーについて、各々ドライ酸化(100
0℃  Dry  O2   60分)処理後、μ波反
射を用いて、Siウェハー中のキャリアのライフタイム
を測定した結果である。縦軸はライフタイム(μsec
)、下の横軸はAPM液または希HF液で洗浄後のウェ
ハー表面の残存自然酸化膜厚である。また、上の横軸は
HF液により除去された酸化膜厚を示す。
【0018】図4から明らかなように、APM液洗浄後
のライフタイムは〜100μsecと小さく、深い準位
を形成する金属汚染が洗浄で生じていることを示してい
る。一方、希HF液により自然酸化膜を約3A程度除去
した場合は、ライフタイムは〜400μsecを超え、
完全に希HF液にて自然酸化膜を除去した場合のライフ
タイムに等しい。また、2A程度の除去でもライフタイ
ムは〜400μsec弱と回復している。すなわち、A
PM液洗浄後の自然酸化膜では、この自然酸化膜の最表
面層約3Aの領域に汚染が局在していると考えられる。 このため20%程度の表面自然酸化膜を除去すれば汚染
が回避できる。
【0019】図5は前洗浄で形成された自然酸化膜厚と
酸化膜中の固定電荷(Qox)との関係を示す線図であ
る。図において、前洗浄条件及び横軸は図4と同様であ
り、縦軸は、前に述べたと同様に、APM液または希H
F液で洗浄したSiウェハーについて、ドライ酸化(9
00℃  Dry  O2   15分)処理後、SP
V法(Surface  Photo  Voltag
e法)により測定した酸化膜中の固定電荷(Qox)を
示す。
【0020】Qoxは、図5にみられるように、前洗浄
の効果が熱酸化膜最表面層約5Aに現れている。このチ
ャージの原因はまだ明らかになっていないものの、Al
が熱酸化膜の最表面に存在した場合には負の電荷を生じ
る。これは自然酸化膜中のAlSiOやOH基やO基の
存在によるものと考えられ、Si表面へのパーティクル
の付着しやすさの目安になるものと推測している。図5
からわかるように、APM液洗浄ウェハーでは、多量の
負のチャージが存在し、希HF液洗浄でこの自然酸化膜
を少しずつ除去した場合、除去量にほぼ比例して負のチ
ャージが減少する。すなわわち、負のチャージの原因と
なるAlや他の物質は、APM液洗浄後の自然酸化膜の
深さ方向にほぼ均一に存在することを意味する。
【0021】これは、洗浄時のSi表面のチャージが関
与するパーティクルの付着しにくさについては、この自
然酸化膜の最表面層3A程度を除去しても変化が小さい
ことを意味する。また、Si−O−SiやSi−O−H
基が残りの自然酸化膜に存在するため、Si表面は親水
性を示すと考えられる。Si基板を親水性に保つために
は、APM洗浄において形成された自然酸化膜の20%
以上の確保が必要と推定する。
【0022】これに関連して、負のチャージの原因とな
る不純物質としてFeを例にとった場合、Feの存在量
とQoxとの関係について検討した結果を説明する。図
6は酸化膜中のFe濃度と固定電荷Qoxとの関係を示
す線図である。図において、横軸はFe濃度、縦軸は固
定電荷である。
【0023】図6から明らかなように、Si基板表面上
のFe不純物存在(汚染)量の増加に伴い、Si基板表
面上の自然酸化膜中の負の電荷が増加している。すなわ
ち、Feは、自然酸化膜中に取り込まれると負の電荷を
(呈)すると考えられる。また、Feの汚染量が101
1cm−2以下でも負の電荷量は変化している。このこ
とから、表面光電圧(SPV)を用いた測定から、Si
基板表面の自然酸化膜中の1010cm−2オーダーの
Fe原子が検出できることがわかる。そして、Qoxと
負のチャージを呈する不純物(物質)の量とは良好な対
応関係が存在することが認められた。なお、熱酸化膜F
eは熱酸化膜中に取り込まれるものの、Feは負のチャ
ージの原因にはならない。
【0024】図7は熱酸化膜厚と固定電荷Qoxとの関
係を示す線図である。(100)N型Si基板を、AP
M液(NH4 OH:H2 O2 :H2 O=1:1
:6、60℃)で3分間洗浄後、熱酸化膜(Dry  
O2   900℃  15min処理)を厚さ75A
形成したSiウェハーについて、SPV法によりQox
を評価した。次に、希HF液(HF:H2 O=1:2
00)により熱酸化膜を少しずつエッチング除去した試
料毎にQoxを評価している。図7の下の横軸は熱酸化
後またはHFエッチング後の残存熱酸化膜厚を示し、上
の横軸は希HF液により除去された酸化膜厚である。縦
軸は各試料の熱酸化膜のQoxを示す。
【0025】図7から明らかなように、負のチャージは
熱酸化膜表面層(〜5A)の領域に存在する。この熱酸
化膜最表面層のチャージは、酸化前洗浄に依存し、AP
M液洗浄では図7に示すように負のチャージを示し、図
には示さないが、HF洗浄や塩酸過水洗浄においては正
のチャージを持つ。いずれの場合にもチャージは熱酸化
膜最表面層に存在することから、酸化前洗浄により生じ
た自然酸化膜は、熱酸化後も熱酸化膜最表面層に残存し
Qoxの原因となっていると考えられる。APM洗浄で
は、熱酸化膜の最表面にAlが存在し、この最表面のA
lが負のチャージの原因になっていることがわかってい
る。
【0026】なお、上記実施例においてはSi基板に酸
化膜を形成する場合についての説明が、Si薄膜上に形
成する場合の洗浄方法についても同様に適用できること
はいうまでもない。
【0027】
【発明の効果】以上説明したように、本発明による半導
体装置の製造方法によれば、アンモニア過水洗浄でパー
ティクル除去し、次の希HF液洗浄により、アンモニア
過水洗浄で形成された自然酸化膜の汚染層(表面)の約
20%以上を除去しクリーンな自然酸化膜(SiOx)
を(少なくとも自然酸化膜の下層20%以上)残存させ
、その後、熱酸化して薄い酸化膜を形成している。さら
に、熱酸化膜の最表面に存在する該自然酸化膜成分(S
iOx)を希HF液で除去するものである。このため、
本発明では、パーティクルや汚染付着の生じない、かつ
、自然酸化膜中の汚染物質成分のないクリーンな高信頼
性なSiO2 膜を得ることができる。従って、MOS
FETやTFTからなるLSIに適用した場合の高信頼
性を実現できる製造方法を確立できる効果がある。
【図面の簡単な説明】
【図1】本発明による半導体装置の製造方法中の第1の
洗浄工程を説明する工程断面図である。
【図2】図1につづく第2の洗浄工程を説明する工程断
面図である。
【図3】図2につづく熱酸化工程後を説明する工程断面
図である。
【図4】本発明の前洗浄で形成された自然酸化膜厚とラ
イフタイムとの関係を示す線図である。
【図5】本発明による自然酸化膜と酸化膜中の固定電荷
との関係を示す線図である。
【図6】本発明による酸化膜中のFe濃度と固定電荷と
の関係を示す線図である。
【図7】本発明による熱酸化膜と固定電荷との関係を示
す線図である。
【符号の説明】
1  Si基板 2  自然酸化膜下層 3  自然酸化膜最表面層 4  熱酸化膜 5  熱酸化膜の最表面層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  シリコン基板又はシリコン薄膜を基体
    として構成している半導体装置の製造方法において、は
    じめに、シリコン表面をアンモニア過水液を用いて洗浄
    する第1の洗浄工程と、ついで、希フッ化水素酸液を用
    いて洗浄する第2の洗浄工程と、この洗浄された前記シ
    リコン表面を熱酸化するシリコン酸化膜形成工程とを有
    することを特徴とする半導体装置の製造方法。
  2. 【請求項2】  希フッ化水素酸液は過酸化水素水を含
    有していることを特徴とする請求項1記載の半導体装置
    の製造方法。
  3. 【請求項3】  希フッ化水素酸液を用いた第2の洗浄
    工程は、アンモニア過水液を用いた第1の洗浄工程によ
    って形成されたシリコン表面の自然酸化膜の表面層の1
    オングストローム以上8オングストローム以下をエッチ
    ング除去し、表面を親水性に保つものであることを特徴
    とする請求項1又は2記載の半導体装置の製造方法。
JP17423091A 1990-08-24 1991-07-16 半導体装置の製造方法 Expired - Fee Related JP3151864B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17423091A JP3151864B2 (ja) 1990-08-24 1991-07-16 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-223835 1990-08-24
JP22383590 1990-08-24
JP17423091A JP3151864B2 (ja) 1990-08-24 1991-07-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04355921A true JPH04355921A (ja) 1992-12-09
JP3151864B2 JP3151864B2 (ja) 2001-04-03

Family

ID=26495922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17423091A Expired - Fee Related JP3151864B2 (ja) 1990-08-24 1991-07-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3151864B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745603A (ja) * 1993-07-27 1995-02-14 Shin Etsu Handotai Co Ltd 半導体装置の製造方法及びその製造工程の管理方法
JPH09115869A (ja) * 1995-08-10 1997-05-02 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2001033644A (ja) * 1999-07-19 2001-02-09 Shin Etsu Chem Co Ltd 光導波路膜の製造方法
JP2002057154A (ja) * 2000-08-14 2002-02-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100443521B1 (ko) * 1996-10-30 2004-10-14 주식회사 하이닉스반도체 반도체디바이스의제조방법
JP2007500941A (ja) * 2003-07-31 2007-01-18 エフエスアイ インターナショナル インコーポレイテッド 高度に均一な酸化物層、とりわけ超薄層の調節された成長
WO2021225027A1 (ja) * 2020-05-08 2021-11-11 信越半導体株式会社 半導体基板の熱酸化膜形成方法
WO2021240948A1 (ja) * 2020-05-26 2021-12-02 信越半導体株式会社 半導体基板の熱酸化膜形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102043540B1 (ko) * 2018-01-27 2019-11-11 (주)삼성정밀 알루미늄 디스크와 마찰패드 결합구조

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745603A (ja) * 1993-07-27 1995-02-14 Shin Etsu Handotai Co Ltd 半導体装置の製造方法及びその製造工程の管理方法
JPH09115869A (ja) * 1995-08-10 1997-05-02 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
US5904574A (en) * 1995-08-10 1999-05-18 Seiko Epson Corporation Process of making semiconductor device and improved semiconductor device
KR100443521B1 (ko) * 1996-10-30 2004-10-14 주식회사 하이닉스반도체 반도체디바이스의제조방법
JP2001033644A (ja) * 1999-07-19 2001-02-09 Shin Etsu Chem Co Ltd 光導波路膜の製造方法
JP2002057154A (ja) * 2000-08-14 2002-02-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007500941A (ja) * 2003-07-31 2007-01-18 エフエスアイ インターナショナル インコーポレイテッド 高度に均一な酸化物層、とりわけ超薄層の調節された成長
WO2021225027A1 (ja) * 2020-05-08 2021-11-11 信越半導体株式会社 半導体基板の熱酸化膜形成方法
JP2022002285A (ja) * 2020-05-08 2022-01-06 信越半導体株式会社 半導体基板の熱酸化膜形成方法
WO2021240948A1 (ja) * 2020-05-26 2021-12-02 信越半導体株式会社 半導体基板の熱酸化膜形成方法
JP2022002286A (ja) * 2020-05-26 2022-01-06 信越半導体株式会社 半導体基板の熱酸化膜形成方法

Also Published As

Publication number Publication date
JP3151864B2 (ja) 2001-04-03

Similar Documents

Publication Publication Date Title
US5229334A (en) Method of forming a gate insulating film involving a step of cleaning using an ammonia-peroxide solution
US5942131A (en) Treatment of a surface having an expose silicon/silica interface
JP5570680B2 (ja) 室温共有結合方法
JP5619872B2 (ja) シリコンオンインシュレータ基板を薄化する方法
JP2001319918A (ja) 基板表面の処理方法、半導体素子向け基板表面の処理方法
KR19980042006A (ko) 메가소닉 필드존재하에서 희석한 화학 부식액을 사용한SiO₂에치속도 제어 방법
JPH09115869A (ja) 半導体装置の製造方法及び半導体装置
JP4162211B2 (ja) シリコンウエハの洗浄方法および洗浄されたシリコンウエハ
JPH04355921A (ja) 半導体装置の製造方法
US6521534B1 (en) Treatment of exposed silicon and silicon dioxide surfaces
JPH1187281A (ja) シリコンウエーハの洗浄方法
JP6760245B2 (ja) 薄膜soi層を有するsoiウェーハの製造方法
JP2002043435A (ja) システムオンチップの製造方法、半導体装置の製造方法
US5930650A (en) Method of etching silicon materials
JPH0521595A (ja) 半導体基板の洗浄方法
JPH0817775A (ja) 半導体装置の洗浄方法
JP3611142B2 (ja) 張り合わせウェーハおよびその製造方法
EP1132951A1 (en) Process of cleaning silicon prior to formation of the gate oxide
JPH08181094A (ja) 半導体基板表面の平坦化方法
JP4587646B2 (ja) 半導体装置の製造方法
JP2602598B2 (ja) 半導体基板の処理方法
JP2985253B2 (ja) 半導体装置の製造方法
JP2639008B2 (ja) 半導体基板の洗浄方法
JPS62118528A (ja) 半導体装置の処理方法
KR950001904A (ko) 게이트전극 형성방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees