KR100443521B1 - 반도체디바이스의제조방법 - Google Patents

Abstract

본 발명은 질화막을 완전하게 제거하여 반도체 디바이스의 제조 수율을 증대시킬 수 있는 세정 방법에 관한 것이다. 본 발명은 폴리실리콘막 상에 질화막이 형성된 반도체 디바이스에 있어서, 질화막을 H₃PO₄용액에 디핑하여 식각한 후, 질화막의 식각 공정시 폴리실리콘막의 표면에 발생된 워터-스포트를 제거하기 위하여 NH₄OH 용액에 소정 시간 디핑한다. 그리고 나서, 폴리실리콘막의 표면에 성장된 자연 산화막을 식각하기 위하여 BOE 용액에 소정 시간 디핑한다.

Description

반도체 디바이스의 제조 방법{Method for manufacturing a semiconductor device}

본 발명은 반도체 디바이스의 제조 방법에 관한 것으로, 보다 상세하게는, 폴리실리콘막 상에 형성된 질화막을 효과적으로 제거할 수 있는 세정 방법에 관한 것이다.

최근, 반도체 디바이스가 고집적화됨에 따라 반도체 소자를 활성 영역과 필드 영역으로 분리하기 위한 아이솔레이션 공정으로서, PBL(Poly Buffer LOCOS) 방법이 실시되고 있으며, 이것은, 웨이퍼 표면 상에 성장 저지층으로서 패드 산화막, 폴리실리콘막 및 질화막을 순차적으로 형성한 후, 식각 및 산화 공정을 실시하여 필드 영역을 성장시키는 방법이다.

아이솔레이션 공정이 완료되면, 반도체 디바이스의 활성 영역에 게이트 전극을 형성시키기 위해서 웨이퍼 표면 상에 형성된 성장 저지층을 제거해야 하며, 상기 성장 저지층은 식각 용액 및 탈이온수에 의한 세정 공정으로 제거한다.

도 1A 및 도 1B 는 종래 기술에 따른 반도체 디바이스의 세정 방법을 설명하기 위한 도면으로, 먼저, 도 1A 에 도시된 바와 같이, 웨이퍼(1)의 활성 영역에 패드 산화막(2), 폴리실리콘막(3) 및 질화막(4)을 순차적으로 형성하고, 이들을 성장저지층으로 하여 PBL 공정을 진행하여 필드 영역에 필드 산화막(2)을 형성한다.

PBL 공정을 완료한 후, 웨이퍼(1)의 활성 영역에 게이트 전극을 형성하기 위해서, 활성 영역에 형성되어진 성장 저지층들을 제거한다. 즉, 도 1B 에 도시된 바와 같이, 웨이퍼(1)를 약 175℃의 H₃PO₄에 디핑(Dipping)하여 식각한 후, 핫 탈이온수(Hot DI Water)및 콜드 탈이온수(Cold DI Water)로 린스(Rinse)하여 질화막(4)을 제거한다. 그리고 나서, 소정 식각 용액 및 탈이온수를 사용하여 폴리실리콘막(3) 및 패드 산화막(2)을 제거한다.

그러나, 상기와 같은 반도체 디바이스의 세정 방법은 웨이퍼를 H₃PO₄에 디핑하여 질화막을 식각한 후에 폴리실리콘막(4) 표면에 남아있는 H₃PO₄용액과 질화막의 잔여물을 세척하기 위해 탈이온수로 린스하는 과정에서, 폴리실리콘이 소수성을 갖는 특성으로 인하여, 폴리실리콘막(4) 표면에 워터 스포트(water spot : 6)가 발생되고, 이러한 워터 스포트가 폴리실리콘막(4)의 식각시 식각 장벽 역할을 한다. 그 결과, 폴리실리콘막(4)이 완전히 식각되지 않고, 식각후에도 남아있게 되어 소자의 제조 수율을 감소시키는 문제점이 있었다.

따라서, 본 발명의 목적은 폴리실리콘막 상에 형성된 질화막을 H₃PO₄및 탈이온수로 제거할 때, 폴리실리콘 표면에 발생된 워터 스포트를 NH₄OH 용액에 디핑시켜 제거한 후, 워터 스포트가 제거된 웨이퍼를 BOE 용액에 디핑시킴으로써, 이후, 폴리실리콘의 제거 효율을 향상시킬 수 있는 반도체 디바이스의 세정 방법을 제공하는 데 있다.

도 1A 내지 도 1B 는 종래 기술에 따른 반도체 디바이스의 세정 방법을 설명하기 위한 도면.

도 2A 내지 도 2F는 본 발명에 따른 반도체 디바이스의 세정 방법을 설명하기 위한 도면.

* 도면의 주요부분에 대한 부호의 설명 *

11 : 웨이퍼 12 : 필드 산화막

13 : 패드 산화막 14 : 폴리실리콘막

15 : 질화막 16 : 워터 스포트

상기와 같은 목적은, 웨이퍼의 폴리실리콘막 상에 질화막이 형성된 반도체 디바이스에 있어서, 질화막을 H₃PO₄용액에 디핑하여 식각하는 단계; 상기 질화막의 식각 공정시 폴리실리콘막의 표면에 발생된 워터-스포트를 제거하기 위하여 NH₄OH 용액에 소정 시간 디핑하는 단계; 및 폴리실리콘막의 표면에 성장된 자연 산화막을 제거하기 위하여 BOE 용액에 소정 시간 디핑하는 단계를 포함하는 것을 특징으로 하는 본 발명에 따른 반도체 디바이스의 세정 방법에 의하여 달성된다.

본 발명에 따르면, H₃PO₄에 의한 질화막의 제거후, 폴리실리콘막 표면에 발생된 워터-스포트로를 NH₄OH 용액으로 제거함으로써, 이후, 폴리실리콘막의 제거효율을 높여 디바이스의 안정화와 제조 수율을 증대시킬 수 있다.

[실시예]

이하, 명세서에 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

도 2A 내지 도 2C 는 본 발명에 따른 반도체 디바이스의 세정 방법을 순차적으로 나타낸 것으로, 먼저, 도 2A 에 도시된 바와 같이, 웨이퍼(11)의 활성 영역에 패드 산화막(13), 폴리실리콘막(14) 및 질화막(15)을 순차적으로 형성하고, 이 층들을 성장저지층으로 하여 PBL 공정을 진행하여 필드 영역에 필드 산화막(2)을 형성한다. PBL 방식에 의한 필드 산화막(2)의 형성시, 웨이퍼(11)의 질화막 상부(15)에는 매우 얇은 두께의 산화물(도시되지 않음)층이 발생될 수 있기 때문에, 이러한 산화물층을 제거하기 위하여 100 : 1 BOE 용액에 약 3분간 디핑한다.

산화물을 제거한 후, 웨이퍼(11)를 약 175℃의 H₃PO₄에 약 60분간 디핑시켜 질화막(15)을 식각하고, 계속해서, 웨이퍼(11) 표면 상의 질화막(15)의 잔여물 및 H₃PO₄를 세척하기 위해 핫 탈이온수로 린스 공정을 실시한다.

도 2B 에 도시된 바와 같이, 폴리실리콘막(14) 표면에 폴리실리콘이 소수성을 갖는 특성으로 인하여, 워터 스포트(14)가 발생된다.

도 2C 에 도시된 바와 같이, 워터 스포트(16)를 제거하기 위하여 웨이퍼(11)를 NH₄OH 용액에 약 10분간 디핑시킨다. 이 때, 워터-스포트(16)가 제거된 폴리실리콘막(14)의 표면에는 NH₄OH 용액에 의한 세정시 자연 산화막(도시되지 않음)이 성장된다. 이러한, 자연 산화막을 제거하기 위하여 100 : 1 의 BOE 용액에 재차 약 60초간 디핑을 실시하여, 깨끗한 폴리실리콘막(14)의 표면을 얻는다.

상기된 바와 같이, 본 발명에 따른 반도체 디바이스의 제조 방법은, 웨이퍼의 폴리실리콘막 상에 질화막이 형성된 반도체 디바이스에 있어서, H₃PO₄용액으로 질화막을 식각할 때, 폴리실리콘막의 표면에 발생된 워터-스포트는 NH₄OH로 제거하고, 이 때, 발생된 자연 산화막은 BOE 용액으로 제거함으로써, 반도체 디바이스의 안정화와 제조 수율을 향상시킬 수 있다.

Claims (5)

1. 웨이퍼의 폴리실리콘막 상에 질화막이 형성된 반도체 디바이스에 있어서, 질화막을 H₃PO₄용액에 디핑하여 식각하는 단계; 상기 질화막의 식각 공정시 폴리실리콘막의 표면에 발생된 워터-스포트를 제거하기 위하여 NH₄OH 용액에 소정 시간 디핑하는 단계; 및 폴리실리콘막의 표면에 성장된 자연 산화막을 제거하기 위하여 BOE 용액에 소정 시간 디핑하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
2. 제 1 항에 있어서, 상기 폴리실리콘 표면에 발생된 워터-스포트를 제거하도록 NH₄OH 용액에 약 10분간 디핑하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
3. 제 1 항에 있어서, 상기 자연 산화막을 제거하기 위하여 100 : 1 BOE에 약 60초간 디핑하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
4. 제 1 항에 있어서, 상기 질화막을 식각하기 전에 질화막 상의 산화물을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
5. 제 4 항에 있어서, 상기 산화물은 BOE 용액에 3분간 디핑하여 제거하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.