JPS60257124A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60257124A JPS60257124A JP59112274A JP11227484A JPS60257124A JP S60257124 A JPS60257124 A JP S60257124A JP 59112274 A JP59112274 A JP 59112274A JP 11227484 A JP11227484 A JP 11227484A JP S60257124 A JPS60257124 A JP S60257124A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- substrate
- semiconductor
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 230000006698 induction Effects 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 14
- 239000012212 insulator Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 3
- 229920006254 polymer film Polymers 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 6
- 230000008018 melting Effects 0.000 abstract description 4
- 238000002844 melting Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 84
- 238000004544 sputter deposition Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005597 polymer membrane Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、安価で、かつ、高性能の半導体装置の製造方
法に係わり、特に、薄膜トランジスタ（ＴＰＴ ）の製
造方法に関する。
法に係わり、特に、薄膜トランジスタ（ＴＰＴ ）の製
造方法に関する。
フラットパネルディスプレイ等におけるアクティブマト
リックス用の素子としては、一般に、アモルファスシリ
コンや多結晶シリコンによる薄膜トランジスタ（ＴＰＴ
）が用いられている。
リックス用の素子としては、一般に、アモルファスシリ
コンや多結晶シリコンによる薄膜トランジスタ（ＴＰＴ
）が用いられている。
アそルファスシリコンを用いるＴＰＴでは、この半導体
膜の形成を、グロー放電法やスパッタ法によシ、低温度
で行う。このため、このＴＰＴの製作が低温度で行え、
絶縁基板には安価なガラス基板を用いることができる。
膜の形成を、グロー放電法やスパッタ法によシ、低温度
で行う。このため、このＴＰＴの製作が低温度で行え、
絶縁基板には安価なガラス基板を用いることができる。
しかしながら、アモルファスシリコンを用いたＴＰＴで
は、キャリヤの移動度が小さく、フラットパネルディス
プレイ等の周辺回路としての駆動用としては性能が不十
分である〇 一方、多結晶シリコンを用いるＴＰＴは、アモル（３） ファスシリコンを用いるＴＰＴよシも、キャリヤの移動
度を著しく大きくできるから、フラットパネルディスプ
レイ等における周辺回路等としての用途には有望である
。
は、キャリヤの移動度が小さく、フラットパネルディス
プレイ等の周辺回路としての駆動用としては性能が不十
分である〇 一方、多結晶シリコンを用いるＴＰＴは、アモル（３） ファスシリコンを用いるＴＰＴよシも、キャリヤの移動
度を著しく大きくできるから、フラットパネルディスプ
レイ等における周辺回路等としての用途には有望である
。
しかし、従来、多結晶シリコンから成る半導体膜は、シ
リコンから成る半導体膜を所定の基板上に形成した後、
８００℃以上の高温度の雰囲気に晒して後得られる。こ
のために、上記基板としては、高温度の熱処理に耐え得
るものでなければならず、高価な石英等に限定される。
リコンから成る半導体膜を所定の基板上に形成した後、
８００℃以上の高温度の雰囲気に晒して後得られる。こ
のために、上記基板としては、高温度の熱処理に耐え得
るものでなければならず、高価な石英等に限定される。
この結果、従来からの製造方法では、半導体装置が高価
になる欠点があった。
になる欠点があった。
本発明は、これらの欠点を除去するために、多結晶半導
体膜の新たな形成方法を提供したものである。
体膜の新たな形成方法を提供したものである。
本発明においては、絶縁体基板の上に、半導体膜を形成
し、その上に導電体膜を形成し、高周波誘導加熱処理を
行う。その結果、導電体膜が優先（４） 的に高周波誘導加熱され、高温度になシ、これに接して
いる半導体膜が高温度になり 結晶化して、多結晶膜が
形成される。このとき、絶縁体基板はほとんど高周波誘
導加熱されず、比較的低温度に保持される。そのため、
絶縁体基板に融点の低い安価なガラス基板を使用できる
。
し、その上に導電体膜を形成し、高周波誘導加熱処理を
行う。その結果、導電体膜が優先（４） 的に高周波誘導加熱され、高温度になシ、これに接して
いる半導体膜が高温度になり 結晶化して、多結晶膜が
形成される。このとき、絶縁体基板はほとんど高周波誘
導加熱されず、比較的低温度に保持される。そのため、
絶縁体基板に融点の低い安価なガラス基板を使用できる
。
以下、本発明の実施例を、半導体膜としてシリコン膜を
用いる場合を例にとって説明する。
用いる場合を例にとって説明する。
第１図に、本発明による第１の実施例の多結晶半導体膜
の形成の工程を示す。
の形成の工程を示す。
まず、第１図（ａ）に示すように、絶縁体基板１の上に
半導体膜２を形成する。例えばシリコン膜を形成する場
合、スパッタ法、蒸着法、気相成長（ＣＶＤ ）法、あ
るいはグロー放電法を用いる。次に、第１図（ｂ）に示
すように、半導体膜２の上に導電体膜３を形成する。導
電体膜３としては、モリブデン、タングステン停の高融
点金属膜あるいは炭素膜を用いる。例えば、高融点金属
膜を形成する場合、スパッタ法、蒸着法あるいはＣＶＤ
法を用いる。
半導体膜２を形成する。例えばシリコン膜を形成する場
合、スパッタ法、蒸着法、気相成長（ＣＶＤ ）法、あ
るいはグロー放電法を用いる。次に、第１図（ｂ）に示
すように、半導体膜２の上に導電体膜３を形成する。導
電体膜３としては、モリブデン、タングステン停の高融
点金属膜あるいは炭素膜を用いる。例えば、高融点金属
膜を形成する場合、スパッタ法、蒸着法あるいはＣＶＤ
法を用いる。
その後、第１図（ｂ）に示された半導体膜２および導電
体膜３が形成された絶縁体基板１を高周波誘導加熱処理
する。この時、導電体膜３が優先的に高周波誘導加熱さ
れ高温度になる。そして、導電体膜３に接している半導
体膜２が高温度となシ、半導体膜２が結晶化し、多結晶
半導体膜４が形成される。一方、絶縁体基板１は、はと
んど高周波誘導加熱されず、４００℃以下の低温度に保
たれる。
体膜３が形成された絶縁体基板１を高周波誘導加熱処理
する。この時、導電体膜３が優先的に高周波誘導加熱さ
れ高温度になる。そして、導電体膜３に接している半導
体膜２が高温度となシ、半導体膜２が結晶化し、多結晶
半導体膜４が形成される。一方、絶縁体基板１は、はと
んど高周波誘導加熱されず、４００℃以下の低温度に保
たれる。
そして最後に、導電体膜３を除去し、第１図（ｃ）に示
したように、絶縁体基板１の上に多結晶半導体膜４を得
る。
したように、絶縁体基板１の上に多結晶半導体膜４を得
る。
上述したように本実施例によれば、多結晶半導体膜４の
形成に際し絶縁体基板１を高温度にすることなく多結晶
半導体膜４を形成できるため、絶縁体基板１に融点の低
い安価なガラス基板を使用できる。
形成に際し絶縁体基板１を高温度にすることなく多結晶
半導体膜４を形成できるため、絶縁体基板１に融点の低
い安価なガラス基板を使用できる。
また、第２図に本発明による第２の実施例である多結晶
半導体膜の形成工程を示す。まず、第２図（ａ）に示し
たように、絶縁体基板１の上に第１の絶縁体膜５を、例
えば酸化シリコン膜あるいは窒化シリコン膜をスパッタ
法、またはＣＶＤ法で形成し、第１の絶縁体膜５の上に
半導体膜２を形成する。次に、第２図（ｂ）に示すよう
に、半導体膜２の上に第２の絶縁体膜６１例えば酸化シ
リコン膜あるいは窒化シリコン膜を、スパッタ法、 Ｃ
ＶＤ法。
半導体膜の形成工程を示す。まず、第２図（ａ）に示し
たように、絶縁体基板１の上に第１の絶縁体膜５を、例
えば酸化シリコン膜あるいは窒化シリコン膜をスパッタ
法、またはＣＶＤ法で形成し、第１の絶縁体膜５の上に
半導体膜２を形成する。次に、第２図（ｂ）に示すよう
に、半導体膜２の上に第２の絶縁体膜６１例えば酸化シ
リコン膜あるいは窒化シリコン膜を、スパッタ法、 Ｃ
ＶＤ法。
または酸化法で形成し、第２の絶縁体膜６の上に導電体
膜３を形成する。その後、第２図（ｂ）に示された、第
１の絶縁体膜５．半導体膜２．第２の絶縁体膜６．およ
び導電体膜３が形成された絶縁体基板１を高周波誘導加
熱処理する。この時、第１の絶縁体膜５は、半導体膜２
から絶縁体基板１への熱伝導を抑制する働きがある。ま
た、第２の絶縁膜６は、半導体膜２と導電体膜３が反応
するのを防ぐ働きがある。第１の絶縁膜の厚さとしては
、数μｍが適当である。第２の絶縁膜の厚さとしては数
十ｎｍが適当である。最後に、第２図（０）に示すよう
に、導電体膜３および第２の絶縁体膜６を除去して、絶
縁体基板１の上に多結晶半導体膜４を得る。
膜３を形成する。その後、第２図（ｂ）に示された、第
１の絶縁体膜５．半導体膜２．第２の絶縁体膜６．およ
び導電体膜３が形成された絶縁体基板１を高周波誘導加
熱処理する。この時、第１の絶縁体膜５は、半導体膜２
から絶縁体基板１への熱伝導を抑制する働きがある。ま
た、第２の絶縁膜６は、半導体膜２と導電体膜３が反応
するのを防ぐ働きがある。第１の絶縁膜の厚さとしては
、数μｍが適当である。第２の絶縁膜の厚さとしては数
十ｎｍが適当である。最後に、第２図（０）に示すよう
に、導電体膜３および第２の絶縁体膜６を除去して、絶
縁体基板１の上に多結晶半導体膜４を得る。
上述したように、本実施例によれば、第１図に（７）
示した実施例に比較して、高周波誘導による加熱温度を
高くできるため、よυ結晶粒径の太きい、すなわち高移
動度の多結晶半導体膜４が得られる。
高くできるため、よυ結晶粒径の太きい、すなわち高移
動度の多結晶半導体膜４が得られる。
第３図に、本発明の第３の実施例を示す。第２図（ａ）
、 （ｂ）に示した工程と同様にして、第３図（ａ）
の形状を得る。次に、所望のバタンを有するレジスト膜
７を形成しく第３図（ｂ））、導電体膜３．第２の絶縁
体膜６．半導体膜２をエツチングし、レジスト膜７を除
去し、第３図（ｅ）の形状を得る。その後、高周波誘導
加熱処理をし、第３図（ｄ）のように多結晶半導体膜４
を得る。本実施例では、基板上の高周波誘導による加熱
部分を少ガくすることができるため、よシ低温度で多結
晶半導体膜４′ｆｆ：形成できる。
、 （ｂ）に示した工程と同様にして、第３図（ａ）
の形状を得る。次に、所望のバタンを有するレジスト膜
７を形成しく第３図（ｂ））、導電体膜３．第２の絶縁
体膜６．半導体膜２をエツチングし、レジスト膜７を除
去し、第３図（ｅ）の形状を得る。その後、高周波誘導
加熱処理をし、第３図（ｄ）のように多結晶半導体膜４
を得る。本実施例では、基板上の高周波誘導による加熱
部分を少ガくすることができるため、よシ低温度で多結
晶半導体膜４′ｆｆ：形成できる。
さらに、第４図に、本発明の第４の実施例を示す。まず
、第１の絶縁膜５を形成した後、所望のパターンを有す
るレジスト膜を形成し、これをマスクとして第１の絶縁
体膜を所望の量エツチングし、パターニングしレジスト
膜を除去し、第４図（ａ）の形状を得る。次に、半導体
膜２を形成した後、（８） 高分子膜８、例えばレジストを塗布し、均一エツチング
（例えば、ＣＣＩＲＦ！１０１ガスを用いた平行平板形
プラズマエツチング）を行い、第４図（ｅ）の形状を得
る。その後、半導体膜２のバタン上に、第２の絶縁体膜
６をはさんで導電体膜３のバタンを形成し、高周波誘導
加熱を行い、多結晶半導体膜４を得る。本実施例では、
半導体膜２を、第１の絶縁体膜５に埋込んで形成できる
ため、半導体膜２の冷却がゆるやかに行え、大結晶粒径
の多結晶半導体膜が得られる。
、第１の絶縁膜５を形成した後、所望のパターンを有す
るレジスト膜を形成し、これをマスクとして第１の絶縁
体膜を所望の量エツチングし、パターニングしレジスト
膜を除去し、第４図（ａ）の形状を得る。次に、半導体
膜２を形成した後、（８） 高分子膜８、例えばレジストを塗布し、均一エツチング
（例えば、ＣＣＩＲＦ！１０１ガスを用いた平行平板形
プラズマエツチング）を行い、第４図（ｅ）の形状を得
る。その後、半導体膜２のバタン上に、第２の絶縁体膜
６をはさんで導電体膜３のバタンを形成し、高周波誘導
加熱を行い、多結晶半導体膜４を得る。本実施例では、
半導体膜２を、第１の絶縁体膜５に埋込んで形成できる
ため、半導体膜２の冷却がゆるやかに行え、大結晶粒径
の多結晶半導体膜が得られる。
以上説明したように、本発明を用いることによシ、絶縁
体基板の温度を低く抑制した状態で多結晶半導体膜を形
成できるため、絶縁体基板には安価なガラス基板が使用
できる。さらに、従来法に比較して半導体膜の結晶粒径
を容易に大きくできるために、高移動度のＴＰＴを形成
できる。したがって、本発明には、高性能で安価な半導
体装置が実現できる利点がある。
体基板の温度を低く抑制した状態で多結晶半導体膜を形
成できるため、絶縁体基板には安価なガラス基板が使用
できる。さらに、従来法に比較して半導体膜の結晶粒径
を容易に大きくできるために、高移動度のＴＰＴを形成
できる。したがって、本発明には、高性能で安価な半導
体装置が実現できる利点がある。
第１．２，３．４図は本発明のそれぞれ別の実施例を示
す図である。 １・・・絶縁体基板、２・・・半導体膜、３・・・導電
体膜、４・・・多結晶半導体膜、５・・・第１の絶縁体
膜、６・・・第２の絶縁体膜、７・・・レジスト膜、８
・・・高分子膜。 特許出願人 日本電信電話公社 代理人弁理士 玉 蟲 久 五 部 （外２名） 第１図 第２図 第３図 第４図
す図である。 １・・・絶縁体基板、２・・・半導体膜、３・・・導電
体膜、４・・・多結晶半導体膜、５・・・第１の絶縁体
膜、６・・・第２の絶縁体膜、７・・・レジスト膜、８
・・・高分子膜。 特許出願人 日本電信電話公社 代理人弁理士 玉 蟲 久 五 部 （外２名） 第１図 第２図 第３図 第４図
Claims (4)
- （１）絶縁体基板の上に、半導体膜を形成する工程と、
該半導体膜の上に、導電体膜を形成する工程と、該半導
体膜および導電体膜が形成された絶縁体基板を高周波誘
導加熱処理する工程とを含むことを特徴とする半導体装
置の製造方法。 - （２）前記絶縁体基板の上に半導体膜を形成する工程と
、該半導体膜の上に導電体膜を形成する工程において、
絶縁体基板の上に第１の絶縁体膜を形成し、該第１の絶
縁体膜の上に半導体膜を形成し、該半導体膜の上に第２
の絶縁体膜を形成し、該第２の絶縁体膜の上に導電体膜
を形成することを特徴とする特許請求の範囲第１項記載
の半導体装置の製造方法。 - （３）絶縁体基板の上に第１の絶縁体膜を形成し、該第
１の絶縁体膜の上に半導体膜を形成し、該半導体膜の上
に第２の絶縁体膜を形成し、該第２の（１） 絶縁体膜の上に導電体膜を形成し、該導電体膜の上に所
望パタンを有するレジスト膜を形成し、該レジスト膜を
マスクとして前記導電体膜、第２の絶縁体膜および半導
体膜をエツチングし、前記レジスト膜を除去し、その後
高周波誘導加熱処理することを特徴とする半導体装置の
製造方法。 - （４）絶縁体基板の上に第１の絶縁体膜を形成し、該第
１の絶縁体膜の上に所望パタンを有するレジスト膜を形
成し、該レジスト膜をマスクとして前記第１の絶縁体膜
を所望の量エツチングし、前記レジスト膜を除去し、前
記所望のパタンで所望の量エツチングされた第１の絶縁
体膜の上に半導体膜を形成し、該半導体膜の上に高分子
膜を塗布し、前記第１の絶縁体膜が現れるまで、前記高
分子膜と半導体膜を均一エツチングし、前記均一エツチ
ングによって残された半導、体膜の上に第２の絶縁体膜
を形成し、さらに、前記半導体膜の上に、導電体膜のパ
タンを形成することを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59112274A JPS60257124A (ja) | 1984-06-01 | 1984-06-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59112274A JPS60257124A (ja) | 1984-06-01 | 1984-06-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60257124A true JPS60257124A (ja) | 1985-12-18 |
Family
ID=14582595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59112274A Pending JPS60257124A (ja) | 1984-06-01 | 1984-06-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60257124A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03280420A (ja) * | 1990-03-29 | 1991-12-11 | G T C:Kk | 半導体薄膜の製造方法 |
| US6537864B1 (en) | 1999-10-19 | 2003-03-25 | Sanyo Electric Co., Ltd. | Method of fabricating a thin film transistor using electromagnetic wave heating of an amorphous semiconductor film |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129321A (en) * | 1980-03-14 | 1981-10-09 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
-
1984
- 1984-06-01 JP JP59112274A patent/JPS60257124A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129321A (en) * | 1980-03-14 | 1981-10-09 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03280420A (ja) * | 1990-03-29 | 1991-12-11 | G T C:Kk | 半導体薄膜の製造方法 |
| US6537864B1 (en) | 1999-10-19 | 2003-03-25 | Sanyo Electric Co., Ltd. | Method of fabricating a thin film transistor using electromagnetic wave heating of an amorphous semiconductor film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100378259B1 (ko) | 결정질 활성층을 포함하는 박막트랜지스터 제작 방법 및장치 | |
| JPS6281764A (ja) | 炭化シリコン電界効果トランジスタの製造方法 | |
| US7026200B2 (en) | Method for manufacturing a semiconductor device | |
| JPS63304670A (ja) | 薄膜半導体装置の製造方法 | |
| JPH11102907A (ja) | 半導体装置の製造方法および絶縁膜形成装置 | |
| JPS60257124A (ja) | 半導体装置の製造方法 | |
| JPS61231714A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06250208A (ja) | 半導体素子製造用基板及びその半導体素子の製造方法 | |
| JP3125931B2 (ja) | 半導体作製方法 | |
| JP2002016014A (ja) | 半導体装置の製造方法および製造装置 | |
| KR100413473B1 (ko) | 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JP2987987B2 (ja) | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 | |
| KR19990023052A (ko) | 비정질 막을 결정화하는 방법 | |
| JPS61201469A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JP2767833B2 (ja) | ポリシリコン薄膜トランジスタの製造方法 | |
| JP3038898B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2535654B2 (ja) | 薄膜トランジスタの作製方法 | |
| KR0119907B1 (ko) | 실리사이드를 이용한 쌍극자 트랜지스터의 전극제조방법 | |
| JPH0447970B2 (ja) | ||
| JPS61231765A (ja) | 薄膜半導体装置の製造方法 | |
| JPH03266434A (ja) | 半導体装置の製造方法 | |
| JP3357347B2 (ja) | 薄膜トランジスタを有する表示装置の作製方法 | |
| JPH10313122A (ja) | 薄膜トランジスタ |